JP3617764B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3617764B2 JP3617764B2 JP01941098A JP1941098A JP3617764B2 JP 3617764 B2 JP3617764 B2 JP 3617764B2 JP 01941098 A JP01941098 A JP 01941098A JP 1941098 A JP1941098 A JP 1941098A JP 3617764 B2 JP3617764 B2 JP 3617764B2
- Authority
- JP
- Japan
- Prior art keywords
- self
- diode
- reset
- voltage
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、臨界オフ電圧上昇率が規定されない、あるいは極めて高い、例えば、1kV/μsを超える臨界オフ電圧上昇率を有する自己消弧型半導体素子、例えばゲート転流型ターンオフサイリスタ等を適用した大容量インバータ装置に関する。
【0002】
【従来の技術】
従来の大容量インバータ装置を構成するために適用された自己消弧型半導体素子は例えばGTO(ゲートターンオフサイリスタ)、IGBT(絶縁ゲート型バイポーラトランジスタ)などが挙げられる。GTOは現在6インチシリコンウエハーの適用により6kV、6kAの最大定格を持つ。以下このGTOを6インチGTOと略す。一般にGTOは臨界オフ電圧上昇率と臨界オン電流上昇率が規定されているため、並列スナバ回路と直列スナバ回路、即ちスナバコンデンサとアノードリアクトルを必要とする。例えば6インチGTOは臨界オフ電圧上昇率1kV/μs、臨界オン電流上昇率500A/μsであるため、インバータ装置の性能として最大遮断電流6kAと直流電圧3kVが要求される場合には、特別なスナバ回路が用いられない場合には、最低6μFのスナバコンデンサと6μHのアノードリアクトルが必要である。また、GTOに印加される最大オフ電圧を抑制するためには電圧クランプ回路が必要である。図22に最も簡素化されたスナバ回路と電圧クランプ回路とを有するGTOインバータの一例を示す。これは「"A snubber configuration for both power transistors and GTO PWM inverters", Conf. Rec. 1984 IEEE Power Electron. Specialist Conf. (PESC), pp.42-53」に記載されている。図22のクランプコンデンサ7はスナバコンデンサ17の数倍の静電容量を必要とする。これは上アームのGTO18aのオフ電圧上昇率がスナバコンデンサ17のみで決まるのに対して、下アームのGTO18bのそれはスナバコンデンサ17とクランプコンデンサ7との直列合成静電容量によって決まる。このため、2つのGTO18a、18bのオフ電圧上昇率による責務を等しくするためには、クランプコンデンサ7の静電容量をスナバコンデンサ17に比較して大きい値を選ぶ必要があるためである。
【0003】
一方、IGBTは現在4.5kV、1.5kAの最大定格を持つ。従って、6インチGTOをこのIGBTによって置換するためには、複数のIGBTを直列あるいは並列接続する必要がある。IGBTでは臨界オフ電圧上昇率、臨界オン電流上昇率は規定されないため、通常スナバコンデンサやアノードリアクトルは省略できる。ただし、ターンオフ損失を抑制するために、つまり最大オフ電圧を抑制するためにインバータ内の浮遊インダクタンスの低減が必要である。この低減努力により、ターンオン動作においては非常に高いオン電流上昇率がIGBTに印加されることになる。この高いオン電流上昇率は、相対のIGBTに逆並列接続されるフリーホイールダイオードの逆回復電流を増加させるため、IGBTのターンオン損失を増加させるだけでなくフリーホイールダイオードのターンオフ損失をも増加させることになる。このスイッチング損失のトレードオフは、IGBTの大容量化が進むにつれて困難さを増している。
【0004】
また、最近になってゲート転流型ターンオフサイリスタが開発された。以下GCTと略す。現在の最大定格は4.5kV、4.0kAであり、ウエハー口径は4インチである。これはゲート回路からGCTに導通しているオン電流とほぼ同じ値でかつ急峻なゲートオフ電流を流すことにより、非常に短い時間でのターンオフ動作が可能である。この典型的なターンオフ波形は「"GCTサイリスタの開発",平成9年電気学会全国大会」に示されている。これを図23示す。図23においてIGはゲートオフ電流、ITはGCT電流、VDはGCT電圧、VDSPは電流下降時間に発生するスパイク電圧の最大値、VDMは電流下降時間以降に発生するオフ電圧の最大値である。このようにターンオフ時間が非常に短いため製品毎のスイッチングばらつき時間を非常に小さくできる。
【0005】
また、原理上GCTは主電流を全てゲートドライブ回路に転流させる、ターンオフゲイン1近傍でターンオフ動作が可能である。従って、従来のGTOが持つ臨界オフ電圧上昇率の規定はGCTに対しては意味を持たなくなり、これはスナバコンデンサが原理上不要になることを意味している。また、ターンオン時にもGCTにハイゲートオン電流を流すことにより、オン電流上昇率に対する耐量の大幅な向上が期待できる。さらに、GCTとフリーホイールダイオードとを同一ウエハー上に構成する、即ち逆導通型GCTが開発され、それによるIGBTの置換が試みられている。例えば「The Integrated Gate-Commutated Thyristor : A New High-Efficiency, High-Power Switch for Series or Snubberless Operation", POWER CONVERSION. JUNE 1997 PROCEEDINGS pp.597-604」にこの一例が示されている。これによれば図24に示すように、3相インバータは逆導通GCT20aから20fによる半導体パッケージ6個と、唯1つのアノードリアクトル4、リセットダイオード5、リセット抵抗6により構成できる。この逆導通GCTの現在の最大定格は4.5kV、3kAであり、従って6インチGTOをこの逆導通GCTによって置換するためにはIGBTと同様に複数の逆導通GCTを直列接続あるいは並列接続する必要がある。
【0006】
【発明が解決しようとする課題】
市場からはインバータ装置の更なる大容量化、小型化、低コスト化、高信頼度化の要求が存在するが、例えば6インチGTOは比較的大きなスナバコンデンサとアノードリアクトルとを必要とし、さらには大容量のクランプコンデンサからなる電圧クランプ回路をも必要とする。このため、更なるGTOの定格の増加はインバータ装置の大容量化を達成するが同時に、装置の大型化、またコストの著しい増加を招くという問題がある。
【0007】
また、IGBTを用いたインバータ装置の大容量化は直列接続あるいは並列接続を必要とするため、部品点数の増加によるコストの増加、信頼性低下などの問題が生じる。さらに、IGBTはターンオフ損失とターンオン損失の適切なトレードオフ関係を見い出すことが非常に難しいという問題もある。
【0008】
一方、逆導通GCTはフリーホイールダイオードをGCTと同一ウエハー上に構成しているために、インバータ装置の小型化、高信頼度化に対する利点はある。しかしながら、スイッチング周波数を6インチGTOと同じ値と仮定すれば、同一パッケージから約2倍の損失が発生することから、大容量化を達成するためには冷却フィンおよびパッケージが持つ熱抵抗の大幅な低減を必要とする。従って、素子定格の大幅な改善が達成されない限り、スイッチング周波数を低減しなければならず、その場合、インバータ装置の制御性能は低下してしまうという問題がある。また、逆導通GCTを用いたインバータ装置の従来例では、アノードリアクトルを3相共通に用いているが、例えばある相のスイッチング動作によりリセットダイオードが導通している間に他の相がターンオン動作を開始すると、GCTの臨界オン電流上昇率を超えた電流がGCTあるいはフリーホイールダイオードに流れるため、IGBTの場合と同様に、GCTのターンオン損失の増加とフリーホイールダイオードのターンオフ損失が増加する。つまり、本来のアノードリアクトルが持っている、オン電流上昇率抑制回路としての機能を失うという問題がある。特に、オン電流上昇率はインバータ装置の直流電圧の増加により大きくなるため、大容量化に際してこの問題は顕著となる。
【0009】
また、GCTの大容量化、特に電流定格の向上については電流下降時間の短縮によるターンオフ損失の抑制が必要となる。つまり、図23に示すスパイク電圧が増加することが考えられる。このスパイク電圧が発生する近傍では、そのスパイク電圧とGCT電流との積、つまり瞬時ターンオフ損失が最大値を示すため、その臨界値を超えるとGCTが熱破壊を起こす問題がある。
【0010】
従って本発明の目的は、高いオフ電圧上昇率耐量を有する自己消弧型半導体素子を有効に活用して、大容量化、小型化、低コスト化、高信頼度化を同時に実現するインバータ装置を提供することにある。
【0011】
【課題を解決するための手段】
請求項1に係るインバータ装置は、2つの電位P、Nを有する直流電圧回路と、前記電位Pもしくは電位Nを出力することができる2レベルインバータブリッジを有するインバータ装置において、前記2レベルインバータブリッジは、前記直流電圧回路の電位Pの端子と電位Nの端子との間に接続された第1および第2の自己消弧型半導体素子の直列接続体と、前記第1および第2の自己消弧型半導体素子の各々に逆並列接続された第1および第2のフリーホイールダイオードと、前記直流電圧回路の電位Pの端子と前記第1の自己消弧型半導体素子のアノード端子との間もしくは前記直流電圧回路の電位Nの端子と前記第2の自己消弧型半導体素子のカソード端子との間のいずれか一方に挿入されたアノードリアクトルと、前記アノードリアクトルに並列接続されたリセットダイオードとリセット抵抗とから構成された直列接続体と、前記リセットダイオードと前記リセット抵抗との接続点と前記直流電圧回路の電位Nの端子もしくは電位Pの端子との間のいずれか一方に接続され前記リセット抵抗を介して前記直流電圧回路へ放電できるクランプコンデンサと、前記第1の自己消弧型半導体素子と第2の自己消弧型半導体素子との接続点に設けられた出力端子とを備え、前記第1および第2の自己消弧型半導体素子を当該素子の主電極間に存在する寄生静電容量によって抑制されるオフ電圧上昇率が当該素子の臨界オフ電圧上昇率以下となる自己消弧型半導体素子とし、
その第1および第2の自己消弧型半導体素子と第1および第2のフリーホイールダイオードとは第1の圧接構造体により非導電体を介することなくその通電方向に圧接して共締めされており、リセットダイオードとリセット抵抗とは第2の圧接構造体により通電方向に圧接して共締めされており、前記第1および第2の自己消弧型半導体素子と第1および第2のフリーホイールダイオードとは互いに同一の口径とし、前記リセットダイオードは前記第1および第2のフリーホイールダイオードより小さい口径としたものである。
【0012】
また、請求項2に係るインバータ装置は、請求項1において、その第1の圧接構造体に共締めされる素子は、第1のフリーホイールダイオード、第1の自己消弧型半導体素子、第2の自己消弧型半導体素子、第2のフリーホイールダイオードの順序で、かつ、前記各素子のアノード端子の向きが全て同一となるように配列されているものである。
【0013】
また、請求項3に係るインバータ装置は、請求項1または2において、そのアノードリアクトルをヒューズとしたものである。
【0014】
また、請求項4に係るインバータ装置は、請求項1ないし3のいずれかにおいて、その第1および第2の自己消弧型半導体素子のターンオフ時の電流下降時間に前記第1および第2の自己消弧型半導体素子に印加される電圧の最大値が前記電流下降時間以降に印加される電圧の最大値を超える条件を満足する場合、前記第1および第2の自己消弧型半導体素子の各々に並列に電圧クランプ要素を接続したものである。
【0015】
請求項5に係るインバータ装置は、2つの電位P、Nおよびその中間の電位Cを有する直流電圧回路と、前記電位P、電位Cもしくは電位Nを出力することができる3レベルインバータブリッジを有するインバータ装置において、前記3レベルインバータブリッジは、前記直流電圧回路の電位Pの端子と電位Nの端子との間に接続された第1から第4の自己消弧型半導体素子の直列接続体と、前記第1から第4の自己消弧型半導体素子の各々に逆並列接続された第1から第4のフリーホイールダイオードと、前記直流電圧回路の電位Cの端子と前記第2の自己消弧型半導体素子のアノード端子との間に接続された第1のクランプダイオードと、前記第3の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Cの端子との間に接続された第2のクランプダイオードと、前記直流電圧回路の電位Pの端子と前記第1の自己消弧型半導体素子のアノード端子との間に挿入された第1のアノードリアクトルと、前記第1のアノードリアクトルに並列接続された第1のリセットダイオードと第1のリセット抵抗とから構成された直列接続体と、前記第1のリセットダイオードと第1のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第1のリセット抵抗を介して前記直流電圧回路へ放電できる第1のクランプコンデンサと、前記第4の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Nの端子との間に挿入された第2のアノードリアクトルと、前記第2のアノードリアク トルに並列接続された第2のリセットダイオードと第2のリセット抵抗とから構成された直列接続体と、前記第2のリセットダイオードと第2のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第2のリセット抵抗を介して前記直流電圧回路へ放電できる第2のクランプコンデンサと、前記第2の自己消弧型半導体素子と第3の自己消弧型半導体素子との接続点に設けられた出力端子とを備え、前記第1から第4の自己消弧型半導体素子を当該素子の主電極間に存在する寄生容量によって抑制されるオフ電圧上昇率が、当該素子の臨界オフ電圧上昇率以下となる自己消弧型半導体素子とし、
その第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは第1の圧接構造体により非導電体を介することなくその通電方向に圧接して共締めされており、第1および第2のリセットダイオードと第1および第2のリセット抵抗とは第2の圧接構造体により通電方向に圧接して共締めされており、前記第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは互いに同一の口径とし、前記第1および第2のリセットダイオードは互いに同一の口径でかつ前記第1から第4のフリーホイールダイオードより小さい口径としたものである。
【0016】
また、請求項6に係るインバータ装置は、請求項5において、その第1の圧接構造体に共締めされる素子は、第1の自己消弧型半導体素子、第1のフリーホイールダイオード、第2のフリーホイールダイオード、第2の自己消弧型半導体素子、第1のクランプダイオード、第2のクランプダイオード、第3の自己消弧型半導体素子、第3のフリーホイールダイオード、第4のフリーホイールダイオード、第4の自己消弧型半導体素子の順序で、かつ、前記各素子のアノード端子の向きが全て同一となるように配列されているものである。
【0017】
また、請求項7に係るインバータ装置は、請求項5または6において、その第1のクランプコンデンサと第2のクランプコンデンサは1つのパッケージに収納されたものである。
【0018】
また、請求項8に係るインバータ装置は、請求項5ないし7のいずれかにおいて、その第1と第2のアノードリアクトルの各々をヒューズとしたものである。
【0019】
また、請求項9に係るインバータ装置は、請求項5ないし8のいずれかにおいて、そのターンオフ時の電流下降時間に印加される電圧の最大値が前記電流下降時間以降に印加される電圧の最大値を超える条件を満足する第1から第4の自己消弧型半導体素子に並列に電圧クランプ要素を接続したものである。
【0020】
請求項10に係るインバータ装置は、2つの電位P、Nおよびその中間の電位Cを有する直流電圧回路と、前記電位P、電位Cもしくは電位Nを出力することができる3レベルインバータブリッジを有するインバータ装置において、前記3レベルインバータブリッジは、前記直流電圧回路の電位Pの端子と電位Nの端子との間に接続された第1から第4の自己消弧型半導体素子の直列接続体と、前記第1から第4の自己消弧型半導体素子の各々に逆並列接続された第1から第4のフリーホイールダイオードと、前記直流電圧回路の電位Cの端子と前記第2の自己消弧型半導体素子のアノード端子との間に接続された第1のクランプダイオードと、前記第3の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Cの端子との間に接続された第2のクランプダイオードと、前記直流電圧回路の電位Pの端子と前記第1の自己消弧型半導体素子のアノード端子との間に挿入された第1のアノードリアクトルと、前記第1のアノードリアクトルに並列接続された第1のリセットダイオードと第1のリセット抵抗とから構成された直列接続体と、前記第1のリセットダイオードと第1のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第1のリセット抵抗を介して前記直流電圧回路へ放電できる第1のクラン プコンデンサと、前記第4の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Nの端子との間に挿入された第2のアノードリアクトルと、前記第2のアノードリアクトルに並列接続された第2のリセットダイオードと第2のリセット抵抗とから構成された直列接続体と、前記第2のリセットダイオードと第2のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第2のリセット抵抗を介して前記直流電圧回路へ放電できる第2のクランプコンデンサと、前記第1のリセットダイオードと第1のリセット抵抗との接続点と前記第3の自己消弧型半導体素子のアノード端子との間に接続された第1のバイパスダイオードと、前記第2のリセットダイオードと第2のリセット抵抗との接続点と前記第2の自己消弧型半導体素子のカソード端子との間に接続された第2のバイパスダイオードと、前記第2の自己消弧型半導体素子と第3の自己消弧型半導体素子との接続点に設けられた出力端子とを備え、前記第1から第4の自己消弧型半導体素子を当該素子の主電極間に存在する寄生容量によって抑制されるオフ電圧上昇率が、当該素子の臨界オフ電圧上昇率以下となる自己消弧型半導体素子としたものである。
【0021】
また、請求項11に係るインバータ装置は、請求項10において、その第1と第2のアノードリアクトルの各々をヒューズとしたものである。
【0022】
また、請求項12に係るインバータ装置は、請求項10または11において、そのターンオフ時の電流下降時間に印加される電圧の最大値が前記電流下降時間以降に印加される電圧の最大値を超える条件を満足する第1から第4の自己消弧型半導体素子に並列に電圧クランプ要素を接続したものである。
【0023】
また、請求項13に係るインバータ装置は、請求項10ないし12のいずれかにおいて、その第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは第1の圧接構造体により非導電体を介することなくその通電方向に圧接して共締めされており、第1および第2のリセットダイオードと第1および第2のバイパスダイオードと第1および第2のリセット抵抗とは第2の圧接構造体により通電方向に圧接して共締めされており、前記第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは互いに同一の口径とし、前記第1および第2のリセットダイオードと第1および第2のバイパスダイオードとは互いに同一の口径でかつ前記第1から第4のフリーホイールダイオードより小さい口径としたものである。
【0024】
また、請求項14に係るインバータ装置は、請求項13おいて、その第1の圧接構造体に共締めされる素子は、第1の自己消弧型半導体素子、第1のフリーホイールダイオード、第2のフリーホイールダイオード、第2の自己消弧型半導体素子、第1のクランプダイオード、第2のクランプダイオード、第3の自己消弧型半導体素子、第3のフリーホイールダイオード、第4のフリーホイールダイオード、第4の自己消弧型半導体素子の順序で、かつ、前記各素子のアノード端子の向きが全て同一となるように配列されているものである。
【0025】
また、請求項15に係るインバータ装置は、請求項13または14において、その第1のバイパスダイオードおよび第2のバイパスダイオードは、それぞれ第1および第2のリセットダイオードに適用されているものと同一のダイオードを2個直列接続してなるものである。
【0026】
また、請求項16に係るインバータ装置は、請求項13ないし15のいずれかにおいて、その第1のクランプコンデンサと第2のクランプコンデンサとは1つのパッケージに収納されたものである。
【0027】
また、請求項17に係るインバータ装置は、請求項1ないし16のいずれかにおいて、その自己消弧型半導体素子を、主電流を全てゲート回路へ転流させてターンオフするゲート転流型ターンオフサイリスタとしたものである。
【0028】
【発明の実施の形態】
以下、この発明によるインバータ装置を複数の図を用いて説明する。
【0029】
実施の形態1.
この発明によるインバータ装置の実施の形態1を図を用いて説明する。図1はこの発明によるインバータ装置の実施の形態1における2レベルインバータブリッジを示す回路構成図、図2はその具体的な簡易構造図である。まず、図1の回路構成図において、1は電位Pと電位N(電位差E(V))を持つ直流電圧回路、2a、2bは自己消弧型半導体素子としてのGCT、3a、3bはフリーホイールダイオード、4はアノードリアクトル、5はリセットダイオード、6はリセット抵抗、7はクランプコンデンサ、OUTは図示されていない負荷に接続される出力端子である。図2の簡易構造図において、GCT2a、2bとフリーホイールダイオード3a、3bは分離され、かつ互いに口径の等しい半導体パッケージである。また、リセットダイオード5はフリーホイールダイオード3a、3bの口径より小さい口径の半導体パッケージ、リセット抵抗6は水冷抵抗器、8aから8gは導電体である冷却フィン、9はGCT2a、2bとフリーホイールダイオード3a、3bの半導体パッケージと冷却フィン8aから8eとをその通電方向に圧接して共締めするための第1の圧接構造体、10はリセットダイオード5とリセット抵抗6と冷却フィン8f、8gとをその通電方向に圧接して共締めするための第2の圧接構造体である。11aから11hは電気的接続手段であり、例えば幅広な銅ブスバーなどである。なお、図1、図2に記載した12a、12bはツェナーダイオードなどの電圧クランプ要素であるが、これについての説明は後述する。
【0030】
4個の半導体パッケージを図2に示すように配列すると、第1の圧接構造体9により、絶縁物(非導電体)を介することなく冷却フィン8aから8eとの共締めが可能となる。また近年、薄膜抵抗体を冷却フィンで挟み込んだ被圧接構造を持つ水冷抵抗器が開発されている。このような抵抗器をリセット抵抗6に適用することにより、第2の圧接構造体10によりリセットダイオード5とリセット抵抗6と冷却フィン8f、8gとの共締めが可能となる。
【0031】
次に回路動作について図3から図5および図7を用いて説明する。まず、GCT2aのスイッチング動作について図3、図4を用いて説明する。GCT2aがスイッチングする場合は電流値I(A)を持つ負荷電流について、GCT2aとフリーホイールダイオード3bとの転流動作を考慮すれば良い。
なお、これら動作を説明するための回路図では、見易いよう各図(a)にのみ回路要素の符号を付し、他の図ではこの付記を省略している。
【0032】
図3(a)に示すGCT2aのオン状態からターンオフ動作を開始した直後の負荷電流は、図3(b)に示すようにリセットダイオード5→クランプコンデンサ7→フリーホイールダイオード3bにバイパスされる。この時のGCT2aの電流変化率、即ちバイパス経路への転流速度をdi1/dt(A/s)、クランプコンデンサ7の静電容量をC(F)、GCT2aのアノード端子からカソード端子までのバイパス経路内に存在する浮遊インダクタンスをL1(H)、フリーホイールダイオード3b、リセットダイオード5の電流変化率di1/dtに対する順回復電圧(過渡オン電圧)を各々VF(V)、VR(V)とすれば、GCT2aに印加されるスパイク電圧の最大値VDSP1(V)は式1で表現できる。
【0033】
【数1】
【0034】
この後、図3(c)に示すようにGCT2aの電流がゼロ(A)になると、負荷電流はすべてフリーホイールダイオード3bに転流する。また、アノードリアクトル4の蓄積エネルギーはクランプコンデンサ7に回収される。リセット抵抗6の抵抗値とクランプコンデンサ7の静電容量で決まる時定数が、クランプコンデンサ7の静電容量とアノードリアクトル4のインダクタンスとで決まる共振周期に比べて長い場合は、アノードリアクトル4の蓄積エネルギーを回収した後のクランプコンデンサ7の最大充電電圧(最大オフ電圧)VDM1は近似的に式2で表現できる。なお、アノードリアクトル4のインダクタンスはL(H)とする。
【0035】
【数2】
【0036】
なお、式2ではGCT2aの電流がI(A)からゼロ(A)に変化する時間において、クランプコンデンサ7に充電された電圧をVc(V)とした。アノードリアクトル4の電流がゼロ(A)になればGCT2aのターンオフ動作は終了する。クランプコンデンサ7は図3(d)に示すように、直流電圧回路1に対してリセット抵抗6を介して電圧がE(V)になるまで放電される。
【0037】
ここで注目すべき点は、フリーホイールダイオード3bとリセットダイオード5の順回復電圧VFとVRである。ターンオフ損失を抑制し、高信頼度なターンオフ動作を保証するためには、スパイク電圧の低減は必要不可欠である。スパイク電圧を低減するためには、前述したバイパス経路内に存在する浮遊インダクタンスを低減することも然ることながら、これら2つのダイオードの順回復電圧を低減する必要がある。この順回復電圧は、一般に電流変化率の増加により大きくなる。また、素子の口径が大きい程大きくなる。現在、6インチのダイオードの順回復電圧は電流変化率1kA/μsに対して約70V程度である。また、4インチのダイオードの順回復電圧は同条件で約40V程度である。また、現有素子で最も大きいものを想定すれば、フリーホイールダイオード3bの口径はGCT2aと同じ6インチがある。一方、同一圧接構造体内の半導体パッケージの口径を揃えることは、均一な圧接力の伝達を保証、即ち素子表面の均一な温度分布を保証するために必要不可欠な条件である。従って、GCT2aと共締めされるフリーホイールダイオード3bについては、GCT2aの口径にあわせる必要があるが、ターンオフ損失を低減する観点からリセットダイオード5に適用するダイオードの口径は、フリーホイールダイオード3bに適用するダイオードの口径とは異なる小さいものを選定する。
【0038】
次に、図4(a)に示すGCT2aのオフ状態からターンオン動作を開始した直後は、図4(b)に示すように、まずフリーホイールダイオード3bを導通している負荷電流の値まで直流電圧回路1から電流が供給される。また、その電流には図4(c)に示すように、フリーホイールダイオード3bの逆回復電流の最大値が重畳される。この期間、アノードリアクトル4には電圧E(V)が印加され続け、GCT2aのオン電流上昇率は、直流電圧回路1の電圧E(V)とアノードリアクトル4のインダクタンスL(H)で決まるオン電流上昇率di2/dt=E/L(A/s)に常に抑制される。ダイオードの逆回復電流の最大値は、一般に導通電流(ここでは負荷電流)の大きさと電流変化率(ここではdi2/dt)に大きく依存する。図1に示す回路においては、電流変化率di2/dtの大きさは他相の影響を全く受けずに一定の値に抑制可能であるため、GCT2aで発生するターンオン損失やフリーホイールダイオード3bで発生するターンオフ損失が予想以上に増加することはない。フリーホイールダイオード3bのオフ状態が確立すれば、図4(d)に示すように、アノードリアクトル4に過剰に蓄積されたフリーホイールダイオード3bの逆回復電流によるエネルギーは、クランプコンデンサ7に回収される。アノードリアクトル4の電流が負荷電流Iに等しくなれば、GCT2aのターンオン動作は終了する。そして、図4(e)に示すように、クランプコンデンサ7は直流電圧回路1に対してリセット抵抗6を介して電圧Eになるまで放電される。
【0039】
次に、GCT2bのスイッチング動作について図5、図7を用いて説明する。GCT2bがスイッチングする場合は電流値Iを持つ負荷電流についてGCT2bとフリーホイールダイオード3aとの転流動作を考慮すれば良い。
【0040】
図5(a)に示すGCT2bのオン状態からターンオフ動作を開始した直後の負荷電流は、図5(b)に示すように、フリーホイールダイオード3a→リセットダイオード5→クランプコンデンサ7にバイパスされる。この時のGCT2bの電流変化率、即ちバイパス経路への転流速度をdi1/dt、クランプコンデンサ7の静電容量をC(F)、GCT2bのアノード端子からカソード端子までのバイパス経路内に存在する浮遊インダクタンスをL2(H)、フリーホイールダイオード3a、リセットダイオード5の電流変化率di1/dtに対する順回復電圧(過渡オン電圧)を各々VF(V)、VR(V)とすれば、GCT2aに印加されるスパイク電圧VDSP2の最大値は式3で表現できる。
【0041】
【数3】
【0042】
ここで注目すべき点は、GCT2aとGCT2bのターンオフ動作開始直後のバイパス経路内に存在する浮遊インダクタンスの大きさである。図6(a)にはGCT2aの、図6(b)にはGCT2bのターンオフ直後のバイパス経路を太線で示している。図から、両バイパス経路が占める空間が同一ないし対称となる。このように半導体パッケージの配列が唯一図2に示す場合にのみ、GCT2aとGCT2bのターンオフ動作開始直後のバイパス経路内の浮遊インダクタンスL1とL2とが等しくなる。この配列により、スパイク電圧によってGCT2aとGCT2bに生じるターンオフ損失を等しくできる、つまり熱的責務を等しくできることになる。
【0043】
図5(c)に示すようにGCT2bの電流がゼロ(A)になれば、負荷電流はすべてフリーホイールダイオード3aに転流する。また、アノードリアクトル4の蓄積エネルギーはクランプコンデンサ7に回収される。この動作は図3(c)と同様である。アノードリアクトル4の電流がゼロ(A)になると、GCT2bのターンオフ動作は終了する。クランプコンデンサ7は、図5(d)に示すように、直流電圧回路1に対してリセット抵抗6を介して電圧E(V)になるまで放電される。
【0044】
次に、図7(a)に示すGCT2bのオフ状態からターンオン動作を開始した直後は、図7(b)に示すように、フリーホイールダイオード3aを導通している負荷電流の値まで直流電圧回路1から電流が供給される。また、その電流には図7(c)に示すように、フリーホイールダイオード3aの逆回復電流の最大値が重畳される。この期間はアノードリアクトル4には電圧E(V)が印加され続け、GCT2bのオン電流上昇率は直流電圧回路1の電圧E(V)とアノードリアクトル4のインダクタンスL(H)で決まるオン電流上昇率di2/dt=E/L(A/s)に常に抑制される。前述したように、図1に示す回路においては、電流変化率di2/dtの大きさは他相の影響を全く受けずに一定の値に抑制可能であるため、GCT2bで発生するターンオン損失やフリーホイールダイオード3aで発生するターンオフ損失が予想以上に増加することはない。フリーホイールダイオード3aのオフ状態が確立すれば、図7(d)に示すように、アノードリアクトル4に過剰に蓄積されたフリーホイールダイオード3aの逆回復電流によるエネルギーはクランプコンデンサ7に回収される。アノードリアクトル4の電流が負荷電流I(A)に等しくなれば、GCT2bのターンオン動作は終了する。クランプコンデンサ7は、図7(e)に示すように、直流電圧回路1に対してリセット抵抗6を介して電圧E(V)になるまで放電される。
【0045】
実施の形態2.
2レベルインバータブリッジを構成するGCT2a、2bの大容量化、特に電流定格の改善が進むと、例えばGCT2aがターンオフ動作を開始した後、バイパス経路にバイパスされる際の電流上昇率di1/dtが大きくなることが予想される。なぜならば、GCT2aの大容量化はスイッチング損失、特にターンオフ損失の抑制を達成することが課題となり、それには電流上昇率di1/dtを大きくすることにより可能なかぎり理想的なスイッチング動作に近付ける必要があるからである。しかし、その場合には、電流上昇率di1/dtによって発生するスパイク電圧VDSP1が増加することが考えられる。このスパイク電圧VDSP1は、当然のことながら前述したバイパス経路の浮遊インダクタンスL1の軽減、あるいはフリーホイールダイオード3b、リセットダイオード5の順回復電圧(過渡オン電圧)特性の改善により低減されるべきではあるが、物理的制約によりその低減度合には限界がある。
【0046】
ただし、VDSP1は非常に短い時間、具体的には1μs程度であることを鑑みれば、図1、図2に示すように、GCT2aと並列に電圧クランプ要素を接続することにより、VDSP1は抑制することができる。ここでは、一般的な電圧クランプ要素であるツェナーダイオード12aを、GCT2aと並列に接続した場合を想定する。一般にツェナーダイオード12aは通常熱容量が小さいので、比較的短い時間に発生するスイッチング損失しか許容できない。従って、GCT2aの高信頼度なスイッチング動作を保証するためには、ツェナーダイオード12aが電圧を抑制する際に発生する損失を可能な限り低減する必要がある。前述したGCT2aに印加される最大オフ電圧VDM1は、式2に示すようにアノードリアクトル4のインダクタンスL(H)と、クランプコンデンサ7の静電容量C(F)と、遮断電流、即ち負荷電流の大きさI(A)に殆ど支配される。この最大オフ電圧VDM1は、リセット抵抗6の抵抗値とクランプコンデンサ7の静電容量によって決まる時定数に従って減少するために、VDSP1よりはるかに長い時間、最大オフ電圧VDM1近傍の電圧がGCT2aに印加される。この電圧をもツェナーダイオード12aで抑制することは、無意味な損失を増加させるだけでなく、ツェナーダイオード12aの信頼性、即ちGCT2aのターンオフ動作の信頼性を下げることになる。従って、VDSP1がVDM1よりも大きくなるような条件の場合に限ってツェナーダイオード12aをGCT2aと並列接続することが、インバータ装置の高信頼度化を考慮した場合の最適な解決策となる。当然のことながら、ツェナーダイオード12aの降伏電圧は最大オフ電圧VDM1以上に設定すべきである。以上、GCT2aについて説明したが、図2に示す構造を採用することによりGCT2aとGCT2bの印加電圧は等しくなるため、前述した説明はGCT2bとツェナーダイオード12bについても全てあてはまる。
【0047】
実施の形態3.
図1におけるGCT2a、2bの臨界電流上昇率が約2kA/μs程度、もしくはそれ以上許容できる場合には、直流電圧回路1の電圧Eが4kV程度であればアノードリアクトル4のインダクタンスを2μH以下に低減できることになる。また、大容量インバータ用のヒューズの内部インダクタンスが約1.5μH程度であるため、巻線型コイルによるアノードリアクトルは不要となり、ヒューズの内部インダクタンスと必要であればその接続ブスバーの浮遊インダクタンスとの合成インダクタンスにより代替可能となる。
【0048】
実施の形態4.
この発明によるインバータ装置の実施の形態4を図を用いて説明する。図8はこの発明によるインバータ装置の実施の形態4における3レベルインバータブリッジを示す回路構成図、図9はその具体的な簡易構造図である。まず、図8の回路構成図において、13は電位P、電位Cおよび電位N(電位Pと電位C、電位Cと電位Nの電位差E(V))を持つ直流電圧回路、2aから2dは自己消弧型半導体素子としてのGCT、3aから3dはフリーホイールダイオード、14a、14bはクランプダイオード、4a、4bはアノードリアクトル、5a、5bはリセットダイオード、6a、6bはリセット抵抗、7a、7bはクランプコンデンサ、OUTは図示されていない負荷に接続される出力端子である。図9の簡易構造図において、GCT2aから2dとフリーホイールダイオード3aから3dとクランプダイオード14a、14bは分離され、かつ互いに口径の等しい半導体パッケージである。また、リセットダイオード5a、5bはフリーホイールダイオード3aから3d、あるいはクランプダイオード14a、14bの口径より小さい口径の半導体パッケージ、リセット抵抗6a、6bは水冷抵抗器、8aから8oは導電体である冷却フィン、9はGCT2aから2dとフリーホイールダイオード3aから3dとクランプダイオード14a、14bとの10個の半導体パッケージと冷却フィン8aから8kとをその通電方向に圧接して共締めするための第1の圧接構造体、10はリセットダイオード5a、5bとリセット抵抗6a、6bと冷却フィン8lから8oと絶縁物15a、15bをその通電方向に圧接して共締めするための第2の圧接構造体である。11aから11oは電気的接続手段であり、例えば幅広な銅ブスバーなどである。なお図8、図9に記載した12aから12dは例えばツェナーダイオードなどの電圧クランプ要素であるが、これについての説明は後述する。
【0049】
10個の半導体パッケージを図9に示すように配列することにより、第1の圧接構造体9により絶縁物(非導電体)を介することなく冷却フィン8aから8kとの共締めが可能となる。また近年、薄膜抵抗体を冷却フィンで挟み込んだ被圧接構造を持つ水冷抵抗器が開発されている。このような抵抗器をリセット抵抗6a、6bに適用することにより、第2の圧接構造体10によりリセットダイオード5a、5bとリセット抵抗6a、6bと冷却フィン8lから8oと絶縁物15a、15bとの共締めが可能となる。
【0050】
次に、回路動作について図10から図13を用いて説明する。3レベルインバータの回路動作については、GCT2aとGCT2cに関する動作と、GCT2bとGCT2dに関する動作とは全く対称となる。そこで、ここではGCT2aとGCT2cに関する回路動作を説明し、GCT2bとGCT2dに関する回路動作の説明は省略する。まず、GCT2aのスイッチング動作について図10、図11を用いて説明する。GCT2aがスイッチングする場合は電流値I(A)を持つ負荷電流についてGCT2a、2bとクランプダイオード14a、GCT2bとの転流動作を考慮すれば良い。
【0051】
図10(a)に示すGCT2a、2bのオン状態からGCT2aがターンオフ動作を開始した直後の負荷電流は、図10(b)に示すように、リセットダイオード5a→クランプコンデンサ7a→クランプダイオード14aにバイパスされる。この時のGCT2aの電流変化率、即ちバイパス経路への転流速度をdi1/dt(A/s)、クランプコンデンサ7aの静電容量をC(F)、GCT2aのアノード端子からカソード端子までのバイパス経路内に存在する浮遊インダクタンスをL3(H)、クランプダイオード14a、リセットダイオード5aの電流変化率di1/dtに対する順回復電圧(過渡オン電圧)を各々VC(V)、VR(V)とすれば、GCT2aに印加されるスパイク電圧の最大値VDSP3(V)は式4で表現できる。
【0052】
【数4】
【0053】
その後、図10(c)に示すようにGCT2aの電流がゼロになれば、負荷電流はすべてクランプダイオード14aに転流する。また、アノードリアクトル4aの蓄積エネルギーは、クランプコンデンサ7aに回収される。リセット抵抗6aの抵抗値とクランプコンデンサ7aの静電容量で決まる時定数が、クランプコンデンサ7aの静電容量Cとアノードリアクトル4aのインダクタンスLとで決まる共振周期に比べて長い場合は、アノードリアクトル4aの蓄積エネルギーを回収した後のクランプコンデンサ7aの最大充電電圧(最大オフ電圧)VDM2(V)は近似的に式5で表現できる。
【0054】
【数5】
【0055】
なお、この式では、GCT2aの電流がI(A)からゼロ(A)に変化する期間に、クランプコンデンサ7aに充電された電圧をVc(V)とした。アノードリアクトル4aの電流がゼロ(A)になると、GCT2aのターンオフ動作は終了する。その後、クランプコンデンサ7aは、図10(d)に示すように、直流電圧回路13に対してリセット抵抗6aを介して電圧E(V)になるまで放電される。
【0056】
ここで注目すべき点は、クランプダイオード14aとリセットダイオード5aの順回復電圧VCとVRである。ターンオフ損失を抑制し高信頼度なターンオフ動作を保証するためには、スパイク電圧の低減は必要不可欠である。スパイク電圧を低減するためには、バイパス経路内に存在する浮遊インダクタンスを低減することも然ることながら、これら2つのダイオードの順回復電圧を低減する必要がある。この順回復電圧は一般に電流変化率の増加により大きくなり、また口径が大きい程大きくなる。現在6インチのダイオードの順回復電圧は1kA/μsに対して約70V程度である。また、4インチのダイオードの順回復電圧は同条件で約40V程度である。また、現有素子で最も大きいものを想定すれば、クランプダイオード14aの口径は、フリーホイールダイオード3aやGCT2aと同じ6インチがある。一方、同一圧接構造体内の半導体パッケージの口径を揃えることは、均一な圧接力の伝達を保証する、即ち素子表面の均一な温度分布を保証するために必要不可欠な条件である。従って、GCT2a、フリーホイールダイオード3aと共締めされるクランプダイオード14aについては、GCT2aの口径にあわせる必要があるが、ターンオフ損失を低減する観点からリセットダイオード5aに適用するダイオードは、クランプダイオード14aに適用するダイオードとは異なる小さいものを選定する。
【0057】
次に、図11(a)に示すGCT2aのオフ状態からターンオン動作を開始した直後は、図11(b)に示すように、クランプダイオード14aを導通している負荷電流の値まで直流電圧回路13から電流が供給される。また、その電流には図11(c)に示すように、クランプダイオード14aの逆回復電流の最大値が重畳される。なお、この期間は、アノードリアクトル4aには電圧E(V)が印加され続け、GCT2aのオン電流上昇率di2/dtは、直流電圧回路13の電圧E(V)とアノードリアクトル4aのインダクタンスL(H)で決まるオン電流上昇率di2/dt=E/L(A/s)に常に抑制される。ダイオードの逆回復電流の最大値は、一般に導通電流(ここでは負荷電流)の大きさと電流変化率(ここではdi2/dt)に大きく依存する。図8に示す回路においては、電流変化率の大きさは他相の影響を全く受けずに一定の値に抑制可能であるため、GCT2aで発生するターンオン損失やクランプダイオード14aで発生するターンオフ損失が予想以上に増加することはない。クランプダイオード14aのオフ状態が確立すると、図11(d)に示すように、アノードリアクトル4aに過剰に蓄積されたクランプダイオード14aの逆回復電流によるエネルギーはクランプコンデンサ7aに回収される。アノードリアクトル4aの電流が負荷電流I(A)に等しくなれば、GCT2aのターンオン動作は終了する。クランプコンデンサ7aは、図11(e)に示すように、直流電圧回路13に対してリセット抵抗6aを介して電圧E(V)になるまで放電される。
【0058】
次に、GCT2cのスイッチング動作について図12、図13を用いて説明する。GCT2cがスイッチングする場合は、電流値I(A)の負荷電流についてGCT2c、クランプダイオード14bとフリーホイールダイオード3a、3bとの転流動作を考慮すれば良い。
【0059】
図12(a)に示すGCT2c、クランプダイオード14bのオン状態からGCT2cがターンオフ動作を開始した直後の負荷電流は、図12(b)に示すように、フリーホイールダイオード3b→フリーホイールダイオード3a→リセットダイオード5a→クランプコンデンサ7aにバイパスされる。この時のGCT2cの電流変化率、即ちバイパス経路への転流速度をdi1/dt(A/s)、クランプコンデンサ7aの静電容量をC(F)、GCT2cのアノード端子からクランプダイオード14bのカソード端子までのバイパス経路内に存在する浮遊インダクタンスをL4(H)、フリーホイールダイオード3a、3b、クランプダイオード14b、リセットダイオード5aの、電流変化率di1/dtに対する順回復電圧(過渡オン電圧)を各々VF(V)、VC(V)、VR(V)とすれば、GCT2cに印加されるスパイク電圧の最大値VDSP4は式6で表現できる。
【0060】
【数6】
【0061】
ここで注目すべき点は、半導体パッケージの配列において、フリーホイールダイオード3a、3bが直列に接続され、GCT2cとクランプダイオード14bが直列に接続されている図9に示す場合には、GCT2cのターンオフ動作開始直後のバイパス経路内の浮遊インダクタンスL4が極めて小さくなることである。この配列により、スパイク電圧によってGCT2cに生じるターンオフ損失を低減できる、つまり熱的責務を軽減できることになる。しかしながら、負荷電流の大きさが同じであると仮定すれば、GCT2aのスパイク電圧VDSP3に比較してGCT2cのスパイク電圧VDSP4は、少なくともフリーホイールダイオード3a、3bの順回復電圧の和以上は大きくなる。
【0062】
この後、図12(c)に示すようにGCT2cの電流がゼロ(A)になると、負荷電流はリセットダイオード5aからアノードリアクトル4aへ転流する。この転流は、クランプコンデンサ7aの充電電圧と直流電圧回路13の電圧E(V)との差電圧により行なわれるため、アノードリアクトル4aに蓄積された負荷電流によるエネルギーと同じエネルギーがクランプコンデンサ7aに蓄積される。従って、クランプコンデンサ7aの最大充電電圧(最大オフ電圧)はVDM2(V)、つまりGCT2aのそれと等しくなる。アノードリアクトル4aの電流が、負荷電流I(A)に等しくなればターンオフ動作は終了する。クランプコンデンサ7aは、図12(d)に示すように直流電圧回路13に対してリセット抵抗6aを介して電圧E(V)になるまで放電される。
【0063】
次に、図13(a)に示すGCT2cのオフ状態からターンオン動作を開始した直後は、図13(b)に示すように、フリーホイールダイオード3a、3bを導通している負荷電流の値まで直流電圧回路13から電流が供給される。また、その電流には図13(c)に示すように、フリーホイールダイオード3a、3bの逆回復電流の最大値が重畳される。この期間は、アノードリアクトル4aには電圧Eが印加され続け、GCT2cのオン電流上昇率di2/dtはオン直流電圧回路13の電圧E(V)とアノードリアクトル4aのインダクタンスL(H)で決まるオン電流上昇率di2/dt=E/L(A/s)に常に抑制される。前述したように、図8に示す回路においては、電流変化率の大きさは他相の影響を全く受けずに一定の値に抑制可能であるため、GCT2cで発生するターンオン損失やフリーホイールダイオード3a、3bで発生するターンオフ損失が予想以上に増加することはない。フリーホイールダイオード3a、3bのオフ状態が確立すれば、図13(d)に示すように、アノードリアクトル4aに過剰に蓄積されたフリーホイールダイオード3a、3bの逆回復電流によるエネルギーはクランプコンデンサ7aに回収される。アノードリアクトル4aの電流がゼロ(A)になれば、GCT2cのターンオン動作は終了する。クランプコンデンサ7aは、図13(e)に示すように直流電圧回路13に対してリセット抵抗6aを介して電圧E(V)になるまで放電される。
【0064】
実施の形態5.
この発明によるインバータ装置の実施の形態5を図を用いて説明する。図14は、この発明によるインバータ装置の実施の形態5における3レベルインバータブリッジを示す回路構成図、図15はその具体的な簡易構造図である。まず、図14の回路構成図において、図8と異る箇所のみ説明する。16aから16dはバイパスダイオードであり、それぞれ出力端子とクランプコンデンサ7aの高電位側、出力端子とクランプコンデンサ7bの低電位側との間に接続されている。また、図15の簡易構造図において、図9と異る個所のみ説明する。8pから8uは導電体である冷却フィン、15c、15dは絶縁物、10はリセットダイオード5a、5bとバイパスダイオード16aから16dとリセット抵抗6a、6bと冷却フィン8lから8uと絶縁物15aから15dとを通電方向に圧接して共締めするための第2の圧接構造体である。また11p、11qは電気的接続手段である。
【0065】
次に、バイパスダイオード16a、16bあるいは16c、16dについてそれぞれ直列接続している必要性について説明する。例えばGCT2a、2bが共にオン状態の時、出力端子の電位は電位Pに等しい。この時、バイパスダイオード16a、16bには殆ど逆阻止電圧は印加されない。一方、バイパスダイオード16dのカソード端子とバイパスダイオード16cのアノード端子との間には、直流電圧回路13の電位Pと電位Nとの電位差2E(V)が逆阻止電圧として印加される。従って、バイパスダイオード16c、16dは、2E(V)以上の耐圧を持つダイオード1つに置換できることは言うまでもない。
【0066】
ところで、本発明の課題のひとつは、最大定格の臨界オフ電圧上昇率が規定されない自己消弧型半導体素子を適用したインバータ装置を、極力低コストで実現することである。現在、6インチGCTに見合う電圧定格を持ち、かつ口径の小さいダイオードはリセットダイオード5a、5bとして適用できるものが最大であり、その耐圧は直流電圧E(V)に対して適当である。今後、GCTがさらに高耐圧化された場合には、同時にリセットダイオード5a、5bの耐圧をもGCTのそれにあわせて改善することが必要である。しかしながら、電圧2E(V)の耐圧を有するダイオードの実現は、常に追加的な開発コストを要求することを意味する。従って、実用的な見地から判断すると、バイパスダイオード16a、16bもしくは16c、16dは、それぞれリセットダイオード5aもしくは5bと同じ定格のダイオードを直列接続して用いることがコスト的に有利である。また、必然的にそれらは同一パッケージとなるため、図15に示すように第2の圧接構造体10による共締めを容易に実現でき、それにより均一な圧接力の伝達を可能とする。
【0067】
次に、バイパスダイオード16aから16dを用いた場合の回路動作について、実施の形態4との相違点に着目して説明する。それはGCT2bあるいはGCT2cのターンオフ動作にのみ現れるため、以下GCT2cのターンオフ動作を図16を用いて詳細に説明する。
【0068】
図16(a)に示すGCT2c、クランプダイオード14bのオン状態からGCT2cがターンオフした直後の負荷電流は、図16(b)に示すように、フリーホイールダイオード3b→フリーホイールダイオード3a→リセットダイオード5a→クランプコンデンサ7aにバイパスされると同時に、バイパスダイオード16a→バイパスダイオード16b→クランプコンデンサ7aにバイパスされる。このように、GCT2cによってターンオフされる電流は2つのバイパス経路のインピーダンス比に従って分流するのであるが、バイパスダイオード16a、16bの効果をより明確にするために、ここではGCT2cによってターンオフされる電流は全て後者のバイパス経路に流れるものと仮定する。この時のGCT2cの電流変化率、即ち後者のバイパス経路への転流速度をdi1/dt(A/s)、クランプコンデンサ7aの静電容量をC(F)、GCT2cのアノード端子からクランプダイオード14bのカソード端子までのバイパス経路内に存在する浮遊インダクタンスをL5(H)、バイパスダイオード16a、16bの電流変化率di1/dtに対する順回復電圧(過渡オン電圧)を各々VB(=VR)(V)とすれば、GCT2cに印加されるスパイク電圧の最大値VDSP5(V)は式7で表現できる。
【0069】
【数7】
【0070】
ここで注目すべき点は、実施の形態5においてGCT2cに印加されるスパイク電圧VDSP5は、実施の形態4において印加されるスパイク電圧VDSP4に比べて低減できることである。また、GCT2aのバイパス経路の浮遊インダクタンスL3と、GCT2cのバイパス経路の浮遊インダクタンスL5が等しいと仮定すれば、両者のスパイク電圧の差は、もはやバイパスダイオード16aまたは16bの順回復電圧まで縮小される。実際には、GCT2cによってターンオフされる電流は前述した2つのバイパス経路に分流するため、各バイパス経路にかかる電流上昇率はdi1/dtより低減されることから、GCT2cに印加されるスパイク電圧はさらに低減される。また、一般に電流が流れる空間の拡大により、その空間によって生じる浮遊インダクタンスが増加することは明らかである。例えば図15のように第1と第2の圧接構造体9、10を配置すれば、図17に示すGCT2cのターンオフ動作におけるバイパスダイオード16a、16bを介したバイパス経路の空間は、図18に示すGCT2aのターンオフ動作におけるバイパス経路の空間より小さく構成できる。従って、GCT2cのバイパス経路の浮遊インダクタンスL5は、GCT2aのバイパス経路の浮遊インダクタンスL3に比較して小さくなる。これらの条件により、GCT2aとGCT2cのスパイク電圧の差を極力無くすることができる、つまりターンオフ責務を同等にすることができる。
【0071】
実施の形態6.
3レベルインバータブリッジを構成するGCT2aからGCT2dの大容量化、特に電流定格の改善が進むと、例えばGCT2aがターンオフした電流が、バイパス経路にバイパスされる際のオン電流上昇率di1/dtが大きくなる。従って、オン電流上昇率di1/dtにより発生するスパイク電圧VDSP3が増加することが考えられる。図9、図15に示すように、実施の形態2で述べたごとく電圧クランプ要素である、例えばツェナーダイオード12aをGCT2aに並列接続することにより、効果的にVDSP3を抑制することができる。また、VDSP3がクランプコンデンサ7aの最大充電電圧(最大オフ電圧)VDM2よりも大きくなる場合に限り、ツェナーダイオード2aをGCT2aに並列接続することがインバータ装置の高信頼度化を考慮した場合には最適な解決策となる。当然のことながら、ツェナーダイオード12aの降伏電圧は最大オフ電圧VDM2以上に設定すべきである。
【0072】
さらに、図9、図15に示した3レベルインバータブリッジにおいては、GCT2aとGCT2d、もしくはGCT2cとGCT2bの組合せについては印加電圧波形は等しくなる。また、GCT2aとGCT2cに印加されるクランプコンデンサ7aの最大充電電圧(最大オフ電圧)は同じ値になるが、スパイク電圧は異る場合があり得る。またスパイク電圧と最大充電電圧(最大オフ電圧)との大小関係は図9と図15の構造の違いによって逆転する可能性がある。従って、3レベルインバータブリッジを構成するGCT2aからGCT2dに、電圧クランプ要素であるツェナーダイオード12aから12dを接続する場合には、例えばGCT2aとGCT2dに限りツェナーダイオード12a、12bを接続すれば良い場合、あるいはGCT2bとGCT2cに限りツェナーダイオード12b、12cを接続すれば良い場合が考えられる。このような構成要素の限定は、インバータ装置の低コスト化を考慮した場合には最適な解決策となる。
【0073】
実施の形態7.
図8、14におけるGCT2a、2b、2c、2dの臨界オン電流上昇率が、約2kA/μs程度もしくはそれ以上許容できる場合には、直流電圧回路13の電位Pと電位Cあるいは電位Cと電位Nとの電位差Eが4kV程度であれば、アノードリアクトル4a、4bのインダクタンスを2μH以下に低減できる。また、大容量インバータ用のヒューズの内部インダクタンスが約1.5μH程度であるため巻線型コイルによるアノードリアクトルは不要となり、ヒューズの内部インダクタンスと、必要であればその接続ブスバーの浮遊インダクタンスとの合成インダクタンスにより代替可能となる。
【0074】
実施の形態8.
図9および図15の簡易構造図において、第1と第2の圧接構造体9、10を図示するごとく配置すれば、クランプコンデンサ7a、7bは非常に接近した位置となる。従って、第1と第2の圧接構造体9、10を図示するごとく配置した場合に限って、クランプコンデンサ7a、7bを一体構造化できる。この一体化されたクランプコンデンサ7cを、図9に示す簡易構造体において適用した実施例を図19に示す。
【0075】
実施の形態9.
図20に示す2レベルインバータブリッジの回路構成図は、、先の実施の形態1の図1で説明したものと等価の回路であり、また、図21は図20の回路の具体的な簡易構造図である。この図20、21の回路動作は先の図1、2のそれと全く同一であるので、説明は省略する。図1の回路と図20の回路とのいずれを選択するかは、例えば、回路部品や周辺機器の具体的諸元など本発明の主題とは関係のない要素によりなされるものである。
【0076】
実施の形態10.
簡易構造体を示す図2、図9、図15、図21においては、あくまで本発明の主旨を明確にするための一例を挙げたに過ぎず、他の図示しない付属部品により本発明の詳細が補われることは明かである。例えば、冷却フィンにつながる水管などはその一例である。その水冷系統が2つの主たる第1と第2の圧接構造体9、10の採用により集中化、簡素化できることは明らかである。このような付属部品に対し、本発明を説明するために幾つかの実施の形態に示した構造図が、前述したような効果をもたらすことはあっても、本発明の主旨とは離れているために省略している。
【0077】
また、明らかに本発明に対して数多くの変形および変更が、前述した内容に基づいて可能である。例えば、バイパスダイオードを構成する、直列接続された2つのダイオードに対して電圧バランス回路、具体的にはRC回路などを追加的に接続することなどがその変形例である。
【0078】
実施の形態11.
以上、臨界オフ電圧上昇率が規定されない自己消弧型半導体素子、換言すれば、当該素子の主電極間に存在する寄生静電容量によって抑制されるオフ電圧上昇率が当該素子の実質的な臨界オフ電圧上昇率以下となる自己消弧型半導体素子としてGCTを例に挙げて説明したが、前述した考え方は、その他のオフ臨界電圧上昇率が規定されない自己消弧型半導体素子、例えばIGBTなどへの適用は十分に可能である。但し、本発明の課題は、6インチGTOインバータの小型化、低コスト化、高信頼度化あるいは更なる大容量化について、実現可能な代替方法の提供にある。具体的には、6インチGTOと同等以上の定格を持つ6インチGCTを適用したインバータ装置の提供にある。従って、IGBTへの適用は可能であるが、むしろシリコン半導体素子ではなくシリコンカーバイド半導体素子がGCTなどに取って代わって実用化される場合において、ここで示した考え方が有効となる。
【0079】
【発明の効果】
以上説明したように、本発明による請求項1に記載のインバータ装置によれば、所定のアノードリアクトルとその電圧クランプ回路が2レベルインバータブリッジに接続される構成であることから、自己消弧型半導体素子のターンオン動作により生じるオン電流上昇率が常に所望の値に抑制され、またアノードリアクトルに誘起される電圧が所望の値に抑制されるため、インバータ装置を高信頼度化できる。また、スイッチング損失の低減をも図ることができるため、インバータ装置を高効率化できる。
更に、2レベルインバータブリッジを唯2つの圧接構造体により共締めする構成としたので、インバータ装置を小型化できる。
【0080】
また、本発明による請求項2に記載のインバータ装置によれば、2レベルインバータブリッジを構成する各素子を所定の順序により配列し、その構成の対称性から自己消弧型半導体素子のターンオフ動作により生じるスパイク電圧を等しくするため、自己消弧型半導体素子の電圧定格に対する利用率を向上できインバータ装置を大容量化できる。
【0081】
また、本発明による請求項3に記載のインバータ装置によれば、2レベルインバータブリッジに接続されたヒューズによりアノードリアクトルが代替され、コイルによるアノードリアクトルを省略できることから、構成部品を低減でき、インバータ装置を低コスト化できる。
【0082】
また、本発明による請求項4に記載のインバータ装置によれば、2レベルインバータブリッジを構成する自己消弧型半導体素子と並列に電圧クランプ要素を接続することにより、大電流を遮断する場合に発生する過大なスパイク電圧を抑制するため、自己消弧型半導体素子のターンオフ損失が軽減されるとともに、接合温度の過大な上昇からの熱破壊を未然に防止することができることから、インバータ装置を高信頼度化できる。
【0083】
また、本発明による請求項5に記載のインバータ装置によれば、所定のアノードリアクトルとその電圧クランプ回路が、3レベルインバータブリッジに接続される構成であることから、自己消弧型半導体素子のターンオン動作により生じるオン電流上昇率が常に所望の値に抑制され、またアノードリアクトルに誘起される電圧が所望の値に抑制されるため、インバータ装置を高信頼度化できる。また、スイッチング損失の低減をも図ることができるため、インバータ装置を高効率化できる。
更に、3レベルインバータブリッジを唯2つの圧接構造体により共締めする構成としたので、インバータ装置を小型化できる。
【0084】
また、本発明による請求項6に記載のインバータ装置によれば、3レベルインバータブリッジを構成する各素子を所定の順序により配列し、その構成の対称性から自己消弧型半導体素子のターンオフ動作により生じるスパイク電圧を等しくするため、自己消弧型半導体素子の電圧定格に対する利用率を向上できインバータ装置を大容量化できる。
【0085】
また、本発明による請求項7に記載のインバータ装置によれば、3レベルインバータブリッジの2つのクランプコンデンサを、1つのパッケージに収納して構成部品点数を低減するため、製造の際の作業工程を簡素化できると同時に、インバータ装置を小型化できる。
【0086】
また、本発明による請求項8に記載のインバータ装置によれば、3レベルインバータブリッジに接続されたヒューズによりアノードリアクトルが代替され、コイルによるアノードリアクトルを省略できることから、構成部品を低減でき、インバータ装置を低コスト化できる。
【0087】
また、本発明による請求項9に記載のインバータ装置によれば、3レベルインバータブリッジを構成する自己消弧型半導体素子と並列に電圧クランプ要素を接続することにより、大電流を遮断する場合に発生する過大なスパイク電圧を抑制するため、自己消弧型半導体素子のターンオフ損失が軽減されるとともに、接合温度の過大な上昇からの熱破壊を未然に防止することができることから、インバータ装置を高信頼度化できる。
【0088】
また、本発明による請求項10に記載のインバータ装置によれば、所定のバイパスダイオードを用い、自己消弧型半導体素子のターンオフ動作により生じるスパイク電圧が抑制するため、スイッチング損失を低減でき、自己消弧型半導体素子の遮断性能を向上できるため、インバータ装置を大容量化かつ高効率化できる。
【0089】
また、本発明による請求項11に記載のインバータ装置によれば、3レベルインバータブリッジに接続されたヒューズによりアノードリアクトルが代替され、コイルによるアノードリアクトルを省略できることから、構成部品を低減でき、インバータ装置を低コスト化できる。
【0090】
また、本発明による請求項12に記載のインバータ装置によれば、3レベルインバータブリッジを構成する自己消弧型半導体素子と並列に電圧クランプ要素を接続することにより、大電流を遮断する場合に発生する過大なスパイク電圧を抑制するため、自己消弧型半導体素子のターンオフ損失が軽減されるとともに、接合温度の過大な上昇からの熱破壊を未然に防止することができることから、インバータ装置を高信頼度化できる。
【0091】
また、本発明による請求項13に記載のインバータ装置によれば、3レベルインバータブリッジをバイパスダイオードを含めて唯2つの圧接構造体により共締めする構成としたので、インバータ装置を小型化できる。
【0092】
また、本発明による請求項14に記載のインバータ装置によれば、3レベルインバータブリッジを構成する各素子を所定の順序により配列し、その構成の対称性から自己消弧型半導体素子のターンオフ動作により生じるスパイク電圧を等しくするため、自己消弧型半導体素子の電圧定格に対する利用率を向上できインバータ装置を大容量化できる。
【0093】
また、本発明による請求項15に記載のインバータ装置によれば、バイパスダイオードをリセットダイオードと同じダイオードの直列接続により構成し、特別な定格を持つ高耐圧ダイオードを製造する必要性を無くするため、ダイオードをフリーホイールダイオードとその他のダイオードの2仕様に統一でき、インバータ装置を低コスト化できる。
【0094】
また、本発明による請求項16に記載のインバータ装置によれば、3レベルインバータブリッジの2つのクランプコンデンサを、1つのパッケージに収納して構成部品点数を低減するため、製造の際の作業工程を簡素化できると同時にインバータ装置を小型化できる。
【0095】
また、本発明による請求項17に記載のインバータ装置によれば、自己消弧型半導体素子をゲート転流型ターンオフサイリスタとしたので、当該ゲート転流型ターンオフサイリスタの持つ高いオフ電圧上昇率耐量を最大限に活用した小型で信頼性の高いインバータ装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるインバータ装置における2レベルインバータブリッジの回路構成を示す図である。
【図2】図1の2レベルインバータブリッジの簡易構造を示す図である。
【図3】図1の2レベルインバータブリッジの回路動作を示す図である。
【図4】図1の2レベルインバータブリッジの回路動作を示す図である。
【図5】図1の2レベルインバータブリッジの回路動作を示す図である。
【図6】図1の2レベルインバータブリッジのバイパス経路を示す図である。
【図7】図1の2レベルインバータブリッジの回路動作を示す図である。
【図8】本発明の実施の形態4におけるインバータ装置における3レベルインバータブリッジの回路構成を示す図である。
【図9】図8の3レベルインバータブリッジの簡易構造を示す図である。
【図10】図8の3レベルインバータブリッジの回路動作を示す図である。
【図11】図8の3レベルインバータブリッジの回路動作を示す図である。
【図12】図8の3レベルインバータブリッジの回路動作を示す図である。
【図13】図8の3レベルインバータブリッジの回路動作を示す図である。
【図14】本発明の実施の形態5におけるインバータ装置における3レベルインバータブリッジの回路構成を示す図である。
【図15】図14の3レベルインバータブリッジの簡易構造を示す図である。
【図16】図14の3レベルインバータブリッジの回路動作を示す図である。
【図17】図14の3レベルインバータブリッジのバイパス経路を示す図である。
【図18】図14の3レベルインバータブリッジのバイパス経路を示す図である。
【図19】本発明の実施の形態8における3レベルインバータブリッジの簡易構造を示す図である。
【図20】本発明の実施の形態9における2レベルインバータブリッジの回路構成を示す図である。
【図21】図20の2レベルインバータブリッジの簡易構造を示す図である。
【図22】従来のGTOインバータの回路構成を示す図である。
【図23】GCTのターンオフ波形を示す図である。
【図24】逆導通GCTによる3相インバータの回路構成を示す図である。
【符号の説明】
1 直流電圧回路、2 GCT、3 フリーホイールダイオード、
4 アノードリアクトル、5 リセットダイオード、6 リセット抵抗、
7 クランプコンデンサ、9 第1の圧接構造体、10 第2の圧接構造体、
11 電気的接続手段、12 ツェナーダイオード、13 直流電圧回路、
14 クランプダイオード、16 バイパスダイオード、
P,N,C 直流電圧回路の各端子電位、OUT 出力端子。
Claims (17)
- 2つの電位P、Nを有する直流電圧回路と、前記電位Pもしくは電位Nを出力することができる2レベルインバータブリッジを有するインバータ装置において、前記2レベルインバータブリッジは、前記直流電圧回路の電位Pの端子と電位Nの端子との間に接続された第1および第2の自己消弧型半導体素子の直列接続体と、前記第1および第2の自己消弧型半導体素子の各々に逆並列接続された第1および第2のフリーホイールダイオードと、前記直流電圧回路の電位Pの端子と前記第1の自己消弧型半導体素子のアノード端子との間もしくは前記直流電圧回路の電位Nの端子と前記第2の自己消弧型半導体素子のカソード端子との間のいずれか一方に挿入されたアノードリアクトルと、前記アノードリアクトルに並列接続されたリセットダイオードとリセット抵抗とから構成された直列接続体と、前記リセットダイオードと前記リセット抵抗との接続点と前記直流電圧回路の電位Nの端子もしくは電位Pの端子との間のいずれか一方に接続され前記リセット抵抗を介して前記直流電圧回路へ放電できるクランプコンデンサと、前記第1の自己消弧型半導体素子と第2の自己消弧型半導体素子との接続点に設けられた出力端子とを備え、前記第1および第2の自己消弧型半導体素子を当該素子の主電極間に存在する寄生静電容量によって抑制されるオフ電圧上昇率が当該素子の臨界オフ電圧上昇率以下となる自己消弧型半導体素子とし、
前記第1および第2の自己消弧型半導体素子と第1および第2のフリーホイールダイオードとは第1の圧接構造体により非導電体を介することなくその通電方向に圧接して共締めされており、前記リセットダイオードとリセット抵抗とは第2の圧接構造体により通電方向に圧接して共締めされており、前記第1および第2の自己消弧型半導体素子と第1および第2のフリーホイールダイオードとは互いに同一の口径とし、前記リセットダイオードは前記第1および第2のフリーホイールダイオードより小さい口径としたことを特徴とするインバータ装置。 - 第1の圧接構造体に共締めされる素子は、第1のフリーホイールダイオード、第1の自己消弧型半導体素子、第2の自己消弧型半導体素子、第2のフリーホイールダイオードの順序で、かつ、前記各素子のアノード端子の向きが全て同一となるように配列されていることを特徴とする請求項1に記載のインバータ装置。
- アノードリアクトルをヒューズとしたことを特徴とする請求項1または2に記載のインバータ装置。
- 第1および第2の自己消弧型半導体素子のターンオフ時の電流下降時間に前記第1および第2の自己消弧型半導体素子に印加される電圧の最大値が前記電流下降時間以降に印加される電圧の最大値を超える条件を満足する場合、前記第1および第2の自己消弧型半導体素子の各々に並列に電圧クランプ要素を接続したことを特徴とする請求項1ないし3のいずれかに記載のインバータ装置。
- 2つの電位P、Nおよびその中間の電位Cを有する直流電圧回路と、前記電位P、電位Cもしくは電位Nを出力することができる3レベルインバータブリッジを有するインバータ装置において、前記3レベルインバータブリッジは、前記直流電圧回路の電位Pの端子と電位Nの端子との間に接続された第1から第4の自己消弧型半導体素子の直列接続体と、前記第1から第4の自己消弧型半導体素子の各々に逆並列接続された第1から第4のフリーホイールダイオードと、前記直流電圧回路の電位Cの端子と前記第2の自己消弧型半導体素子のアノード端子との間に接続された第1のクランプダイオードと、前記第3の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Cの端子との間に接続された第2のクランプダイオードと、前記直流電圧回路の電位Pの端子と前記第1の自己消弧型半導体素子のアノード端子との間に挿入された第1のアノードリアクトルと、前記第1のアノードリアクトルに並列接続された第1のリセットダイオードと第1のリセット抵抗とから構成された直列接続体と、前記第1のリセットダイオードと第1のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第1 のリセット抵抗を介して前記直流電圧回路へ放電できる第1のクランプコンデンサと、前記第4の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Nの端子との間に挿入された第2のアノードリアクトルと、前記第2のアノードリアクトルに並列接続された第2のリセットダイオードと第2のリセット抵抗とから構成された直列接続体と、前記第2のリセットダイオードと第2のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第2のリセット抵抗を介して前記直流電圧回路へ放電できる第2のクランプコンデンサと、前記第2の自己消弧型半導体素子と第3の自己消弧型半導体素子との接続点に設けられた出力端子とを備え、前記第1から第4の自己消弧型半導体素子を当該素子の主電極間に存在する寄生容量によって抑制されるオフ電圧上昇率が、当該素子の臨界オフ電圧上昇率以下となる自己消弧型半導体素子とし、
前記第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは第1の圧接構造体により非導電体を介することなくその通電方向に圧接して共締めされており、前記第1および第2のリセットダイオードと第1および第2のリセット抵抗とは第2の圧接構造体により通電方向に圧接して共締めされており、前記第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは互いに同一の口径とし、前記第1および第2のリセットダイオードは互いに同一の口径でかつ前記第1から第4のフリーホイールダイオードより小さい口径としたことを特徴とするインバータ装置。 - 第1の圧接構造体に共締めされる素子は、第1の自己消弧型半導体素子、第1のフリーホイールダイオード、第2のフリーホイールダイオード、第2の自己消弧型半導体素子、第1のクランプダイオード、第2のクランプダイオード、第3の自己消弧型半導体素子、第3のフリーホイールダイオード、第4のフリーホイールダイオード、第4の自己消弧型半導体素子の順序で、かつ、前記各素子のアノード端子の向きが全て同一となるように配列されていることを特徴とする請求項5に記載のインバータ装置。
- 第1のクランプコンデンサと第2のクランプコンデンサは1つのパッケージに収納されたことを特徴とする請求項5または6に記載のインバータ装置。
- 第1と第2のアノードリアクトルの各々をヒューズとしたことを特徴とする請求項5ないし7のいずれかに記載のインバータ装置。
- ターンオフ時の電流下降時間に印加される電圧の最大値が前記電流下降時間以降に印加される電圧の最大値を超える条件を満足する第1から第4の自己消弧型半導体素子に並列に電圧クランプ要素を接続したことを特徴とする請求項5ないし8のいずれかに記載のインバータ装置。
- 2つの電位P、Nおよびその中間の電位Cを有する直流電圧回路と、前記電位P、電位Cもしくは電位Nを出力することができる3レベルインバータブリッジを有するインバータ装置において、前記3レベルインバータブリッジは、前記直流電圧回路の電位Pの端子と電位Nの端子との間に接続された第1から第4の自己消弧型半導体素子の直列接続体と、前記第1から第4の自己消弧型半導体素子の各々に逆並列接続された第1から第4のフリーホイールダイオードと、前記直流電圧回路の電位Cの端子と前記第2の自己消弧型半導体素子のアノード端子との間に接続された第1のクランプダイオードと、前記第3の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Cの端子との間に接続された第2のクランプダイオードと、前記直流電圧回路の電位Pの端子と前記第1の自己消弧型半導体素子のアノード端子との間に挿入された第1のアノードリアクトルと、前記第1のアノードリアクトルに並列接続された第1のリセットダイオードと第1のリセット抵抗とから構成された直列接続体と、前記第1のリセットダイオードと第1のリセット抵抗との接続点と前記直流電圧回路の電位Cの端子との間に接続され前記第1のリセット抵抗を介して前記直流電圧回路へ放電できる第1のクランプコンデンサと、前記第4の自己消弧型半導体素子のカソード端子と前記直流電圧回路の電位Nの端子との間に挿入された第2のアノードリアクトルと、前記第2のアノードリアクトルに並列接続された第2のリセットダイオードと第2のリセット抵抗とから構成された直列接続体と、前記第2のリセットダイオードと第2のリセット抵抗との接続点と前記直流電圧回路の電 位Cの端子との間に接続され前記第2のリセット抵抗を介して前記直流電圧回路へ放電できる第2のクランプコンデンサと、前記第1のリセットダイオードと第1のリセット抵抗との接続点と前記第3の自己消弧型半導体素子のアノード端子との間に接続された第1のバイパスダイオードと、前記第2のリセットダイオードと第2のリセット抵抗との接続点と前記第2の自己消弧型半導体素子のカソード端子との間に接続された第2のバイパスダイオードと、前記第2の自己消弧型半導体素子と第3の自己消弧型半導体素子との接続点に設けられた出力端子とを備え、前記第1から第4の自己消弧型半導体素子を当該素子の主電極間に存在する寄生容量によって抑制されるオフ電圧上昇率が、当該素子の臨界オフ電圧上昇率以下となる自己消弧型半導体素子としたことを特徴とするインバータ装置。
- 第1と第2のアノードリアクトルの各々をヒューズとしたことを特徴とする請求項10に記載のインバータ装置。
- ターンオフ時の電流下降時間に印加される電圧の最大値が前記電流下降時間以降に印加される電圧の最大値を超える条件を満足する第1から第4の自己消弧型半導体素子に並列に電圧クランプ要素を接続したことを特徴とする請求項10または11に記載のインバータ装置。
- 第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは第1の圧接構造体により非導電体を介することなくその通電方向に圧接して共締めされており、第1および第2のリセットダイオードと第1および第2のバイパスダイオードと第1および第2のリセット抵抗とは第2の圧接構造体により通電方向に圧接して共締めされており、前記第1から第4の自己消弧型半導体素子と第1から第4のフリーホイールダイオードと第1および第2のクランプダイオードとは互いに同一の口径とし、前記第1および第2のリセットダイオードと第1および第2のバイパスダイオードとは互いに同一の口径でかつ前記第1から第4のフリーホイールダイオードより小さい口径としたことを特徴とする請求項10ないし12のいずれかに記載のインバータ装置。
- 第1の圧接構造体に共締めされる素子は、第1の自己消弧型半導体素子、第1のフリーホイールダイオード、第2のフリーホイールダイオード、第2の自己消弧型半導体素子、第1のクランプダイオード、第2のクランプダイオード、第3の自己消弧型半導体素子、第3のフリーホイールダイオード、第4のフリーホイールダイオード、第4の自己消弧型半導体素子の順序で、かつ、前記各素子のアノード端子の向きが全て同一となるように配列されていることを特徴とする請求項13に記載のインバータ装置。
- 第1のバイパスダイオードおよび第2のバイパスダイオードは、それぞれ第1および第2のリセットダイオードに適用されているものと同一のダイオードを2個直列接続してなるものであることを特徴とする請求項13または14に記載のインバータ装置。
- 第1のクランプコンデンサと第2のクランプコンデンサとは1つのパッケージに収納されたことを特徴とする請求項13ないし15のいずれかに記載のインバータ装置。
- 自己消弧型半導体素子を、主電流を全てゲート回路へ転流させてターンオフするゲート転流型ターンオフサイリスタとしたことを特徴とする請求項1ないし16のいずれかに記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01941098A JP3617764B2 (ja) | 1998-01-30 | 1998-01-30 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01941098A JP3617764B2 (ja) | 1998-01-30 | 1998-01-30 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11220888A JPH11220888A (ja) | 1999-08-10 |
JP3617764B2 true JP3617764B2 (ja) | 2005-02-09 |
Family
ID=11998492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01941098A Expired - Fee Related JP3617764B2 (ja) | 1998-01-30 | 1998-01-30 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3617764B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1195886A1 (de) * | 2000-09-29 | 2002-04-10 | ABB Schweiz AG | Rückwärtsleitender Gate Commutated Thyristor sowie dessen Anwendung |
JP5168603B2 (ja) * | 2010-01-26 | 2013-03-21 | 株式会社デンソー | スイッチング装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312878A (ja) * | 1994-05-17 | 1995-11-28 | Fuji Electric Co Ltd | 3レベルインバータのスナバ回路 |
JPH08196083A (ja) * | 1995-01-17 | 1996-07-30 | Mitsubishi Electric Corp | インバータ |
DE19543702A1 (de) * | 1995-11-23 | 1997-05-28 | Asea Brown Boveri | Stromrichterschaltungsanordnung |
JPH09147733A (ja) * | 1995-11-29 | 1997-06-06 | Hitachi Ltd | 半導体電力変換装置 |
JP3191653B2 (ja) * | 1996-01-17 | 2001-07-23 | 三菱電機株式会社 | パワーデバイス用半導体スイッチング装置 |
-
1998
- 1998-01-30 JP JP01941098A patent/JP3617764B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11220888A (ja) | 1999-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4169761B2 (ja) | 変換器回路、少なくとも1つのスイッチング・デバイスを有する回路および回路モジュール | |
JP5317413B2 (ja) | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 | |
JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
JP3621659B2 (ja) | 電力変換システム | |
US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
US6169672B1 (en) | Power converter with clamping circuit | |
WO2006003936A1 (ja) | スナバ回路及びスナバ回路を有するパワー半導体装置 | |
JP3652934B2 (ja) | 電力変換装置 | |
EP3029821B1 (en) | Semiconductor device and power conversion device | |
US20190140555A1 (en) | Three-level inverter | |
US5287260A (en) | GTO rectifier and inverter | |
JP5929277B2 (ja) | 3レベル電力変換装置 | |
US20100182813A1 (en) | Pn diode, electric circuit device and power conversion device | |
She et al. | Evaluation of 2.5 kV silicon carbide MOSFET for 1.5 kV solar inverter application | |
US6188589B1 (en) | Inverter | |
JPH07312878A (ja) | 3レベルインバータのスナバ回路 | |
JP3617764B2 (ja) | インバータ装置 | |
JP3171551B2 (ja) | 高電圧出力電力変換装置 | |
JP3390679B2 (ja) | インバータ装置 | |
JP2003033044A (ja) | スナバ回路 | |
JP2790600B2 (ja) | 電力変換装置 | |
JP2000166248A (ja) | 電力変換装置 | |
JP3553396B2 (ja) | 半導体素子スタックおよび電力変換装置 | |
JPH06189563A (ja) | インバータ装置 | |
WO1998001939A1 (fr) | Convertisseur de puissance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |