JP3553396B2 - 半導体素子スタックおよび電力変換装置 - Google Patents
半導体素子スタックおよび電力変換装置 Download PDFInfo
- Publication number
- JP3553396B2 JP3553396B2 JP36320598A JP36320598A JP3553396B2 JP 3553396 B2 JP3553396 B2 JP 3553396B2 JP 36320598 A JP36320598 A JP 36320598A JP 36320598 A JP36320598 A JP 36320598A JP 3553396 B2 JP3553396 B2 JP 3553396B2
- Authority
- JP
- Japan
- Prior art keywords
- self
- extinguishing
- semiconductor device
- diode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、平形パッケージのゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの自己消弧型半導体素子を用いた半導体素子スタックおよび電力変換装置に関するものである。
【０００２】
【従来の技術】
電力変換装置を構成するための自己消弧型半導体素子としては、ゲートターンオフサイリスタ（以下、ＧＴＯという）やゲート転流型ターンオフサイリスタ（以下、ＧＣＴという）などが挙げられる。また、特に大容量の電力変換装置としての半導体素子としては平形パッケージの形態が従来から適用されている。そして、平形パッケージのＧＴＯやＧＣＴと、同じく平形パッケージのダイオード、そしてそれら半導体素子を冷却するためのヒートシンクとで構成される圧接構造体はスタックと呼ばれており、特開平８−３３１８３５号公報にその一例が示されている。
【０００３】
図８は、特開平８−３３１８３５号公報に示されている従来の電力変換装置である２レベルインバータの基本回路構成を示す回路図であり、インバータ回路の１相分を示している。図８において、１ａおよび１ｂは自己消弧型半導体素子であるＧＴＯ、２ａおよび２ｂがフリーホイールダイオード、５は平滑コンデンサである。
【０００４】
また、図９は平形パッケージのＧＴＯ１ａ，ＧＴＯ１ｂ、フリーホイールダイオード２ａ，２ｂを用いたスタック構成を示す構成説明図である。図９において４ａ〜４ｅは接続用の導体であり、ブスバーと呼ばれている。
なお、特開平８−３３１８３５号公報において各半導体素子と交互に圧接されているヒートシンクは導体であり、電気的な説明においては省略することが可能であるため、ここでは図示していない。
【０００５】
次に、この２レベルインバータの回路動作について図１０を用いて説明する。
図１０は、負荷６として電流源が接続されている１相分のインバータ回路の電気回路図であり、また、負荷電流Ｉは図中に示す方向に流れており、その電流値は変化しないものと仮定する。
【０００６】
先ず、ＧＴＯ１ａのターンオン動作について説明する。
初期状態において、ＧＴＯ１ａ，１ｂはともにオフ状態であり、負荷電流Ｉは経路Ｒ１を流れている。その状態からＧＴＯ１ａがターンオンすると、負荷電流は経路Ｒ１から経路Ｒ２へと転流される。
続いて、ＧＴＯ１ａのターンオフ動作について説明する。
初期状態において、負荷電流Ｉは経路Ｒ２を流れている。その状態からＧＴＯ１ａをターンオフすると、負荷電流Ｉは今度は経路Ｒ２から経路Ｒ１へと転流される。
【０００７】
なお、図１１は、ＧＴＯの素子構造を簡略的に示したものである。ＧＴＯは通常のサイリスタと同様にｐｎｐｎの４層構造の素子であるが、図１１に示す素子構造はアノード側のｎ層をアノード電極へ短絡させたエミッタ短絡型（アノードショート型と呼ばれることもある）という構造の素子である。エミッタ短絡型の構造を採用することによって、オン電圧や漏れ電流が低減され、ターンオフ特性や温度特性を向上できるメリットがある。
【０００８】
また、図１２は、ＧＴＯのゲート駆動回路を簡略的に示した等価回路図である。図１２において、１はＧＴＯ、１０はゲート駆動回路、１１はオン回路の直流電源であるコンデンサ、１２はオン回路のスイッチ、１３はオン電流制限抵抗、１４はオフ回路の直流電源であるコンデンサ、１５はオフ回路のスイッチである。ゲート駆動回路１０のゲート端子Ｇとカソード端子Ｋには、ＧＴＯ１のゲートリード線の終端が接続される。そして、ＧＴＯ１をオンするときにはスイッチ１２を閉じ、オフするときにはスイッチ１５を閉じる。また、１６と１７はＧＴＯ１のゲートリード線のインダクタンス成分であり、１８と１９は図９に示した従来の電力変換装置のスタックにおけるブスバー４ａまたはブスバー４ｂのインダクタンス成分に相当する。
【０００９】
ここで、図１１に示すスタックをエミッタ短絡型のＧＴＯを用いて構成した場合を考える。図１３は、スタックをエミッタ短絡型のＧＴＯを用いて構成した場合の電気的な等価回路図である。次に、図１３を用いて再度、ＧＴＯ１ａのスイッチング動作を説明する。
【００１０】
先ず、ＧＴＯ１ａのターンオン動作について述べる。
初期状態においてスイッチ１２ａ，１２ｂはオフ（開状態）しており、スイッチ１５ａ，１５ｂはオン（閉状態）している。また、負荷電流Ｉは経路Ｒ１を流れている。この状態からスイッチ１５ａをオフした後、スイッチ１２ａをオンしてＧＴＯ１ａをターンオンすると、負荷電流Ｉは経路Ｒ１から経路Ｒ２へと転流される。
【００１１】
なお、この転流期間中にはブスバー４ａの電流は増加し、ブスバー４ｂの電流は減少するので、それぞれのインダクタンス成分１９ａと１８ｂには電圧が発生する。そして、インダクタンス成分１９ａに発生する電圧はフリーホイールダイオード２ａの逆方向（カソードとアノード電極間）に印加され、またインダクタンス成分１８ｂに発生する電圧はＧＴＯ１ｂの順方向（アノードとカソード電極間）に印加される。ただし、フリーホイールダイオード２ａは充分な逆方向耐圧を有しており、またＧＴＯ１ｂはオフ状態であり、充分な順方向耐圧を有しているため問題はない。
【００１２】
続いてＧＴＯ１ａのターンオフ動作について述べる。
初期状態においてスイッチ１５ａ，１２ｂはオフしており、スイッチ１２ａ，１５ｂはオンしている。また、負荷電流Ｉは経路Ｒ２を流れている。この状態からスイッチ１２ａをオフした後、スイッチ１５ａをオンしてＧＴＯ１ａをターンオフすると、負荷電流Ｉは経路Ｒ２から経路Ｒ１へと転流される。なお、この転流期間中にはブスバー４ａの電流は減少し、ブスバー４ｂの電流は増加するので、それぞれのインダクタンス成分１９ａと１８ｂには電圧が発生する。そして、インダクタンス成分１９ａに発生する電圧Ｅ１はＧＴＯ１ａの順方向に印加され、インダクタンス成分１８ｂに発生する電圧Ｅ２はＧＴＯ１ｂの逆方向に印加される。ＧＴＯ１ａはターンオフしており、充分な順方向耐圧を有しているため問題はない。
【００１３】
【発明が解決しようとする課題】
従来の電力変換装置は以上のように構成されていたので、ＧＴＯ１ｂについてエミッタ短絡型のＧＴＯを用いている場合、負荷電流Ｉの経路Ｒ２から経路Ｒ１への転流期間中、フリーホイールダイオード２ｂの電流は図１４の破線で示す経路にて増加する。このため、ブスバー４ｂのインダクタンス成分１８ｂには、実線で示す方向にＶ１という電圧が誘起される。従って、ＧＴＯ１ｂの逆方向（カソードとアノード電極間）にはＶ１という電圧が印加される。そして、ＧＴＯ１ｂの逆方向に印加されるこの電圧Ｖ１が、ゲート駆動回路１０ｂのオフ回路の直流電源であるコンデンサ１４ｂの電圧Ｅ２よりも高くなると、転流される負荷電流はＹ→２ｂ→１８ｂ→Ｘという正規の経路とともに、Ｙ→１７ｂ→Ｋ→１４ｂ→１５ｂ→Ｇ→１６ｂ→１ｂ→Ｘという不正な経路にも流れてしまう。これは、エミッタ短絡型というＧＴＯの素子構造に起因している。
【００１４】
すなわち、図１１に示すエミッタ短絡型ＧＴＯの素子構造によると、ゲート電極からアノード電極に至る経路はｐｎ構造、すなわちダイオードになっている。このため、Ｖ１＞Ｅ２になると、前述した経路に電流が流れてしまうことになる。
【００１５】
なお、仮にＧＴＯ１ｂのゲート駆動回路１０ｂのスイッチ１２ｂがオン状態、スイッチ１５ｂがオフ状態である場合にも、基本的に前記現象は発生する。ただし、負荷電流の一部が流れる不正な経路は前述した経路とは異なり、Ｙ→１７ｂ→Ｋ→１１ｂ→１３ｂ→１２ｂ→Ｇ→１６ｂ→１ｂ→Ｘである。
【００１６】
また、前述した不正な経路を流れる電流は、自己消弧型半導体素子としてエミッタ短絡型のＧＣＴを適用した場合にはさらに大きくなる。ＧＣＴの素子構造は図１１に示したＧＴＯのそれと基本的に同様であるが、ＧＣＴにはゲートリード線の代わりにリング状の電極が適用されており、そのインダクタンス成分１６，１７は非常に小さくなる。このため、仮にＶ１が同じ電圧値であったとしても、前述した不正な経路を流れる電流はＧＴＯの場合よりもＧＣＴの場合の方が大きくなる。
【００１７】
以上のように、エミッタ短絡型のＧＴＯの逆方向（カソードとアノード電極間）に電圧が印加されると、ゲート駆動回路を介する不正な経路に負荷電流が流れる可能性がある。そして、Ｙ→１７ｂ→Ｋ→１４ｂ→１５ｂ→Ｇ→１６ｂ→１ｂ→Ｘという経路に負荷電流の一部が流れると、オフ回路の直流電源であるコンデンサ１４ｂの電流実効値が増加する。また、Ｙ→１７ｂ→Ｋ→１１ｂ→１３ｂ→１２ｂ→Ｇ→１６ｂ→１ｂ→Ｘという経路に負荷電流の一部が流れると、オン回路の直流電源であるコンデンサ１１ｂの電流実効値が増加する。
【００１８】
これら電流実効値の増加を見込んでコンデンサ１１，１４を選択すると、本来ＧＴＯを駆動するために必要なコンデンサよりもそのコストが増加してしまうという課題がある。そして、前記コンデンサのコストアップはゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを引き起こしてしまう課題となる。
【００１９】
この発明は、上記のような課題を解決するためになされたものであり、自己消弧型半導体素子を適用した電力変換装置において、自己消弧型半導体素子のスイッチングによって、負荷電流がフリーホイールダイオード側に転流される際に、当該フリーホイールダイオードと逆並列接続されている自己消弧型半導体素子の逆方向に印加される電圧を低減し、コストの上昇を抑制できる電力変換装置を得ることを目的とする。
【００２０】
【課題を解決するための手段】
この発明に係る半導体素子スタックは、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの複数の平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成を備えるようにしたものである。
【００２１】
この発明に係る半導体素子スタックは、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの複数の平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えるようにしたものである。
【００２２】
この発明に係る半導体素子スタックは、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの複数の平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えるようにしたものである。
【００２３】
この発明に係る電力変換装置は、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを有した３レベル変換器を備えるようにしたものである。
【００２４】
この発明に係る電力変換装置は、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを有した３レベル変換器を備えるようにしたものである。
【００２５】
この発明に係る電力変換装置は、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを有した３レベル変換器を備えるようにしたものである。
【００２６】
【発明の実施の形態】
以下、この発明の実施の一形態について説明するが、自己消弧型半導体素子としてはエミッタ短絡型のＧＴＯ、またはＧＣＴの適用を前提に説明する。また、エミッタ短絡型という構造以外については、特に記述しない限り理想スイッチであると仮定する。また、ダイオードについても、特に記述しない限り理想ダイオードであると仮定する。さらに、エミッタ短絡型のＧＴＯ、またはＧＣＴを用いた半導体素子スタックおよび、当該半導体素子スタックを含む電力変換装置としてのインバータ回路であって、半導体素子スタックを構成する全ての半導体素子は平形パッケージとする。
【００２７】
実施の形態１．
図１は、この実施の形態１の電力変換装置に用いられる半導体素子スタックのスタック構成を、素子配列とブスバーに注目して示した構成説明図である。図１において、１ａと１ｂはエミッタ短絡型のＧＴＯ（第１，第２の自己消弧型半導体素子）、２ａと２ｂはフリーホイールダイオード（第１，第２のフリーホイールダイオード）であり、これらによってインバータ回路の１相分が構成される。５はインバータ回路の直流電源である平滑コンデンサ（直流電圧回路）、そして４ａ〜４ｅは接続用のブスバーである。
【００２８】
図２は、図１に示した構成の半導体素子スタックを用いた電力変換装置の電気的な等価回路図であり、ＧＴＯ１ａ，１ｂを駆動するためのゲート駆動回路１０ａ，１０ｂも併せて示している。ゲート駆動回路１０ａ，１０ｂにおいて、１１ａと１１ｂはオン回路の直流電源であるコンデンサ、１２ａと１２ｂはオン回路のスイッチ、１３ａと１３ｂはオン電流制限抵抗、１４ａと１４ｂはオフ回路の直流電源であるコンデンサ、１５ａと１５ｂはオフ回路のスイッチである。さらに、図２において１６ａと１７ａ，１６ｂと１７ｂはそれぞれＧＴＯ１ａ，ＧＴＯ１ｂのゲートリード線のインダクタンス成分、１９ａはブスバー４ａのインダクタンス成分、１８ｂはブスバー４ｂのインダクタンス成分、そして２０，２１，２２はそれぞれブスバー４ｃ，４ｄ，４ｅのインダクタンス成分である。
【００２９】
次に、このインバータ回路の動作を図２を用いて説明する。なお、出力端子に接続される負荷としては電流源を想定する。
先ず、図２において実線で示す経路に負荷６ａが接続されている場合の、ＧＴＯ１ａのターンオン／オフ時の回路動作について説明する。
ＧＴＯ１ａがターンオンする直前、ＧＴＯ１ａとＧＴＯ１ｂはともにオフ状態、つまりスイッチ１２ａと１２ｂはオフ（開状態）状態、スイッチ１５ａと１５ｂはオン（閉状態）状態であり、負荷電流Ｉは経路Ｒ１（負荷６ａ→符号Ｎで示す電位点→インダクタンス成分２１→フリーホイールダイオード２ｂ→インダクタンス成分２２→出力端子→負荷６ａ）を流れている。
【００３０】
この状態からスイッチ１５ａをオフした後、スイッチ１２ａをオンしてＧＴＯ１ａをターンオンすると、負荷電流Ｉは前記経路Ｒ１から経路Ｒ２（負荷６ａ→符号Ｎで示す電位点→平滑コンデンサ５→符号Ｐで示す電位点→インダクタンス成分２０→ＧＴＯ１ａ→インダクタンス成分１９ａ→インダクタンス成分２２→出力端子→負荷６ａ）へと転流される。この転流期間中にはブスバー４ａの電流が増加するので、そのインダクタンス成分１９ａには電圧が発生する。その電圧はフリーホイールダイオード２ａに印加されるが、このフリーホイールダイオード２ａの逆方向耐圧以下であるため問題はない。
【００３１】
次に、ＧＴＯ１ａのターンオフ動作について説明する。
ＧＴＯ１ａがターンオフする直前、スイッチ１２ａとスイッチ１５ｂはオン状態、スイッチ１５ａとスイッチ１２ｂはオフ状態であり、負荷電流Ｉは経路Ｒ２を流れている。この状態からスイッチ１２ａをオフした後、スイッチ１５ｂをオンしてＧＴＯ１ａをターンオフすると、負荷電流Ｉは今度は経路Ｒ２から経路Ｒ１へと転流される。この転流期間中にはフリーホイールダイオード２ｂの電流が増加するが、その電流はブスバー４ｂつまりインダクタンス成分１８ｂを流れないため、ＧＴＯ１ｂに対し逆方向（カソードとアノード電極間）には電圧は印加されない。
【００３２】
従って、ＧＴＯ１ｂとしてエミッタ短絡型のＧＴＯを適用している場合にも、ゲート駆動回路１０ｂのオフ回路を介した経路に負荷電流が流れるという現象は起こらない。また、ブスバー４ａの電流が減少するため、そのインダクタンス成分１９ａに電圧が発生するが、その電圧はＧＴＯ１ａの順方向（アノードとカソード電極間）に印加されるので問題はない。
【００３３】
以上、負荷６ａを出力端子と符号Ｎで示す電位点間に接続し、また負荷電流としては出力端子から負荷側へ流れ出す方向を想定してＧＴＯ１ａのターンオン／オフ動作について説明した。
【００３４】
一方、ＧＴＯ１ｂのターンオン／オフ動作を扱う場合には、図２に破線で示すように、負荷６ｂを出力端子と符号Ｐで示す電位点間に接続し、また負荷電流としては負荷側から出力端子へ流れ込む方向を想定する。ただし、その場合の回路動作は、前述したＧＴＯ１ａのターンオン／オフ動作に伴う回路動作と同様であるため、その詳細な説明は省略する。
なお、この回路動作の対称性を考慮すれば、スタック構成は必然的に図１に示したものとなる。
【００３５】
以上のように、この実施の形態１によれば、自己消弧型半導体素子としてエミッタ短絡型のＧＴＯを用いた場合に、ブスバー４ａ，４ｂのインダクタンス成分によるＧＴＯ１ａ，１ｂに対する逆方向印加電圧をなくし、前記ブスバーのインダクタンス成分による前記ＧＴＯに対する逆方向印加電圧を抑制することができるため、従来のように本来ＧＴＯを駆動するために必要なコンデンサよりもコストの高いコンデンサをゲート駆動回路に用いる必要がなくなり、装置コストの上昇を抑制できる電力変換装置が得られる効果がある。
【００３６】
実施の形態２．
この実施の形態２では、３レベルインバータ回路について説明する。
図３は、この実施の形態２の電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図であり、３レベルインバータ回路の１相分について、そのスタック構成を素子配列とブスバーに注目して示したものである。図３において１ａ〜１ｄはエミッタ短絡型のＧＴＯ（第１〜第４の自己消弧型半導体素子）、２ａ〜２ｄはフリーホイールダイオード（第１〜第４のフリーホイールダイオード）、３ａと３ｂは結合ダイオード（第１，第２の結合ダイオード）、４ａ〜４ｉは接続用のブスバー、５ａと５ｂは直流電源である平滑コンデンサ（直流電圧回路）である。
【００３７】
図４は、図３に示したスタック構成の半導体素子スタックを用いた電力変換装置の電気的な等価回路図である。図４において、１９ａはブスバー４ａのインダクタンス成分、１８ｂはブスバー４ｂのインダクタンス成分、１９ｃはブスバー４ｃのインダクタンス成分、１８ｄはブスバー４ｄのインダクタンス成分、２０はブスバー４ｅのインダクタンス成分、２１はブスバー４ｇのインダクタンス成分、２２はブスバー４ｉのインダクタンス成分、２３はブスバー４ｆのインダクタンス成分、２４ａと２４ｂはブスバー４ｈのインダクタンス成分である。また、１６ａ〜１６ｄと１７ａ〜１７ｄはＧＴＯ１ａ〜１ｄのゲートリード線のインダクタンス成分である。なお、ＧＴＯ１ａ〜１ｄのゲート駆動回路１０ａ〜１０ｄについては、その内部回路は図２で示したものと同様であるため、ここでは回路構成は図示しない。
【００３８】
次に、この３レベルインバータ回路の回路動作について説明する。
なお、出力端子に接続される負荷としては電流源を想定する。そして、図４において実線で示す経路、すなわち出力端子と符号Ｃで示す電位点との間に負荷６ａが接続されている場合の、ＧＴＯ１ａ，１ｂのターンオン／オフ時の回路動作について説明する。
【００３９】
先ず、ＧＴＯ１ａのターンオン時の回路動作を説明する。
ＧＴＯ１ａがターンオンする直前、ＧＴＯ１ａはオフ状態、ＧＴＯ１ｂはオン状態、ＧＴＯ１ｃはオフ状態、ＧＴＯ１ｄはオフ状態であり、負荷電流は経路Ｒ１（負荷６ａ→符号Ｃで示す電位点→インダクタンス成分２３→結合ダイオード３ａ→ＧＴＯ１ｂ→インダクタンス成分２４ａ→インダクタンス成分２２→出力端子→負荷６ａ）を流れている。この状態からＧＴＯ１ａをターンオンすると、負荷電流Ｉは経路Ｒ１から経路Ｒ２（負荷６ａ→符号Ｃで示す電位点→平滑コンデンサ５ａ→符号Ｐで示す電位点→インダクタンス成分２０→ＧＴＯ１ａ→インダクタンス成分１９ａ→インダクタンス成分１８ｂ→ＧＴＯ１ｂ→インダクタンス成分２４ａ→インダクタンス成分２２→出力端子→負荷６ａ）へと転流される。この転流期間中にはブスバー４ａ，４ｂの電流が増加するので、そのインダクタンス成分である１９ａ，１８ｂには電圧が発生する。これらの電圧はフリーホイールダイオード２ａ，２ｂに印加されるが、これらフリーホイールダイオード２ａ，２ｂの逆方向耐圧以下であるため問題はない。
【００４０】
次に、ＧＴＯ１ａのターンオフ時の回路動作を説明する。
ＧＴＯ１ａがターンオフする直前、ＧＴＯ１ａはオン状態、ＧＴＯ１ｂはオン状態、ＧＴＯ１ｃはオフ状態、ＧＴＯ１ｄはオフ状態であり、負荷電流Ｉは経路Ｒ２を流れている。この状態からＧＴＯ１ａをターンオフすると、負荷電流Ｉは経路Ｒ２から経路Ｒ１へと転流される。この転流期間中にはブスバー４ａ，４ｂの電流が減少するので、そのインダクタンス成分である１９ａ，１８ｂには電圧が発生する。インダクタンス成分１９ａに発生する電圧については、ＧＴＯ１ａの順方向に印加されるので問題はない。また、インダクタンス成分１８ｂに電圧が発生しても、その電圧はオン状態にあるＧＴＯ１ｂとフリーホイールダイオード２ｂに対して順方向となる。従って、インダクタンス成分１８ｂに発生する電圧はＧＴＯ１ｂとフリーホイールダイオード２ｂの順方向電圧の和になる。
【００４１】
続いて、ＧＴＯ１ｂのターンオフ時の回路動作を説明する。
ＧＴＯ１ｂがターンオフする直前、ＧＴＯ１ａはオフ状態、ＧＴＯ１ｂはオン状態、ＧＴＯ１ｃはオン状態、ＧＴＯ１ｄはオフ状態であり、負荷電流Ｉは経路Ｒ１を流れている。この状態からＧＴＯ１ｂをターンオフすると、負荷電流Ｉは経路Ｒ１から経路Ｒ３（負荷６ａ→符号Ｃで示す電位点→平滑コンデンサ５ｂ→符号Ｎで示す電位点→インダクタンス成分２１→フリーホイールダイオード２ｄ→フリーホイールダイオード２ｃ→インダクタンス成分２４ｂ→インダクタンス成分２２→出力端子→負荷６ａ）へと転流される。この転流期間中にはフリーホイールダイオード２ｃ，２ｄの電流は増加するが、この電流はブスバー４ｃ，４ｄには流れないので、ＧＴＯ１ｃとＧＴＯ１ｄの逆方向への電圧印加は起こらない。
【００４２】
最後に、ＧＴＯ１ｂのターンオン時の回路動作を説明する。
ＧＴＯ１ｂがターンオンする直前、ＧＴＯ１ａはオフ状態、ＧＴＯ１ｂはオフ状態、ＧＴＯ１ｃはオン状態、ＧＴＯ１ｄはオフ状態であり、負荷電流Ｉは経路Ｒ３を流れている。この状態からＧＴＯ１ｂをターンオンすると、負荷電流Ｉは経路Ｒ３から経路Ｒ１へと転流される。なお、この転流期間中もブスバー４ｃ，４ｄには電流は流れないので、ＧＴＯ１ｃ，１ｄの逆方向への電圧印加は起こらない。
【００４３】
以上、負荷６ａを出力端子と符号Ｃで示す電位点間に接続し、また負荷電流Ｉとしては出力端子から負荷側へ流れ出す方向を想定してＧＴＯ１ａとＧＴＯ１ｂのターンオン／オフ動作について説明した。
一方、ＧＴＯ１ｃとＧＴＯ１ｄのターンオン／オフ動作を扱う場合には、図４に破線で示すように、負荷６ｂを出力端子と符号Ｃで示す電位点間に接続し、また負荷電流Ｉとしては負荷側から出力端子へ流れ込む方向を想定する。ただし、その場合の回路動作は、前述したＧＴＯ１ａとＧＴＯ１ｂのターンオン／オフ動作に伴う回路動作と同様であるため、その詳細な説明は省略する。
なお、この回路動作の対称性を考慮すれば、この実施の形態の電力変換装置に用いられる半導体素子スタックは必然的に図３に示す構成となる。
【００４４】
以上のように、この実施の形態２によれば、３レベルインバータ回路の自己消弧型半導体素子としてエミッタ短絡型のＧＴＯを用いた場合に、ブスバー４ｂ，４ｃ，４ｄのインダクタンス成分によるＧＴＯ１ｃ，１ｄに対する逆方向印加電圧をなくし、前記ブスバーのインダクタンス成分による前記ＧＴＯに対する逆方向印加電圧を抑制することができるため、従来のように本来ＧＴＯを駆動するために必要なコンデンサよりもコストの高いコンデンサをゲート駆動回路に用いる必要がなくなり、装置コストの上昇を抑制できる電力変換装置が得られる効果がある。
【００４５】
実施の形態３．
図５は、この実施の形態３の電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図であり、１相分について、そのスタック構成を素子配列とブスバーに注目して示したものである。また、図６は図５に示した半導体素子スタックを用いた電力変換装置の電気的な等価回路図である。図５において図３と同等の部分、および図６において図４と同等の部分については同一の符号を付し説明を省略する。
【００４６】
図５と前記実施の形態２で示した図３との素子配列を比較すると、ＧＴＯ１ｂ，１ｃおよび結合ダイオード３ａ，３ｂの配置が異なっていることが判る。また、その配置に合わせて、ブスバー４ｂ，４ｃも変更されている。
【００４７】
なお、回路動作については、前記実施の形態２で説明したのと同様であるため説明しないが、図４と図６にそれぞれ示す．経路Ｒ１、経路Ｒ２、経路Ｒ３を比較すると、その電流経路もほぼ同じであることが分かる。そして、ＧＴＯ１ｂターンオフ動作、つまり経路Ｒ１から経路Ｒ３への転流についても、その転流経路にブスバー４ｃ，４ｄのインダクタンス成分１９ｃ，１８ｄは含まれていないので、ＧＴＯ１ｃとＧＴＯ１ｄの逆方向に電圧が印加されるという現象は起こらない。
【００４８】
実施の形態４．
以上説明した前記実施の形態１と実施の形態２、および実施の形態３における電力変換装置に用いられる半導体素子スタックのスタック構成を示す図１、図３、および図５では、半導体素子を冷却するための冷却フィンを示していないが、実際の電力変換装置においては必要である。
【００４９】
図７は、前記実施の形態１で示した図１に冷却フィンを適用した場合の半導体素子スタックのスタック構成を示す構成説明図である。図７において図１と同等の部分については同一の符号を付し説明を省略する。図７において、３０ａ〜３０ｅは冷却フィン（冷却体）であり、導体であるとする。なお、冷却フィン３０ａ〜３０ｅにはインダクタンス成分があるので、詳細な回路動作を検討する際には考慮する必要がある。ただし、これまで説明したような素子配列、ブスバー配線を採用しておけば、ＧＴＯの逆方向に印加される電圧は最小限に抑えることができる。
【００５０】
実施の形態５．
なお、以上、説明した電力変換装置には、必要に応じてリアクトルやコンデンサで構成される回路が追加的に接続される場合がある。ただし、本発明の主題はエミッタ短絡型のＧＴＯもしくはＧＣＴを適用した電力変換装置における半導体素子スタックの素子配列であり、また前記追加的な回路が接続された場合においても、前述した回路動作は基本的に同様であるので、具体例を用いた説明は行わない。
【００５１】
【発明の効果】
以上のように、この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体を、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子とを備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置の３レベル変換器に用いた場合のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５２】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子を、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子とを備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置の３レベル変換器に用いた場合のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５３】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、
前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子を、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子とを備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置の３レベル変換器に用いた場合のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５４】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成とを３レベル変換器が備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５５】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成とを３レベル変換器が備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５６】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、
前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成とを３レベル変換器が備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図２】この発明の実施の形態１における電力変換装置の等価回路図である。
【図３】この発明の実施の形態２における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図４】この発明の実施の形態２における電力変換装置の等価回路図である。
【図５】この発明の実施の形態３における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図６】この発明の実施の形態３における電力変換装置の等価回路図である。
【図７】この発明の実施の形態４における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図８】従来の電力変換装置である２レベルインバータの基本回路構成を示す回路図である。
【図９】従来の電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図１０】従来の電力変換装置である２レベルインバータの回路動作の説明に用いる回路図である。
【図１１】電力変換装置に用いられるエミッタ短絡型のＧＴＯやＧＣＴの素子構造を簡略的に示した構造図である。
【図１２】従来の電力変換装置におけるＧＴＯのゲート駆動回路を簡略的に示した等価回路図である。
【図１３】従来の電力変換装置におけるスタックをエミッタ短絡型のＧＴＯを用いて構成した場合の電気的な等価回路図である。
【図１４】従来の電力変換装置である２レベルインバータの回路動作の説明に用いる等価回路図である。
【符号の説明】
１ａ ＧＴＯ（第１の自己消弧型半導体素子）、１ｂ ＧＴＯ（第２の自己消弧型半導体素子）、１ｃ ＧＴＯ（第３の自己消弧型半導体素子）、１ｄ ＧＴＯ（第４の自己消弧型半導体素子）、２ａ フリーホイールダイオード（第１のフリーホイールダイオード）、２ｂ フリーホイールダイオード（第２のフリーホイールダイオード）、２ｃ フリーホイールダイオード（第３のフリーホイールダイオード）、２ｄ フリーホイールダイオード（第４のフリーホイールダイオード）、３ａ 結合ダイオード（第１の結合ダイオード）、３ｂ 結合ダイオード（第２の結合ダイオード）、４ａ，４ｂ ブスバー、５，５ａ，５ｂ 平滑コンデンサ（直流電圧回路）、１０ａ，１０ｂ，１０ｃ，１０ｄ ゲート駆動回路、３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ 冷却フィン（冷却体）。
【発明の属する技術分野】
この発明は、平形パッケージのゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの自己消弧型半導体素子を用いた半導体素子スタックおよび電力変換装置に関するものである。
【０００２】
【従来の技術】
電力変換装置を構成するための自己消弧型半導体素子としては、ゲートターンオフサイリスタ（以下、ＧＴＯという）やゲート転流型ターンオフサイリスタ（以下、ＧＣＴという）などが挙げられる。また、特に大容量の電力変換装置としての半導体素子としては平形パッケージの形態が従来から適用されている。そして、平形パッケージのＧＴＯやＧＣＴと、同じく平形パッケージのダイオード、そしてそれら半導体素子を冷却するためのヒートシンクとで構成される圧接構造体はスタックと呼ばれており、特開平８−３３１８３５号公報にその一例が示されている。
【０００３】
図８は、特開平８−３３１８３５号公報に示されている従来の電力変換装置である２レベルインバータの基本回路構成を示す回路図であり、インバータ回路の１相分を示している。図８において、１ａおよび１ｂは自己消弧型半導体素子であるＧＴＯ、２ａおよび２ｂがフリーホイールダイオード、５は平滑コンデンサである。
【０００４】
また、図９は平形パッケージのＧＴＯ１ａ，ＧＴＯ１ｂ、フリーホイールダイオード２ａ，２ｂを用いたスタック構成を示す構成説明図である。図９において４ａ〜４ｅは接続用の導体であり、ブスバーと呼ばれている。
なお、特開平８−３３１８３５号公報において各半導体素子と交互に圧接されているヒートシンクは導体であり、電気的な説明においては省略することが可能であるため、ここでは図示していない。
【０００５】
次に、この２レベルインバータの回路動作について図１０を用いて説明する。
図１０は、負荷６として電流源が接続されている１相分のインバータ回路の電気回路図であり、また、負荷電流Ｉは図中に示す方向に流れており、その電流値は変化しないものと仮定する。
【０００６】
先ず、ＧＴＯ１ａのターンオン動作について説明する。
初期状態において、ＧＴＯ１ａ，１ｂはともにオフ状態であり、負荷電流Ｉは経路Ｒ１を流れている。その状態からＧＴＯ１ａがターンオンすると、負荷電流は経路Ｒ１から経路Ｒ２へと転流される。
続いて、ＧＴＯ１ａのターンオフ動作について説明する。
初期状態において、負荷電流Ｉは経路Ｒ２を流れている。その状態からＧＴＯ１ａをターンオフすると、負荷電流Ｉは今度は経路Ｒ２から経路Ｒ１へと転流される。
【０００７】
なお、図１１は、ＧＴＯの素子構造を簡略的に示したものである。ＧＴＯは通常のサイリスタと同様にｐｎｐｎの４層構造の素子であるが、図１１に示す素子構造はアノード側のｎ層をアノード電極へ短絡させたエミッタ短絡型（アノードショート型と呼ばれることもある）という構造の素子である。エミッタ短絡型の構造を採用することによって、オン電圧や漏れ電流が低減され、ターンオフ特性や温度特性を向上できるメリットがある。
【０００８】
また、図１２は、ＧＴＯのゲート駆動回路を簡略的に示した等価回路図である。図１２において、１はＧＴＯ、１０はゲート駆動回路、１１はオン回路の直流電源であるコンデンサ、１２はオン回路のスイッチ、１３はオン電流制限抵抗、１４はオフ回路の直流電源であるコンデンサ、１５はオフ回路のスイッチである。ゲート駆動回路１０のゲート端子Ｇとカソード端子Ｋには、ＧＴＯ１のゲートリード線の終端が接続される。そして、ＧＴＯ１をオンするときにはスイッチ１２を閉じ、オフするときにはスイッチ１５を閉じる。また、１６と１７はＧＴＯ１のゲートリード線のインダクタンス成分であり、１８と１９は図９に示した従来の電力変換装置のスタックにおけるブスバー４ａまたはブスバー４ｂのインダクタンス成分に相当する。
【０００９】
ここで、図１１に示すスタックをエミッタ短絡型のＧＴＯを用いて構成した場合を考える。図１３は、スタックをエミッタ短絡型のＧＴＯを用いて構成した場合の電気的な等価回路図である。次に、図１３を用いて再度、ＧＴＯ１ａのスイッチング動作を説明する。
【００１０】
先ず、ＧＴＯ１ａのターンオン動作について述べる。
初期状態においてスイッチ１２ａ，１２ｂはオフ（開状態）しており、スイッチ１５ａ，１５ｂはオン（閉状態）している。また、負荷電流Ｉは経路Ｒ１を流れている。この状態からスイッチ１５ａをオフした後、スイッチ１２ａをオンしてＧＴＯ１ａをターンオンすると、負荷電流Ｉは経路Ｒ１から経路Ｒ２へと転流される。
【００１１】
なお、この転流期間中にはブスバー４ａの電流は増加し、ブスバー４ｂの電流は減少するので、それぞれのインダクタンス成分１９ａと１８ｂには電圧が発生する。そして、インダクタンス成分１９ａに発生する電圧はフリーホイールダイオード２ａの逆方向（カソードとアノード電極間）に印加され、またインダクタンス成分１８ｂに発生する電圧はＧＴＯ１ｂの順方向（アノードとカソード電極間）に印加される。ただし、フリーホイールダイオード２ａは充分な逆方向耐圧を有しており、またＧＴＯ１ｂはオフ状態であり、充分な順方向耐圧を有しているため問題はない。
【００１２】
続いてＧＴＯ１ａのターンオフ動作について述べる。
初期状態においてスイッチ１５ａ，１２ｂはオフしており、スイッチ１２ａ，１５ｂはオンしている。また、負荷電流Ｉは経路Ｒ２を流れている。この状態からスイッチ１２ａをオフした後、スイッチ１５ａをオンしてＧＴＯ１ａをターンオフすると、負荷電流Ｉは経路Ｒ２から経路Ｒ１へと転流される。なお、この転流期間中にはブスバー４ａの電流は減少し、ブスバー４ｂの電流は増加するので、それぞれのインダクタンス成分１９ａと１８ｂには電圧が発生する。そして、インダクタンス成分１９ａに発生する電圧Ｅ１はＧＴＯ１ａの順方向に印加され、インダクタンス成分１８ｂに発生する電圧Ｅ２はＧＴＯ１ｂの逆方向に印加される。ＧＴＯ１ａはターンオフしており、充分な順方向耐圧を有しているため問題はない。
【００１３】
【発明が解決しようとする課題】
従来の電力変換装置は以上のように構成されていたので、ＧＴＯ１ｂについてエミッタ短絡型のＧＴＯを用いている場合、負荷電流Ｉの経路Ｒ２から経路Ｒ１への転流期間中、フリーホイールダイオード２ｂの電流は図１４の破線で示す経路にて増加する。このため、ブスバー４ｂのインダクタンス成分１８ｂには、実線で示す方向にＶ１という電圧が誘起される。従って、ＧＴＯ１ｂの逆方向（カソードとアノード電極間）にはＶ１という電圧が印加される。そして、ＧＴＯ１ｂの逆方向に印加されるこの電圧Ｖ１が、ゲート駆動回路１０ｂのオフ回路の直流電源であるコンデンサ１４ｂの電圧Ｅ２よりも高くなると、転流される負荷電流はＹ→２ｂ→１８ｂ→Ｘという正規の経路とともに、Ｙ→１７ｂ→Ｋ→１４ｂ→１５ｂ→Ｇ→１６ｂ→１ｂ→Ｘという不正な経路にも流れてしまう。これは、エミッタ短絡型というＧＴＯの素子構造に起因している。
【００１４】
すなわち、図１１に示すエミッタ短絡型ＧＴＯの素子構造によると、ゲート電極からアノード電極に至る経路はｐｎ構造、すなわちダイオードになっている。このため、Ｖ１＞Ｅ２になると、前述した経路に電流が流れてしまうことになる。
【００１５】
なお、仮にＧＴＯ１ｂのゲート駆動回路１０ｂのスイッチ１２ｂがオン状態、スイッチ１５ｂがオフ状態である場合にも、基本的に前記現象は発生する。ただし、負荷電流の一部が流れる不正な経路は前述した経路とは異なり、Ｙ→１７ｂ→Ｋ→１１ｂ→１３ｂ→１２ｂ→Ｇ→１６ｂ→１ｂ→Ｘである。
【００１６】
また、前述した不正な経路を流れる電流は、自己消弧型半導体素子としてエミッタ短絡型のＧＣＴを適用した場合にはさらに大きくなる。ＧＣＴの素子構造は図１１に示したＧＴＯのそれと基本的に同様であるが、ＧＣＴにはゲートリード線の代わりにリング状の電極が適用されており、そのインダクタンス成分１６，１７は非常に小さくなる。このため、仮にＶ１が同じ電圧値であったとしても、前述した不正な経路を流れる電流はＧＴＯの場合よりもＧＣＴの場合の方が大きくなる。
【００１７】
以上のように、エミッタ短絡型のＧＴＯの逆方向（カソードとアノード電極間）に電圧が印加されると、ゲート駆動回路を介する不正な経路に負荷電流が流れる可能性がある。そして、Ｙ→１７ｂ→Ｋ→１４ｂ→１５ｂ→Ｇ→１６ｂ→１ｂ→Ｘという経路に負荷電流の一部が流れると、オフ回路の直流電源であるコンデンサ１４ｂの電流実効値が増加する。また、Ｙ→１７ｂ→Ｋ→１１ｂ→１３ｂ→１２ｂ→Ｇ→１６ｂ→１ｂ→Ｘという経路に負荷電流の一部が流れると、オン回路の直流電源であるコンデンサ１１ｂの電流実効値が増加する。
【００１８】
これら電流実効値の増加を見込んでコンデンサ１１，１４を選択すると、本来ＧＴＯを駆動するために必要なコンデンサよりもそのコストが増加してしまうという課題がある。そして、前記コンデンサのコストアップはゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを引き起こしてしまう課題となる。
【００１９】
この発明は、上記のような課題を解決するためになされたものであり、自己消弧型半導体素子を適用した電力変換装置において、自己消弧型半導体素子のスイッチングによって、負荷電流がフリーホイールダイオード側に転流される際に、当該フリーホイールダイオードと逆並列接続されている自己消弧型半導体素子の逆方向に印加される電圧を低減し、コストの上昇を抑制できる電力変換装置を得ることを目的とする。
【００２０】
【課題を解決するための手段】
この発明に係る半導体素子スタックは、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの複数の平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成を備えるようにしたものである。
【００２１】
この発明に係る半導体素子スタックは、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの複数の平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えるようにしたものである。
【００２２】
この発明に係る半導体素子スタックは、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの複数の平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えるようにしたものである。
【００２３】
この発明に係る電力変換装置は、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを有した３レベル変換器を備えるようにしたものである。
【００２４】
この発明に係る電力変換装置は、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを有した３レベル変換器を備えるようにしたものである。
【００２５】
この発明に係る電力変換装置は、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを有した３レベル変換器を備えるようにしたものである。
【００２６】
【発明の実施の形態】
以下、この発明の実施の一形態について説明するが、自己消弧型半導体素子としてはエミッタ短絡型のＧＴＯ、またはＧＣＴの適用を前提に説明する。また、エミッタ短絡型という構造以外については、特に記述しない限り理想スイッチであると仮定する。また、ダイオードについても、特に記述しない限り理想ダイオードであると仮定する。さらに、エミッタ短絡型のＧＴＯ、またはＧＣＴを用いた半導体素子スタックおよび、当該半導体素子スタックを含む電力変換装置としてのインバータ回路であって、半導体素子スタックを構成する全ての半導体素子は平形パッケージとする。
【００２７】
実施の形態１．
図１は、この実施の形態１の電力変換装置に用いられる半導体素子スタックのスタック構成を、素子配列とブスバーに注目して示した構成説明図である。図１において、１ａと１ｂはエミッタ短絡型のＧＴＯ（第１，第２の自己消弧型半導体素子）、２ａと２ｂはフリーホイールダイオード（第１，第２のフリーホイールダイオード）であり、これらによってインバータ回路の１相分が構成される。５はインバータ回路の直流電源である平滑コンデンサ（直流電圧回路）、そして４ａ〜４ｅは接続用のブスバーである。
【００２８】
図２は、図１に示した構成の半導体素子スタックを用いた電力変換装置の電気的な等価回路図であり、ＧＴＯ１ａ，１ｂを駆動するためのゲート駆動回路１０ａ，１０ｂも併せて示している。ゲート駆動回路１０ａ，１０ｂにおいて、１１ａと１１ｂはオン回路の直流電源であるコンデンサ、１２ａと１２ｂはオン回路のスイッチ、１３ａと１３ｂはオン電流制限抵抗、１４ａと１４ｂはオフ回路の直流電源であるコンデンサ、１５ａと１５ｂはオフ回路のスイッチである。さらに、図２において１６ａと１７ａ，１６ｂと１７ｂはそれぞれＧＴＯ１ａ，ＧＴＯ１ｂのゲートリード線のインダクタンス成分、１９ａはブスバー４ａのインダクタンス成分、１８ｂはブスバー４ｂのインダクタンス成分、そして２０，２１，２２はそれぞれブスバー４ｃ，４ｄ，４ｅのインダクタンス成分である。
【００２９】
次に、このインバータ回路の動作を図２を用いて説明する。なお、出力端子に接続される負荷としては電流源を想定する。
先ず、図２において実線で示す経路に負荷６ａが接続されている場合の、ＧＴＯ１ａのターンオン／オフ時の回路動作について説明する。
ＧＴＯ１ａがターンオンする直前、ＧＴＯ１ａとＧＴＯ１ｂはともにオフ状態、つまりスイッチ１２ａと１２ｂはオフ（開状態）状態、スイッチ１５ａと１５ｂはオン（閉状態）状態であり、負荷電流Ｉは経路Ｒ１（負荷６ａ→符号Ｎで示す電位点→インダクタンス成分２１→フリーホイールダイオード２ｂ→インダクタンス成分２２→出力端子→負荷６ａ）を流れている。
【００３０】
この状態からスイッチ１５ａをオフした後、スイッチ１２ａをオンしてＧＴＯ１ａをターンオンすると、負荷電流Ｉは前記経路Ｒ１から経路Ｒ２（負荷６ａ→符号Ｎで示す電位点→平滑コンデンサ５→符号Ｐで示す電位点→インダクタンス成分２０→ＧＴＯ１ａ→インダクタンス成分１９ａ→インダクタンス成分２２→出力端子→負荷６ａ）へと転流される。この転流期間中にはブスバー４ａの電流が増加するので、そのインダクタンス成分１９ａには電圧が発生する。その電圧はフリーホイールダイオード２ａに印加されるが、このフリーホイールダイオード２ａの逆方向耐圧以下であるため問題はない。
【００３１】
次に、ＧＴＯ１ａのターンオフ動作について説明する。
ＧＴＯ１ａがターンオフする直前、スイッチ１２ａとスイッチ１５ｂはオン状態、スイッチ１５ａとスイッチ１２ｂはオフ状態であり、負荷電流Ｉは経路Ｒ２を流れている。この状態からスイッチ１２ａをオフした後、スイッチ１５ｂをオンしてＧＴＯ１ａをターンオフすると、負荷電流Ｉは今度は経路Ｒ２から経路Ｒ１へと転流される。この転流期間中にはフリーホイールダイオード２ｂの電流が増加するが、その電流はブスバー４ｂつまりインダクタンス成分１８ｂを流れないため、ＧＴＯ１ｂに対し逆方向（カソードとアノード電極間）には電圧は印加されない。
【００３２】
従って、ＧＴＯ１ｂとしてエミッタ短絡型のＧＴＯを適用している場合にも、ゲート駆動回路１０ｂのオフ回路を介した経路に負荷電流が流れるという現象は起こらない。また、ブスバー４ａの電流が減少するため、そのインダクタンス成分１９ａに電圧が発生するが、その電圧はＧＴＯ１ａの順方向（アノードとカソード電極間）に印加されるので問題はない。
【００３３】
以上、負荷６ａを出力端子と符号Ｎで示す電位点間に接続し、また負荷電流としては出力端子から負荷側へ流れ出す方向を想定してＧＴＯ１ａのターンオン／オフ動作について説明した。
【００３４】
一方、ＧＴＯ１ｂのターンオン／オフ動作を扱う場合には、図２に破線で示すように、負荷６ｂを出力端子と符号Ｐで示す電位点間に接続し、また負荷電流としては負荷側から出力端子へ流れ込む方向を想定する。ただし、その場合の回路動作は、前述したＧＴＯ１ａのターンオン／オフ動作に伴う回路動作と同様であるため、その詳細な説明は省略する。
なお、この回路動作の対称性を考慮すれば、スタック構成は必然的に図１に示したものとなる。
【００３５】
以上のように、この実施の形態１によれば、自己消弧型半導体素子としてエミッタ短絡型のＧＴＯを用いた場合に、ブスバー４ａ，４ｂのインダクタンス成分によるＧＴＯ１ａ，１ｂに対する逆方向印加電圧をなくし、前記ブスバーのインダクタンス成分による前記ＧＴＯに対する逆方向印加電圧を抑制することができるため、従来のように本来ＧＴＯを駆動するために必要なコンデンサよりもコストの高いコンデンサをゲート駆動回路に用いる必要がなくなり、装置コストの上昇を抑制できる電力変換装置が得られる効果がある。
【００３６】
実施の形態２．
この実施の形態２では、３レベルインバータ回路について説明する。
図３は、この実施の形態２の電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図であり、３レベルインバータ回路の１相分について、そのスタック構成を素子配列とブスバーに注目して示したものである。図３において１ａ〜１ｄはエミッタ短絡型のＧＴＯ（第１〜第４の自己消弧型半導体素子）、２ａ〜２ｄはフリーホイールダイオード（第１〜第４のフリーホイールダイオード）、３ａと３ｂは結合ダイオード（第１，第２の結合ダイオード）、４ａ〜４ｉは接続用のブスバー、５ａと５ｂは直流電源である平滑コンデンサ（直流電圧回路）である。
【００３７】
図４は、図３に示したスタック構成の半導体素子スタックを用いた電力変換装置の電気的な等価回路図である。図４において、１９ａはブスバー４ａのインダクタンス成分、１８ｂはブスバー４ｂのインダクタンス成分、１９ｃはブスバー４ｃのインダクタンス成分、１８ｄはブスバー４ｄのインダクタンス成分、２０はブスバー４ｅのインダクタンス成分、２１はブスバー４ｇのインダクタンス成分、２２はブスバー４ｉのインダクタンス成分、２３はブスバー４ｆのインダクタンス成分、２４ａと２４ｂはブスバー４ｈのインダクタンス成分である。また、１６ａ〜１６ｄと１７ａ〜１７ｄはＧＴＯ１ａ〜１ｄのゲートリード線のインダクタンス成分である。なお、ＧＴＯ１ａ〜１ｄのゲート駆動回路１０ａ〜１０ｄについては、その内部回路は図２で示したものと同様であるため、ここでは回路構成は図示しない。
【００３８】
次に、この３レベルインバータ回路の回路動作について説明する。
なお、出力端子に接続される負荷としては電流源を想定する。そして、図４において実線で示す経路、すなわち出力端子と符号Ｃで示す電位点との間に負荷６ａが接続されている場合の、ＧＴＯ１ａ，１ｂのターンオン／オフ時の回路動作について説明する。
【００３９】
先ず、ＧＴＯ１ａのターンオン時の回路動作を説明する。
ＧＴＯ１ａがターンオンする直前、ＧＴＯ１ａはオフ状態、ＧＴＯ１ｂはオン状態、ＧＴＯ１ｃはオフ状態、ＧＴＯ１ｄはオフ状態であり、負荷電流は経路Ｒ１（負荷６ａ→符号Ｃで示す電位点→インダクタンス成分２３→結合ダイオード３ａ→ＧＴＯ１ｂ→インダクタンス成分２４ａ→インダクタンス成分２２→出力端子→負荷６ａ）を流れている。この状態からＧＴＯ１ａをターンオンすると、負荷電流Ｉは経路Ｒ１から経路Ｒ２（負荷６ａ→符号Ｃで示す電位点→平滑コンデンサ５ａ→符号Ｐで示す電位点→インダクタンス成分２０→ＧＴＯ１ａ→インダクタンス成分１９ａ→インダクタンス成分１８ｂ→ＧＴＯ１ｂ→インダクタンス成分２４ａ→インダクタンス成分２２→出力端子→負荷６ａ）へと転流される。この転流期間中にはブスバー４ａ，４ｂの電流が増加するので、そのインダクタンス成分である１９ａ，１８ｂには電圧が発生する。これらの電圧はフリーホイールダイオード２ａ，２ｂに印加されるが、これらフリーホイールダイオード２ａ，２ｂの逆方向耐圧以下であるため問題はない。
【００４０】
次に、ＧＴＯ１ａのターンオフ時の回路動作を説明する。
ＧＴＯ１ａがターンオフする直前、ＧＴＯ１ａはオン状態、ＧＴＯ１ｂはオン状態、ＧＴＯ１ｃはオフ状態、ＧＴＯ１ｄはオフ状態であり、負荷電流Ｉは経路Ｒ２を流れている。この状態からＧＴＯ１ａをターンオフすると、負荷電流Ｉは経路Ｒ２から経路Ｒ１へと転流される。この転流期間中にはブスバー４ａ，４ｂの電流が減少するので、そのインダクタンス成分である１９ａ，１８ｂには電圧が発生する。インダクタンス成分１９ａに発生する電圧については、ＧＴＯ１ａの順方向に印加されるので問題はない。また、インダクタンス成分１８ｂに電圧が発生しても、その電圧はオン状態にあるＧＴＯ１ｂとフリーホイールダイオード２ｂに対して順方向となる。従って、インダクタンス成分１８ｂに発生する電圧はＧＴＯ１ｂとフリーホイールダイオード２ｂの順方向電圧の和になる。
【００４１】
続いて、ＧＴＯ１ｂのターンオフ時の回路動作を説明する。
ＧＴＯ１ｂがターンオフする直前、ＧＴＯ１ａはオフ状態、ＧＴＯ１ｂはオン状態、ＧＴＯ１ｃはオン状態、ＧＴＯ１ｄはオフ状態であり、負荷電流Ｉは経路Ｒ１を流れている。この状態からＧＴＯ１ｂをターンオフすると、負荷電流Ｉは経路Ｒ１から経路Ｒ３（負荷６ａ→符号Ｃで示す電位点→平滑コンデンサ５ｂ→符号Ｎで示す電位点→インダクタンス成分２１→フリーホイールダイオード２ｄ→フリーホイールダイオード２ｃ→インダクタンス成分２４ｂ→インダクタンス成分２２→出力端子→負荷６ａ）へと転流される。この転流期間中にはフリーホイールダイオード２ｃ，２ｄの電流は増加するが、この電流はブスバー４ｃ，４ｄには流れないので、ＧＴＯ１ｃとＧＴＯ１ｄの逆方向への電圧印加は起こらない。
【００４２】
最後に、ＧＴＯ１ｂのターンオン時の回路動作を説明する。
ＧＴＯ１ｂがターンオンする直前、ＧＴＯ１ａはオフ状態、ＧＴＯ１ｂはオフ状態、ＧＴＯ１ｃはオン状態、ＧＴＯ１ｄはオフ状態であり、負荷電流Ｉは経路Ｒ３を流れている。この状態からＧＴＯ１ｂをターンオンすると、負荷電流Ｉは経路Ｒ３から経路Ｒ１へと転流される。なお、この転流期間中もブスバー４ｃ，４ｄには電流は流れないので、ＧＴＯ１ｃ，１ｄの逆方向への電圧印加は起こらない。
【００４３】
以上、負荷６ａを出力端子と符号Ｃで示す電位点間に接続し、また負荷電流Ｉとしては出力端子から負荷側へ流れ出す方向を想定してＧＴＯ１ａとＧＴＯ１ｂのターンオン／オフ動作について説明した。
一方、ＧＴＯ１ｃとＧＴＯ１ｄのターンオン／オフ動作を扱う場合には、図４に破線で示すように、負荷６ｂを出力端子と符号Ｃで示す電位点間に接続し、また負荷電流Ｉとしては負荷側から出力端子へ流れ込む方向を想定する。ただし、その場合の回路動作は、前述したＧＴＯ１ａとＧＴＯ１ｂのターンオン／オフ動作に伴う回路動作と同様であるため、その詳細な説明は省略する。
なお、この回路動作の対称性を考慮すれば、この実施の形態の電力変換装置に用いられる半導体素子スタックは必然的に図３に示す構成となる。
【００４４】
以上のように、この実施の形態２によれば、３レベルインバータ回路の自己消弧型半導体素子としてエミッタ短絡型のＧＴＯを用いた場合に、ブスバー４ｂ，４ｃ，４ｄのインダクタンス成分によるＧＴＯ１ｃ，１ｄに対する逆方向印加電圧をなくし、前記ブスバーのインダクタンス成分による前記ＧＴＯに対する逆方向印加電圧を抑制することができるため、従来のように本来ＧＴＯを駆動するために必要なコンデンサよりもコストの高いコンデンサをゲート駆動回路に用いる必要がなくなり、装置コストの上昇を抑制できる電力変換装置が得られる効果がある。
【００４５】
実施の形態３．
図５は、この実施の形態３の電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図であり、１相分について、そのスタック構成を素子配列とブスバーに注目して示したものである。また、図６は図５に示した半導体素子スタックを用いた電力変換装置の電気的な等価回路図である。図５において図３と同等の部分、および図６において図４と同等の部分については同一の符号を付し説明を省略する。
【００４６】
図５と前記実施の形態２で示した図３との素子配列を比較すると、ＧＴＯ１ｂ，１ｃおよび結合ダイオード３ａ，３ｂの配置が異なっていることが判る。また、その配置に合わせて、ブスバー４ｂ，４ｃも変更されている。
【００４７】
なお、回路動作については、前記実施の形態２で説明したのと同様であるため説明しないが、図４と図６にそれぞれ示す．経路Ｒ１、経路Ｒ２、経路Ｒ３を比較すると、その電流経路もほぼ同じであることが分かる。そして、ＧＴＯ１ｂターンオフ動作、つまり経路Ｒ１から経路Ｒ３への転流についても、その転流経路にブスバー４ｃ，４ｄのインダクタンス成分１９ｃ，１８ｄは含まれていないので、ＧＴＯ１ｃとＧＴＯ１ｄの逆方向に電圧が印加されるという現象は起こらない。
【００４８】
実施の形態４．
以上説明した前記実施の形態１と実施の形態２、および実施の形態３における電力変換装置に用いられる半導体素子スタックのスタック構成を示す図１、図３、および図５では、半導体素子を冷却するための冷却フィンを示していないが、実際の電力変換装置においては必要である。
【００４９】
図７は、前記実施の形態１で示した図１に冷却フィンを適用した場合の半導体素子スタックのスタック構成を示す構成説明図である。図７において図１と同等の部分については同一の符号を付し説明を省略する。図７において、３０ａ〜３０ｅは冷却フィン（冷却体）であり、導体であるとする。なお、冷却フィン３０ａ〜３０ｅにはインダクタンス成分があるので、詳細な回路動作を検討する際には考慮する必要がある。ただし、これまで説明したような素子配列、ブスバー配線を採用しておけば、ＧＴＯの逆方向に印加される電圧は最小限に抑えることができる。
【００５０】
実施の形態５．
なお、以上、説明した電力変換装置には、必要に応じてリアクトルやコンデンサで構成される回路が追加的に接続される場合がある。ただし、本発明の主題はエミッタ短絡型のＧＴＯもしくはＧＣＴを適用した電力変換装置における半導体素子スタックの素子配列であり、また前記追加的な回路が接続された場合においても、前述した回路動作は基本的に同様であるので、具体例を用いた説明は行わない。
【００５１】
【発明の効果】
以上のように、この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体を、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子とを備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置の３レベル変換器に用いた場合のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５２】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子を、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子とを備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置の３レベル変換器に用いた場合のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５３】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、
前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子を、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子とを備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置の３レベル変換器に用いた場合のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５４】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成とを３レベル変換器が備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５５】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成とを３レベル変換器が備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【００５６】
この発明によれば、直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、
前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどの平型半導体素子と、前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接した構成とを３レベル変換器が備えるようにしたので、前記平型半導体素子の逆方向に印加される電圧を最小限に抑えることができ、前記平型半導体素子のカソード電極からアノード電極へ、ゲート駆動回路を介して流れる負荷電流も最小限に抑えることができ、ゲート駆動回路のオン／オフ回路の直流電源であるコンデンサの電流実効値の上昇が抑制され、前記コンデンサとして過剰な電流実効値のものを適用する必要がなくなり、電力変換装置のゲート駆動回路のコストアップ、ひいては電力変換装置のコストアップを防止できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図２】この発明の実施の形態１における電力変換装置の等価回路図である。
【図３】この発明の実施の形態２における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図４】この発明の実施の形態２における電力変換装置の等価回路図である。
【図５】この発明の実施の形態３における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図６】この発明の実施の形態３における電力変換装置の等価回路図である。
【図７】この発明の実施の形態４における電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図８】従来の電力変換装置である２レベルインバータの基本回路構成を示す回路図である。
【図９】従来の電力変換装置に用いられる半導体素子スタックのスタック構成を示す構成説明図である。
【図１０】従来の電力変換装置である２レベルインバータの回路動作の説明に用いる回路図である。
【図１１】電力変換装置に用いられるエミッタ短絡型のＧＴＯやＧＣＴの素子構造を簡略的に示した構造図である。
【図１２】従来の電力変換装置におけるＧＴＯのゲート駆動回路を簡略的に示した等価回路図である。
【図１３】従来の電力変換装置におけるスタックをエミッタ短絡型のＧＴＯを用いて構成した場合の電気的な等価回路図である。
【図１４】従来の電力変換装置である２レベルインバータの回路動作の説明に用いる等価回路図である。
【符号の説明】
１ａ ＧＴＯ（第１の自己消弧型半導体素子）、１ｂ ＧＴＯ（第２の自己消弧型半導体素子）、１ｃ ＧＴＯ（第３の自己消弧型半導体素子）、１ｄ ＧＴＯ（第４の自己消弧型半導体素子）、２ａ フリーホイールダイオード（第１のフリーホイールダイオード）、２ｂ フリーホイールダイオード（第２のフリーホイールダイオード）、２ｃ フリーホイールダイオード（第３のフリーホイールダイオード）、２ｄ フリーホイールダイオード（第４のフリーホイールダイオード）、３ａ 結合ダイオード（第１の結合ダイオード）、３ｂ 結合ダイオード（第２の結合ダイオード）、４ａ，４ｂ ブスバー、５，５ａ，５ｂ 平滑コンデンサ（直流電圧回路）、１０ａ，１０ｂ，１０ｃ，１０ｄ ゲート駆動回路、３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ 冷却フィン（冷却体）。
Claims (6)
- 複数個の平型半導体素子と、これら平型半導体素子を冷却する複数個の冷却体とが積層されるとともに、適所に主回路接続用の端子を備えた半導体素子スタックにおいて、
前記平型半導体素子は、
直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、
前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどであり、
前記端子は、
前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、
前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、
前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子とを備え、
前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成を備えていることを特徴とする半導体素子スタック。 - 複数個の平型半導体素子と、これら平型半導体素子を冷却する複数個の冷却体とが積層されるとともに、適所に主回路接続用の端子を備えた半導体素子スタックにおいて、
前記平型半導体素子は、
直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、
前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどであり、
前記端子は、
前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、
前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、
前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子とを備え、
前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成を備えていることを特徴とする半導体素子スタック。 - 複数個の平型半導体素子と、これら平型半導体素子を冷却する複数個の冷却体とが積層されるとともに、適所に主回路接続用の端子を備えた半導体素子スタックにおいて、
直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーを有し、
前記平型半導体素子は、
前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、
前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、
前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、
前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードなどであり、
前記端子は、
前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、
前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、
前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを、前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子とを備え、
前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成を備えていることを特徴とする半導体素子スタック。 - ２つの電位Ｐ、電位Ｎおよびその中間の電位Ｃを有する直流電圧回路と、ゲート駆動回路により制御されて前記電位Ｐ、電位Ｃまたは電位Ｎを出力する３レベル変換器を有する電力変換装置において、
前記３レベル変換器は、
直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、
前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、
前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、
前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、
前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、
前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第２の自己消弧型半導体素子、前記第１の結合ダイオード、前記第２の結合ダイオード、前記第３の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えていることを特徴とする電力変換装置。 - ２つの電位Ｐ、電位Ｎおよびその中間の電位Ｃを有する直流電圧回路と、ゲート駆動回路により制御されて前記電位Ｐ、電位Ｃまたは電位Ｎを出力する３レベル変換器を有する電力変換装置において、
前記３レベル変換器は、
直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子と、
前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオード、前記第２の自己消弧型半導体素子に逆並列に接続された第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子に逆並列に接続された第３のフリーホイールダイオード、および前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、
前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子との接続点に設けられた出力端子と、
前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、
前記直流電圧回路の電位Ｐと電位Ｎの間に、前記直列接続された第１の自己消弧型半導体素子、第２の自己消弧型半導体素子、第３の自己消弧型半導体素子、第４の自己消弧型半導体素子を接続するための端子と、
前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えていることを特徴とする電力変換装置。 - ２つの電位Ｐ、電位Ｎおよびその中間の電位Ｃを有する直流電圧回路と、ゲート駆動回路により制御されて前記電位Ｐ、電位Ｃまたは電位Ｎを出力する３レベル変換器を有する電力変換装置において、
前記３レベル変換器は、
直列接続されたエミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第１の自己消弧型半導体素子と第２の自己消弧型半導体素子の直列回路に、エミッタ短絡型のゲートターンオフサイリスタやゲート転流型ターンオフサイリスタなどの第３の自己消弧型半導体素子と第４の自己消弧型半導体素子の直列回路を直列接続するブスバーと、
前記第１の自己消弧型半導体素子、前記第２の自己消弧型半導体素子、前記第３の自己消弧型半導体素子、および前記第４の自己消弧型半導体素子と、
前記第１の自己消弧型半導体素子に逆並列に接続された第１のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された前記第２のフリーホイールダイオードと、
前記第３の自己消弧型半導体素子に、前記ブスバーを介して逆並列に接続された第３のフリーホイールダイオードと、
前記第４の自己消弧型半導体素子に逆並列に接続された第４のフリーホイールダイオードと、
前記第２の自己消弧型半導体素子のアノード電極と前記第３の自己消弧型半導体素子のカソード電極との間に、直列に接続されて挿入された第１の結合ダイオードと第２の結合ダイオードと、
前記第２の自己消弧型半導体素子と前記第３の自己消弧型半導体素子とを接続する前記ブスバーを介して設けられた出力端子と、
前記第１の結合ダイオードを直流電圧回路の電位Ｃと前記第２の自己消弧型半導体素子のアノード電極との間に接続するとともに、前記第２の結合ダイオードを前記直流電圧回路の電位Ｃと前記第３の自己消弧型半導体素子のカソード電極との間に接続するための、前記第１の結合ダイオードと前記第２の結合ダイオードとの接続点に設けられた端子と、
前記ブスバーを介して接続された、前記第１の自己消弧型半導体素子と前記第２の自己消弧型半導体素子との直列回路と、前記第３の自己消弧型半導体素子と前記第４の自己消弧型半導体素子との直列回路とを前記直流電圧回路の電位Ｐと電位Ｎの間に接続するための端子と、
前記第１の自己消弧型半導体素子、前記第１のフリーホイールダイオード、前記第２のフリーホイールダイオード、前記第３の自己消弧型半導体素子、前記第２の結合ダイオード、前記第１の結合ダイオード、前記第２の自己消弧型半導体素子、前記第３のフリーホイールダイオード、前記第４のフリーホイールダイオード、前記第４の自己消弧型半導体素子の順序で、かつ非導電体を介さずに圧接された構成とを備えていることを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36320598A JP3553396B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体素子スタックおよび電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36320598A JP3553396B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体素子スタックおよび電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188860A JP2000188860A (ja) | 2000-07-04 |
| JP3553396B2 true JP3553396B2 (ja) | 2004-08-11 |
Family
ID=18478760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36320598A Expired - Lifetime JP3553396B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体素子スタックおよび電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553396B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7421259B2 (ja) | 2020-12-02 | 2024-01-24 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685242A (ja) * | 1992-08-31 | 1994-03-25 | Toyota Autom Loom Works Ltd | 半導体装置 |
| JP3199349B2 (ja) * | 1995-05-30 | 2001-08-20 | 株式会社東芝 | 半導体素子スタック |
| JP3371069B2 (ja) * | 1997-03-28 | 2003-01-27 | 三菱電機株式会社 | 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置 |
| JP3262032B2 (ja) * | 1997-08-07 | 2002-03-04 | 株式会社日立製作所 | インバータ装置 |
-
1998
- 1998-12-21 JP JP36320598A patent/JP3553396B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000188860A (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3153408B2 (ja) | 直列多重電力変換器 | |
| JP4169761B2 (ja) | 変換器回路、少なくとも１つのスイッチング・デバイスを有する回路および回路モジュール | |
| JP5317413B2 (ja) | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 | |
| JP4594477B2 (ja) | 電力半導体モジュール | |
| JP5833220B2 (ja) | 逆導電性パワー半導体スイッチを備えたモジュール式の複数コンバータ | |
| US20070051974A1 (en) | Semiconductor device and power conversion apparatus using the same | |
| JP3621659B2 (ja) | 電力変換システム | |
| US6643157B2 (en) | Resonant inverter circuit | |
| EP0069971A1 (en) | Gate turn-off thyristor stack | |
| Steimer et al. | IGCT devices-applications and future opportunities | |
| EP0538825B1 (en) | Power converting apparatus | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| US6188589B1 (en) | Inverter | |
| CA2174818A1 (en) | Converter circuit arrangement | |
| JP3553396B2 (ja) | 半導体素子スタックおよび電力変換装置 | |
| JPH0614562A (ja) | スナバ回路 | |
| US20210211061A1 (en) | Converter | |
| JPH10285950A (ja) | ３レベル電力変換装置の主回路 | |
| JP4664104B2 (ja) | 電力変換装置 | |
| JP3390679B2 (ja) | インバータ装置 | |
| US5898582A (en) | Device comprising a stack of thyristors and freewheel diodes | |
| JP3660480B2 (ja) | 電力変換装置の配線構造 | |
| JP3617764B2 (ja) | インバータ装置 | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JP4314050B2 (ja) | ３レベル電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |