JP2800524B2 - 直列多重インバータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直列多重インバータに
おける半導体モジュールの配置に関する。

【０００２】

【従来の技術】直列多重インバータのスイッチング素子
とスナバ回路の回路図が、特開昭64−34182 号公報など
に記載されている。

【０００３】

【発明が解決しようとする課題】上記従来技術は、回路
図の記載はあるものの、大電流を扱う場合にスイッチン
グ素子を並列に接続して使用するときの主回路のインダ
クタンスについてなんら配慮がされていない。

【０００４】本発明の目的は、直列多重インバータ主回
路のインダクタンスを低減し、スイッチング素子の能力
を最大限利用できる直列多重インバータを提供すること
にある。

【０００５】

【課題を解決するための手段】上記目的は、スイッチン
グ素子を並列接続して使う場合、並列接続したスイッチ
ング素子の間にクランプダイオードを配置することによ
り達成される。

【０００６】

【作用】上記手段により、全てのスイッチング素子に対
するスナバ回路の配線の長さが等しくなる。

【０００７】

【実施例】インバータなどスイッチング素子を用いた回
路においては、スイッチング素子のスイッチング時に発
生する損失を吸収するためにスナバ回路が必要である。
また、スナバ回路のインダクタンスが大きいとスイッチ
ング素子に過電圧がかかり、本来スイッチング素子に流
すことができる電流を遮断できなくなり、スイッチング
素子の能力を生かすことができなくなってしまうので、
特にトランジスタ，ＩＧＢＴなど高速なスイッチング素
子を用いた場合インダクタンスを減らすことは重要であ
る。

【０００８】直列多重インバータのスナバ回路として
は、いろいろな回路が考えられるが、従来のインバータ
に比べて回路が複雑なため、実際にスナバ回路を実装し
ようとすると、後述するように全てのスイッチング素子
について同じようにスナバ回路のインダクタンスを減ら
すことは難しいという問題がある。

【０００９】一つでもスナバ回路のインダクタンスが大
きく、電流遮断能力が低いスイッチング素子があると、
その値で直列多重インバータの能力が決まってしまうの
で、素子の配置を工夫してスナバ回路のインダクタンス
がスイッチング素子の電流遮断能力を低くするほど大き
くならないようにすることは重要である。

【００１０】以下、本発明の一実施例を図を用いて説明
する。

【００１１】ここでは、モジュール型のスイッチング素
子を２つ並列につないで直列多重インバータを構成した
場合について示す。

【００１２】図４に直列多重インバータの１相分の回路
とスナバ回路の一例を示す。

【００１３】ここで各スイッチング素子を囲った枠は、
半導体モジュールを半導体モジュールで発生した熱を放
熱するための冷却板上に図に示すように配置したことを
表すものとする。

【００１４】直列多重インバータの主回路は、直流電源
１，２により、プラス端子とマイナス端子及び中性点端
子が出力され、この間にスイッチング素子モジュール１
１ａ〜１４ａ及び１１ｂ〜１４ｂが直列接続され、１１
ａと１１ｂ，１２ａと１２ｂ，１３ａと１３ｂ，１４ａ
と１４ｂは互いに並列接続されるとともに、スイッチン
グ素子モジュール１１と１２の接続点とスイッチング素
子モジュール１３と１４の接続点にそれぞれクランプダ
イオードモジュール１５，１６を介して中性点端子に接
続されている。

【００１５】スイッチング素子モジュール１２と１３の
接続点は、負荷３に接続される。ここで、スイッチング
素子モジュール１１ａ〜１４ｂは、ＧＴＯ，トランジス
タ，ＩＧＢＴなど自己消弧型スイッチング素子とそれに
逆並列に接続されたダイオードから構成されている。

【００１６】スナバ回路は、各スイッチング素子モジュ
ール１１〜１４のそれぞれにスナバダイオード２１〜２
４，スナバコンデンサ３１〜３４，スナバ抵抗４１〜４
４が接続されている。ここでスナバ回路は、並列接続さ
れたａ側，ｂ側のスイッチング素子モジュール群に対し
て等しく作用するように、両者の中間の位置にレイアウ
トされている。

【００１７】また、電源からの配線はスナバ回路からａ
側，ｂ側のスイッチング素子モジュール群に分岐する様
配設され、スナバ回路は４直列に直線的に配置される。

【００１８】図４のスナバ回路の場合には、全てのスイ
ッチング素子モジュールについてスナバ回路の配線長を
等しくすることができるが、次のような問題がある。

【００１９】スイッチング素子モジュール１２と１３が
オン，１１と１４がオフとなっており、電流が中性点端
子からクランプダイオードモジュール１５，スイッチン
グ素子モジュール１２を通って負荷３に流れているとき
に、スイッチング素子モジュール１３をオフして、１１
をオンする。すると電流はプラス端子からスイッチング
素子モジュール１１，１２を通って負荷３に流れるよう
になる。

【００２０】そのとき、クランプダイオード１５には、
リカバリ電流が流れ損失が発生するので、クランプダイ
オード１５にもスナバ回路を別に取りつけなければなら
なくなり、回路が複雑になってしまう。

【００２１】そこで、図５に示すようなスナバ回路が考
えられる。

【００２２】これは、図４では、スイッチング素子モジ
ュール１２，１３に取りつけていたスナバ回路をクラン
プダイオードモジュール１５，１６に移し、レイアウト
したものである。

【００２３】この場合、各スナバ回路の配線長は等しく
でき、クランプダイオード１５，１６のリカバリに対し
ても、クランプダイオードに並列に設けたスナバ回路が
作用する。また、スイッチング素子モジュール１２と１
３がオン，１１と１４がオフとなっており、電流が中性
点端子からクランプダイオードモジュール１５，スイッ
チング素子モジュール１２を通って負荷３に流れている
ときに、スイッチング素子モジュール１２をオフして、
１４をオンすると、クランプダイオードモジュール１
５，スイッチング素子モジュール１２を流れていた電流
は、スナバダイオード２３，スナバコンデンサ３３，ス
イッチング素子モジュール１３の逆並列ダイオードを通
って負荷３へゆく回路に転流する。

【００２４】つまり、クランプダイオードモジュール１
６に並列に接続されたスナバ回路は、スイッチング素子
モジュール１２のスナバ回路も兼ねる。同様にクランプ
ダイオードモジュール１５に並列に接続されたスナバ回
路は、スイッチング素子モジュール１３のスナバ回路も
兼ねる。

【００２５】しかしながら、スイッチング素子モジュー
ル１２または１３がオフして、スナバ回路に転流する
と、電流の流れる経路が大きく変化し、その間の回路の
インダクタンス分は、スイッチング素子モジュールに過
電圧としてかかってくるので、やはり遮断能力が低下し
てしまう。つまり電流遮断能力は、単にスナバ回路その
ものの配線長によるだけでなく、電流が転流した回路全
体のインダクタンスの影響も受けるのである。

【００２６】そこで、図６のようにクランプダイオード
モジュール１５，１６に並列に接続したスナバ回路の一
端をスイッチング素子モジュール１１と１２，１３と１
４の接続点の中点に接続することが考えられる。

【００２７】しかし、この場合は、スイッチング素子モ
ジュール１１，１４に並列接続されたスナバ回路とクラ
ンプダイオードモジュール１５，１６に並列接続された
スナバ回路の配線長を等しくすることができないこと、
また配線が長くなることによりクランプダイオード１
５，１６のリカバリに対するスナバ作用の効果が小さく
なることなどの問題がある。

【００２８】このように図４〜図６のようなモジュール
の配置を考えることができるが、これらについて長所短
所を比較すると、前記のように直列多重インバータの性
能を満足するようにスナバ回路のインダクタンスを減ら
すことは難しい。

【００２９】そこで、上記モジュール配置の問題点を解
消した本発明の一実施例を図面を用いて説明する。

【００３０】図１は、本発明の一実施例を示すものであ
る。

【００３１】直列多重インバータの主回路，スナバ回路
は、図５，図６と同じであるが、モジュールの配置が異
なっている。

【００３２】スイッチング素子モジュール１１ａと１１
ｂ,１２ａと１２ｂ,１３ａと１３ｂ，１４ａと１４ｂの
間にクランプダイオードモジュール１５，１６が入るス
ペースを開けて、スイッチング素子モジュール１２ａと
１２ｂの中間にクランプダイオードモジュール１５を、
スイッチング素子モジュール１３ａと１３ｂの中間にク
ランプダイオードモジュール１６を配置する。

【００３３】スナバ回路は、スイッチング素子モジュー
ル１１ａと１１ｂの両端子を結ぶ配線の中間点間、スイ
ッチング素子モジュール１１と１２の接続点の中間点と
クランプダイオードモジュール１５と１６の接続点の中
間点の間、クランプダイオードモジュール１５と１６の
接続点の中間点とスイッチング素子モジュール１３と１
４の接続点の中間点の間、スイッチング素子モジュール
１４ａと１４ｂの両端子を結ぶ配線の中間点間にそれぞ
れ、スナバダイオード２１〜２４，スナバコンデンサ３
１〜３４，スナバ抵抗４１〜４４が接続されている。

【００３４】このように配線することにより、全てのス
ナバ回路の配線長を等しくすることができ、クランプダ
イオードのリカバリに対してもスナバ回路が有効に作用
し、さらにスイッチング素子モジュール１１，１４とス
イッチング素子モジュール１２，１３に対するスナバ回
路インダクタンスの差を小さくできる。

【００３５】また、図１において、スイッチング素子モ
ジュール１１ａと１１ｂ、及びスイッチング素子モジュ
ール１４ａと１４ｂの間は、スイッチング素子モジュー
ル１２，１３に合わせて間を開ける必要はなく、それぞ
れのスナバ回路の近くに配置してもよい。

【００３６】図２は、他の実施例を示したものである。

【００３７】図１との違いは、スナバ回路において、ス
ナバコンデンサ３５，３６をそれぞれ直列接続したスナ
バコンデンサ３１，３２及びスナバコンデンサ３３，３
４の両端子間に接続し、スナバコンデンサがデルタ型に
接続されるようにしたものである。

【００３８】スナバコンデンサがデルタ型に接続された
スナバ回路の動作説明を図７を用いてする。

【００３９】図７は、半導体スイッチング素子で説明簡
略化のため単相ブリッジインバータを構成した電力変換
器の回路を示す（３相も同様）。

【００４０】自己消弧型半導体スイッチング素子、例え
ばＧＴＯ，トランジスタ，ＩＧＢＴ等（以下、単に、ス
イッチング素子という）１１，１２を直列接続し、この
スイッチング素子相互の接続点は、インバータ出力端と
して負荷３に接続されている。このスイッチング素子１
１，１２の直列体と並列にスナバダイオード２１，スナ
バコンデンサ３５及びスナバダイオード２２の直列体を
接続し、スイッチング素子１１及び１２の接続点とスナ
バダイオード２１のカソード及びスナバダイオード２２
のアノード間にそれぞれスナバコンデンサ３１，３２を
接続する。このスナバダイオード２１，２２にはそれぞ
れスナバ抵抗４１，４２が並列に接続される。又、スイ
ッチング素子１１，１２それぞれに並列にフリーホイー
ルダイオード１１ｃ，１２ｃがそれぞれ逆並列に接続さ
れる。

【００４１】次に、この回路の働きを説明する。

【００４２】スイッチング素子１１がオン状態にあり、
直流電源１からインダクタンス４，スイッチング素子１
１を介して負荷３に図７（Ａ）の実線の矢印で示す電流
が通電されている。この時、スナバコンデンサ３５は、
直流電源１，インダクタンス４，スナバダイオード２
１，スナバコンデンサ３５，スナバダイオード２２を介
して、電源電圧まで充電され、またスナバコンデンサ３
１は、スイッチング素子１１のオンにより、スナバ抵抗
４１−スイッチング素子１１の経路によって電荷を放出
し極間電圧は零まで低下している。

【００４３】またスナバコンデンサ３２は、直流電源
１，インダクタンス４，スイッチング素子１１，スナバ
コンデンサ３２，スナバダイオード２２を介して電源電
圧まで充電されている。この状態でスイッチング素子１
１をオフするとスイッチング素子１１を流れていた電流
は、図７（Ａ）の破線の矢印で示すようにスナバダイオ
ード２１を通り、スナバコンデンサ３１及びスナバコン
デンサ３５と３２の並列コンデンサに流入して、次第に
スナバコンデンサ３１の電圧を上昇すると共に、スナバ
コンデンサ３３の電圧を低下させ、スイッチング素子１
１と１２の接続点の電位を低下させる。この時、コンデ
ンサ３２は蓄えられた電荷を放出すると共に、コンデン
サ３５を電源電圧以上に充電する。その後、負荷出力点
の電位が、直流電源１のマイナス端子とほぼ同等に低下
するとダイオード１２ｃがオンして引き続いて負荷３へ
電流がフリーホイールする。この時、スイッチング素子
１１には、スナバコンデンサ３１とスナバコンデンサ３
５と３２の直列回路が並列接続された容量が接続されて
いることになる。

【００４４】逆に図７（Ｂ）に示すように、スイッチン
グ素子１２がオン状態にあり、図中の実線の矢印が示す
ように負荷から電流が流出して、スイッチング素子１２
に電流が通電されている状態を考える。

【００４５】この時スナバコンデンサ３５は、前記スイ
ッチング素子１１のオン状態と同様に、直流電源１，イ
ンダクタンス４，スナバダイオード２１，スナバコンデ
ンサ３５，スナバタイオード２２を介して電源電圧まで
充電されている。スナバコンデンサ３１は、同様に直流
電源１，インダクタンス４，スナバダイオード２１，ス
ナバコンデンサ３１，スイッチング素子１２を介して電
源電圧まで充電され、また、スナバコンデンサ３２は、
スイッチング素子１２のオンにより、スイッチング素子
１２，スナバ抵抗４２を介して零まで放電している。

【００４６】この状態でスイッチング素子１２をオフす
るとスイッチング素子１２を流れていた電流は、図７
（Ｂ）の破線の矢印で示すようにスナバコンデンサ３２
及びスナバコンデンサ３１と３５の直列回路に並列に流
れスナバダイオード２２を通り、次第にスナバコンデン
サ３２の電圧を上昇すると共に、スナバコンデンサ３１
の電圧を低下させ、スイッチング素子１１と１２の接続
点の電位を上昇させる。この時、コンデンサ３１は蓄え
られた電荷を放出すると共に、コンデンサ３５を電源電
圧以上に充電する。その後、負荷出力点の電位が、直流
電源１のプラス端子とほぼ同等に上昇するとダイオード
１１ｃがオンして、引き続いて負荷９からの電流とフリ
ーホイールする。この時スイッチング素子１２には、ス
ナバコンデンサ３２とスナバコンデンサ３１と３５の直
列回路が並列接続された容量が接続されていることにな
る。

【００４７】上述の動作によりスイッチング素子１１，
１２は交互にスイッチングを繰り返す。

【００４８】また、これらスイッチング素子の直列体と
並列に接続されるスナバダイオード２１，スナバコンデ
ンサ３５及びスナバダイオード２２の直列回路はクラン
プ機能を有している。

【００４９】即ち、インダクタンス４（クランプ回路と
電源との間の回路中に存在する浮遊インダクタンスを含
む）に蓄えられる電磁エネルギーを吸収する。このた
め、スイッチング時に発生するこの電磁エネルギーがス
イッチング素子１１，１２に加わることはなく、これら
スイッチング素子の耐圧設計を低くすることができる。
図１に示すスナバコンデンサ３５の容量をＣ₁ 、スナバ
コンデンサ３１，３２の容量を等しいとしてＣ₂ とする
と、スイッチング素子１１の並列スナバコンデンサ容量
は、Ｃ₂＋Ｃ₁Ｃ₂／(Ｃ₁＋Ｃ₂) 、スイッチング素子１２
の並列スナバコンデンサ容量は、Ｃ₂＋Ｃ₁Ｃ₂／(Ｃ₁＋
Ｃ₂) となり等しくなる。

【００５０】ここで具体的数値を代入して、本発明にお
けるスナバ回路のコンデンサ容量を検討する。

【００５１】スイッチング素子１１及び１２のスナバコ
ンデンサ容量を前記従来例の場合と同様に２μＦ以上と
すると、Ｃ₁ とＣ₂ の関係は図８に示す様になる。

【００５２】Ｃ₁ とＣ₂ の値はいかなる組合せとしても
スイッチング素子１１及び１２に対するスナバコンデン
サ容量は等しくなる。

【００５３】全スナバコンデンサ容量が最小となるのは
Ｃ₁＝Ｃ₂の時であり、Ｃ₁＝Ｃ₂＝４／３μＦとなる。こ
の場合の全スナバコンデンサ容量を算出すると４μＦと
なり、前述の従来例に比較するとコンデンサ容量は１／
２０以下となることが分る。この様に、このスナバ回路
によれば、従スナバ回路の全スナバコンデンサ容量を大
幅に低減することができ、当然に寸法も小型化すること
ができる。

【００５４】又、スイッチング素子１１及び１２がオフ
した時に電源電圧以上に充電されたコンデンサ３５の電
荷は、スナバ抵抗４２，スナバコンデンサ３５，スナバ
抵抗４１を介して電源１に回生される。

【００５５】本回路においては、エネルギー回生の為の
放電手段として抵抗を用いているが、コンデンサに蓄え
られた電荷を放電できるものであれば特に限定されるこ
とはなく、例えば、単なる配線を用いて回路を構成して
もスナバ作用により蓄えられた電荷を電源に回生するこ
とができる。

【００５６】しかし、実際に使用する回路においては、
スナバコンデンサと回路中のインダクタンスにより共振
が起きてしまい、この共振を吸収可能な電源も現在はな
い為、放電手段として抵抗が用いられる。この放電手段
となる抵抗は、前述の共振を吸収する目的で回路内に接
続されることから、図７中の回路においては、コンデン
サ３５及びインダクタンス４の値より最適な抵抗値が決
められる。

【００５７】図９に半導体スイッチング素子で直列多重
インバータを構成した電力変換器の回路を示す。

【００５８】直流電源１，２により、プラス端子とマイ
ナス端子及びニュートラル端子が出力され、この間にス
イッチング素子１１〜１４が直列接続されるとともに、
スイッチング素子１１と１２の接続点と、スイッチング
素子１３と１４の接続点にそれぞれクランプダイオード
１５，１６を介してニュートラル端子に接続されてい
る。

【００５９】この回路は、図７に示す回路を、スイッチ
ング素子１１とクランプダイオード１５、及び、クラン
プダイオード１６とスイッチング素子１４の間にそれぞ
れ接続したものである。

【００６０】すなわち、スイッチング素子１１とクラン
プダイオード１５にスナバダイオード２１，スナバコン
デンサ３５，スナバダイオード２２の直列回路を並列接
続し、スナバコンデンサ３５の両端とスイッチング素子
１１とクランプダイオード１５の接続点間に、スナバコ
ンデンサ３１，３２が接続される。クランプダイオード
１６とスイッチング素子１４の間にも上下対称に同様の
スナバ回路が接続されている。

【００６１】直列多重インバータ回路において、スイッ
チング素子１１とクランプダイオード１５，クランプダ
イオード１６とスイッチング素子１４は交互にスイッチ
ングするので、図７に示す実施例の適用が可能である。

【００６２】ここで、出力電圧が変化する各モードにお
ける、回路の動作を説明する。

【００６３】出力電圧がＥ（直流電源１または２の電圧
をＥとする）から２Ｅに変化するモードでは、スイッチ
ング素子１２，１３のオンにより、直流電源１，２の中
性点からクランプダイオード１５，スイッチング素子１
２を介して負荷に電流が供給されている。

【００６４】この時、スナバコンデンサ３５，３１，３
２の電位は、スイッチング素子１１がオフしているた
め、３１は、電源電圧Ｅに充電され、スナバコンデンサ
３５は、インダクタンス５−スナバダイオード２１−ス
ナバコンデンサ３５−スナバダイオード２２によって、
電源電圧Ｅに充電される。スナバコンデンサ３２は、ス
ナバコンデンサ３５，３１のマイナス側が共に中性点に
接続されているので、その電荷は放電されている。

【００６５】この状態から、スイッチング素子１１をオ
ンして出力電圧が２Ｅになるモードにおけるスナバ回路
の動作は次の様になる。

【００６６】スイッチング素子１１のオンにより、クラ
ンプダイオード１５に流れていた上記電流は直流電源１
−インダクタンス５−スイッチング素子１１−クランプ
ダイオード１５を介して流れる電流によって打ち消さ
れ、その後、クランプダイオード１５は、電圧阻止能力
を回復して、スナバコンデンサ３２をスナバダイオード
２２側が負となるように充電する。

【００６７】一方、スナバコンデンサ３１の電荷は、ス
ナバ抵抗４１−インダクタンス５−スイッチング素子１
１を介してゼロまで放電すると共に、電荷の一部は、ス
ナバコンデンサ３１−スナバコンデンサ３５−スナバダ
イオード２２−クランプダイオード１５−スナバコンデ
ンサ３１の経路でも放電し、一旦、スナバコンデンサ３
５にそのエネルギーを移す。

【００６８】スナバコンデンサ３５に移行した、スナバ
コンデンサ３１のエネルギーの一部は、スナバコンデン
サ３５−スナバ抵抗器４１−直流電源１−スナバダイオ
ード２３−スナバ抵抗器４５の閉回路で直流電源１に回
生される。

【００６９】その後、スイッチング素子１３がオフさ
れ、直流電源１−インダクタンス５−スイッチング素子
１１−スイッチング素子１２−負荷へと電流が供給され
る。

【００７０】出力電圧が２ＥからＥに変化するモードで
は、スイッチング素子１１，１２がオンしているため、
直流電源１−インダクタンス５−スイッチング素子１１
−スイッチング素子１２−負荷へと主電流が供給されて
いる。

【００７１】この時、スナバコンデンサ３５，３２，３
１の電位は、スイッチング素子１１のオンにより、スナ
バコンデンサ３１はゼロまで放電されており、スナバコ
ンデンサ３５は前述と同様、電源電圧Ｅに充電されてい
る。スナバコンデンサ３２は、クランプダイオード１５
のオフにより、電源電圧Ｅに充電されている。

【００７２】この状態からスイッチング素子１１がオフ
すると、これまで流れていた電流は、スナバダイオード
２１−スナバコンデンサ３１に流入すると同時に、スナ
バコンデンサ３５−スナバコンデンサ３２にも流れる。
スナバコンデンサ３２に蓄えられていた電荷は、負荷へ
とバイパスされて、ゼロまで放電する。

【００７３】その後、クランプダイオード１５−スイッ
チング素子１２を介して負荷に電流が供給される。

【００７４】一方、スナバコンデンサ３２に蓄えられて
いた電荷は、負荷へとバイパスして放電すると同時に、
スナバコンデンサ３５を電源電圧Ｅ以上に充電する。そ
の後、上記と同様の回生閉回路によって電源１へ回生さ
れる。

【００７５】出力電圧がＥからゼロへ変化するモードで
は、スイッチング素子１２，１３がオンしているため、
出力電圧にＥを選択していると同様の状態から、スイッ
チング素子１２のオフにより、出力電圧がＥからゼロに
なる。このモードにおけるスナバ回路の動作は次の様に
なる。

【００７６】スイッチング素子１２のオフにより、これ
まで流れていた電流は、スナバダイオード２３−スナバ
コンデンサ３３−フリーホイールダイオード１３ｃへバ
イパスすると同時に、スナバコンデンサ３６−スナバコ
ンデンサ３４へも分流する。スイッチング素子１４がオ
フしているため電源電圧Ｅまで充電されていたスナバコ
ンデンサ３４の電荷は、負荷へとバイパスされてゼロま
で放電する。

【００７７】その後、フリーホイールダイオード１４ｃ
−フリーホイールダイオード１３ｃを介して、負荷電流
がフリーホイールする。

【００７８】一方、スナバコンデンサ３４に蓄えられて
いた電荷は負荷にバイパスして放電すると同時に、スナ
バコンデンサ３６を電源電圧Ｅ以上に充電し（スナバ作
用している期間中）、その後、スナバコンデンサ３６に
蓄えられていた電荷は、スナバコンデンサ３６−スナバ
抵抗器４５−スナバダイオード２２−電源２−スナバ抵
抗器４４の閉回路で電源２に回生される。

【００７９】出力電圧がゼロからＥへ変化するモードで
は、スイッチング素子１３，１４がオンしているため、
負荷から電流が流入している。

【００８０】この時、スナバコンデンサ３３，３４，３
６の電位は、３４はゼロまで放電し、３６は、スナバダ
イオード２３−スナバコンデンサ３６−スナバダイオー
ド２４−インダクタンス６により電源電圧Ｅまで充電さ
れ、スナバコンデンサ３３は、クランプダイオード１６
がオフしているため、電源電圧Ｅまで充電されている。

【００８１】この状態からスイッチング素子１４をオフ
した後、スイッチング素子１２をオンするモードにおけ
るスナバ回路の動作は次の様になる。

【００８２】スイッチング素子１４がオフすることによ
り、これまで流れていた主回路電流はスナバコンデンサ
３３，３６の直列体とスナバコンデンサ３４の並列回路
に分流しスナバダイオード２４を介して直流電源２に流
れる。

【００８３】この時、スナバコンデンサ３３の電荷はス
ナバコンデンサ３６に移り、電荷がゼロになる。また、
スナバコンデンサ３４も電源電圧Ｅに充電される。

【００８４】その後スイッチング素子１２がオンし、主
回路電流がスイッチング素子１３−クランプダイオード
１６の経路で電源１に流れる。

【００８５】また、スナバコンデンサ３６に電源電圧以
上に蓄えられた電荷は、スナバ抵抗器４５−スナバダイ
オード２２−電源２−スナバ抵抗器４３−スナバコンデ
ンサ３６の開回路で電源電圧２に回生される。

【００８６】スナバ回路においてスナバコンデンサをこ
のようにデルタ型あるいはそれと等価なスター型に接続
することにより、特願平3−273716 号で詳しく説明した
ように従来のスナバ回路と比べて大幅にスナバ損失を低
減することができる。

【００８７】図２の実施例の場合でも上で述べた実施例
とまったく同様、全てのスナバ回路の配線長を等しくす
ることができ、クランプダイオードのリカバリに対して
もスナバ回路が有効に作用し、さらにスイッチング素子
モジュール１１，１４とスイッチング素子モジュール１
２，１３に対するスナバ回路インダクタンスの差を小さ
くできるという効果がある。

【００８８】以上は、スイッチング素子モジュールを並
列接続した場合についてであったが、一つのスイッチン
グ素子モジュールで直列多重インバータを構成した場合
の実施例を図３に示す。

【００８９】図３は、スイッチング素子モジュール１１
〜１４を直線状に配置するのではなく、スイッチング素
子モジュール１１，クランプダイオードモジュール１
５，１６，スイッチング素子モジュール１４を直線状に
配置したものである。

【００９０】この場合も上で述べた実施例と同様の効果
が得られる。

【００９１】またスナバコンデンサをデルタ型あるいは
スター型に接続したスナバ回路の場合も同様であること
はいうまでもない。

【００９２】

【発明の効果】本発明によれば、スナバ回路を有する直
列多重インバータにおいて、全てのスナバ回路の配線長
を等しくすることができ、クランプダイオードのリカバ
リに対してもスナバ回路が有効に作用し、さらにスイッ
チング素子間のスナバ回路インダクタンスの差を小さく
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す図。

【図２】本発明の一実施例を示す図。

【図３】本発明の一実施例を示す図。

【図４】直列多重インバータの素子配置及びスナバ回路
配置を示す図。

【図５】直列多重インバータの素子配置及びスナバ回路
配置を示す図。

【図６】直列多重インバータの素子配置及びスナバ回路
配置を示す図。

【図７】デルタ型スナバ回路の動作説明図。

【図８】デルタ型スナバ回路の各コンデンサの容量を示
す図。

【図９】デルタ型スナバ回路を直列多重インバータに適
用した図。

【符号の説明】

１，２…直流電源、３…負荷、１１〜１４…スイッチン
グ素子モジュール、１５，１６…クランプダイオードモ
ジュール、２１〜２４…スナバダイオード、３１〜３６
…スナバコンデンサ、４１〜４４…スナバ抵抗。

フロントページの続き (72)発明者 筒井 義雄 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02M 7/42 - 7/98

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】自己消弧型半導体スイッチング素子とこの
   スイッチング素子に逆並列に接続されたダイオードから
   なる第１，第２，第３及び第４のモジュール型半導体素
   子の直列体を２並列に接続し、この第２及び第３のモジ
   ュール型半導体素子の直列体と逆並列に接続され中性点
   に接続された第１及び第２のモジュール型ダイオードを
   有し、前記並列接続された２つのモジュール型半導体素
   子の直列体の間に前記第１及び第２のモジュール型ダイ
   オードを配置した直列多重インバータ。
2. 【請求項２】自己消弧型半導体スイッチング素子とこの
   スイッチング素子に逆並列に接続されたダイオードから
   なる第１，第２，第３及び第４のモジュール型半導体素
   子の直列体を２並列に接続し、この第２及び第３のモジ
   ュール型半導体素子の直列体と逆並列に接続され中性点
   に接続された第１及び第２のモジュール型ダイオードを
   有し、前記並列接続された２つのモジュール型半導体素
   子の直列体の間に前記第１及び第２のモジュール型ダイ
   オードを配置し、このモジュール型ダイオード上にそれ
   ぞれ第２，第３のスナバ回路を配置し、第１及び第４の
   モジュール型半導体素子の第１及び第４のスナバ回路を
   配置し、これらのスナバ回路が直線的にレイアウトされ
   た直列多重インバータ。
3. 【請求項３】自己消弧型半導体スイッチング素子とこの
   スイッチング素子に逆並列に接続されたダイオードから
   なる第１，第２，第３及び第４のモジュール型半導体素
   子の直列体を２並列に接続し、この第２及び第３のモジ
   ュール型半導体素子の直列体と逆並列に接続され中性点
   に接続された第１及び第２のモジュール型ダイオード
   と、前記モジュール型半導体素子の直列体の両端にそれ
   ぞれ一端を接続された第３及び第４のダイオードと、前
   記中性点に一端をそれぞれ接続された第５及び第６のダ
   イオードと、前記第３と第５のダイオードそれぞれの他
   端及び前記第１及び第２のモジュール型半導体素子の接
   続点の３点間、及び前記第４と第６のダイオードそれぞ
   れの他端及び前記第３及び第４のモジュール型半導体素
   子の接続点の３点間にそれぞれ接続されたデルタ型また
   はスター型に結線された第１及び第２の複数の容量性素
   子を有し、前記並列接続された２つのモジュール型半導
   体素子の直列体の間に前記第１及び第２のモジュール型
   ダイオードを配置することを特徴とする直列多重インバ
   ータ。
4. 【請求項４】自己消弧型半導体スイッチング素子とこの
   スイッチング素子に逆並列に接続されたダイオードから
   なる第１，第２，第３及び第４のモジュール型半導体素
   子の直列体と、この第２及び第３のモジュール型半導体
   素子の直列体と逆並列に接続され中性点に接続された第
   １及び第２のモジュール型ダイオードを有し、前記第１
   のモジュール型半導体素子，第１，第２のモジュール型
   ダイオード及び第４のモジュール型半導体素子を直線状
   に配置することを特徴とする直列多重インバータ。
5. 【請求項５】自己消弧型半導体スイッチング素子とこの
   スイッチング素子に逆並列に接続されたダイオードから
   なる第１，第２，第３及び第４のモジュール型半導体素
   子の直列体と、この第２及び第３のモジュール型半導体
   素子の直列体と逆並列に接続され中性点に接続された第
   １及び第２のモジュール型ダイオードと、前記モジュー
   ル型半導体素子の直列体の両端にそれぞれ一端を接続さ
   れた第３及び第４のダイオードと、前記中性点に一端を
   それぞれ接続された第５及び第６のダイオードと、前記
   第３と第５のダイオードそれぞれの他端及び前記第１及
   び第２のモジュール型半導体素子の接続点の３点間、及
   び前記第４と第６のダイオードそれぞれの他端及び前記
   第３及び第４のモジュール型半導体素子の接続点の３点
   間にそれぞれ接続されたデルタ型またはスター型に結線
   された第１及び第２の複数の容量性素子を有し、前記デ
   ルタ型またはスター型に結線された複数の容量性素子
   は、全ての自己消弧型半導体スイッチング素子に対する
   スナバ作用に寄与する容量が実質的に同一となるよう選
   定されており、前記第１のモジュール型半導体素子，第
   １，第２のモジュール型ダイオード及び第４のモジュー
   ル型半導体素子を直線状に配置することを特徴とする直
   列多重インバータ。