JP3707467B2

JP3707467B2 - 遠心機

Info

Publication number: JP3707467B2
Application number: JP2002296996A
Authority: JP
Inventors: 雅裕稲庭; 伸冶城戸; 貴弘藤巻; 伸二渡部; 徳康松藤; 芳則飛田
Original assignee: Hitachi Koki Co Ltd
Current assignee: Koki Holdings Co Ltd
Priority date: 1994-03-09
Filing date: 2002-10-10
Publication date: 2005-10-19
Anticipated expiration: 2020-10-19
Also published as: JP3534107B2; JP3687797B2; JP3709864B2; JP2003199353A; JP2003189685A; JPH07246351A; JP2003199394A

Description

【０００１】
【発明の属する技術分野】
本発明は、遠心分離用ロータを駆動するモータの制御装置を備えた遠心機に於て、特に遠心機の急加速・減速時に電源を通過する電流の高調波成分を抑制し、電流波形歪み・力率を改善した制御装置を備えた遠心機に関するものである。
【０００２】
【従来の技術】
従来の遠心機用モータの制御装置は、図１７に示すように、交流電源１に力行用サイリスタブリッジ２及び回生用サイリスタブリッジ３の２組のサイリスタブリッジをそれぞれ交流側と直流側が逆方向の接続になるよう組み合わせ、電源用双方向電力変換機能をもたせ、モータ４駆動のためのインバータ回路５とこれらの回路の間に電源電流の力率改善用チョークコイル６及び平滑用コンデンサ７を接続して主回路を構成し、遠心機制御用ＣＰＵ８からコントロール信号として夫々力行用サイリスタブリッジ２、回生用サイリスタブリッジ３のゲート郡２Ｇ，３Ｇには、ゲートパルス遅延用タイマＬＳＩ９、１０を経てドライバ１１、１２、パルストランス回路１３、１４を介してゲート点孤信号が供給され、インバータ回路５のトランジスタにはタイマＬＳＩ１５の発振出力がトランジスタのオン・オフパターン発生論理回路（ＰＬＤ）１６に与えられ、この信号の出力がベースドライバ１７で増幅され、トランジスタのベース電流となり供給され、遠心機制御用ＣＰＵ８には、交流電源１の電圧を検出するＶセンサ１８の信号を入力する０クロス回路１９により基準位相信号として与えられている。遠心機制御用ＣＰＵ８は、モータ４がロータ２０を加速・整定する際には、モータ４のＶ／ｆ制御のために力行用サイリスタブリッジ２を位相制御し、平滑用コンデンサ７の充電電圧が調節されるＰＡＭ制御を行い、モータ４がロータ２０を減速・停止する際には、モータ４で発電された電気エネルギを交流電源１に回生するために回生用サイリスタブリッジ３を位相制御し、平滑用コンデンサ７の充電電荷を交流電源１に放電する回生制御を行なっている。
【０００３】
【発明が解決しようとする課題】
従って従来のこの種の遠心機用モータの制御装置は、慣性モーメントが大きいロータを加速する場合、Ｖ／ｆ制御のために長時間に渡たり力行用サイリスタブリッジが位相制御により平滑用コンデンサの充電電圧を調節するＰＡＭ制御を行なうため、力率が低くしかも大きな高調波成分を含んだ電源電流が流れる。この大きな高調波電流によって電源の電圧波形に歪みが生じるが、遠心機が稼動する環境には周囲に分析装置等の精密電気機器があり、これらの機器に悪い影響を及ぼすという恐れがあった。また力率の低い電源電流は、電源の給電容量に制限がある場合に、例えば遠心機内の温度制御装置、真空ポンプ、デヒュージョンポンプ等の補機の動作をロータの加速中に一時停止させるか、補機駆動用電源電力の確保のため、ロータの加速を緩めるなどの不都合を生み、遠心機本来の性能が十分に発揮できないという欠点があった。同様にして、ロータを減速する際にも、回生用サイリスタブリッジから高調波電流が電源に戻されるために他の機器へ電気的な悪影響を与えるという問題があった。
【０００４】
本発明は、上記した従来技術の欠点を解消するためになされたものであり、その目的は、慣性モーメントが大きいロータの加速・減速の際、電源電流を高力率でかつ高調波成分を大幅に低減させた電流としたモータの制御装置を備えた遠心機を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的は、交流側はリアクトルを介して交流電源に接続され、直流側は平滑用コンデンサに接続される電源用双方向電力変換回路と、交流側はロータ駆動用誘導モータに接続され、直流側は上記平滑用コンデンサに接続されるモータ用双方向電力変換器と、上記電源用双方向電力変換回路及びモータ用双方向電力変換器のスイッチング素子を制御する制御装置を設け、更に上記構成のリアクトルと平滑コンデンサの間に交流位相制御素子を設けることにより達成される。
【０００６】
上記のように構成されたモータの制御装置を備えた遠心機は、ロータを加速するための誘導モータが力行運転する場合は、電源用双方向電力変換回路は制御装置の動作により、交流電源に系統連係し交流電源の電圧波形に相似な電流が流れるよう昇圧コンバータとして動作し平滑コンデンサを一定の電圧に充電する順方向運転を行ない、モータ用双方向電力変換回路はパルス幅制御により誘導モータに正のすべり周波数を与えると共に回転数に対応してＶ／ｆ制御し、一方ロータを減速するため誘導モータが回生運転する場合は、モータ用双方向電力変換回路はパルス幅制御により誘導モータに負の滑り周波数を与えると共に回転数に対応したＶ／ｆ制御を行ない平滑コンデンサに回生電力を充電し、この時電源用双方向電力変換回路は交流電流に系統連係し交流電源の電圧波形に相似な電流が流れるよう降圧コンバータとして逆方向運転を行ない、平滑コンデンサの充電電圧の上昇が一定となるように保持するよう動作する。
【０００７】
また、誘導モータの力行運転開始にあたり、ロータを停止状態から滑らかに加速させるため、交流位相制御素子は平滑コンデンサの充電電圧を調節し、この時は電源用双方向電力変換回路は順方向運転であるが整流回路として動作し、モータ用双方向電力変換回路のパルス幅制御に加えてＰＡＭ制御を行なう。更に、誘導モータの減速運転の終了段階に於て、ロータを滑らかに減速停止させるため、同様にして交流位相制御素子は平滑コンデンサの充電電圧を調整し、この時は電源用双方向電力変換回路は順方向運転であるが整流回路として動作し、モータ用双方向電力変換回路は直流制動のパルスパターンを誘導モータに印加するように動作する。
【０００８】
【発明の実施の形態】
本発明の具体的実施例を以下図面に就き詳細に説明する。
【０００９】
本発明の具体的実施例となる図１に示すブロック図に於て、２１は交流電源、２２は交流側はリアクトル２３を介して交流電源２１に接続され、直流側は平滑用コンデンサ２４に接続される還流整流回路に、該還流整流回路を構成する夫々の整流素子に逆方向並列にバイポーラトランジスタ、ＩＧＢＴ、ＦＥＴ等のスイッチング素子を接続した電源用双方向電力変換器であり、２５はリアクトル２３と平滑用コンデンサ２４の間に介して接続された平滑用コンデンサ２４の充電電圧を位相制御により調節するトライアック、サイリスタ等の交流位相制御素子となるスイッチング素子であり、２６は交流側は誘導モータ等の遠心分離用ロータ２７を駆動するモータ２８に接続され直流側は平滑用コンデンサ２４に接続される還流整流回路に、該還流整流回路を構成する夫々の整流素子に電源用双方向電力変換器２２と同様の種類のスイッチング素子を接続したモータ用双方向電力変換器である。
【００１０】
モータ用双方向電力変換器２６のスイッチング素子のＰＷＭインバータコントロールに於て、２９は上記スイッチング素子のＯＮ・ＯＦＦのパルスパターンを記憶しているＲＯＭであり、ＲＯＭ２９にデータ出力ラインの出力データ「１」，「０」の論理値がパルスパターンとなっており、これらのデータはこのアドレスラインに接続されたカウンタ３０の出力により逐次読み出され、カウンタ３０のクロックは、ＰＬＬパルスジェネレータ３１のクロック出力により印加されるようになっており、タイマＬＳＩ３２によりＰＬＬパルスジェネレータ３１のクロック出力周波数が制御される。３３はＲＯＭ２９から読み出されるデータの時間不揃いを防止し同期をかけるラッチであり、３４はラッチ３３の出力論理に対応してフォトカプラ３５をドライブするゲート・ドライバであり、フォトカプラ３５の信号出力によりモータ用双方向電力変換器２６の６コのスイッチング素子のオン・オフが制御される。平滑用コンデンサ２４の陽極性のラインを２４ａ、陰極側のラインを２４ｂで示す。
電源用双方向電力変換器２２のスイッチング素子のコントロールに於て、３６は力率改善制御用ＩＣであり、このＩＣのパルス幅制御出力は、パターン切換器３７を介してゲート・ドライバ３８で増幅されフォトカプラ３９をドライブする。フォトカプラ３９の信号出力により、電源用双方向電力変換器２２の４コのスイッチング素子のオン・オフが制御される。力率改善制御用ＩＣ３６は、電源用双方向電力変換器２２がリアクトル２３と共同して交流電源２１の電圧波形に相似な高調波電流含有量が低い電流で、モータ２８が力行中に平滑用コンデンサ２４を一定の電圧に充電する昇圧コンバータとなる順方向運転及び、モータ２８が回生中に平滑用コンデンサ２４を放電し一定の電圧に保つ降圧コンバータとなる逆方向運転が行なえるよう絶縁トランス等によるＶセンサ４０により電源電圧波形を、ホールカレントセンサ等によるＩセンサ４１により電源電流波形を、更に、例えばフォトカプラ等で絶縁されたＶ−Ｆ、Ｆ−Ｖコンバータの組合わせによるＣＶセンサ４２により平滑用コンデンサ２４の充電電圧信号がセンサ入力信号として入力されるようになっている。４３はアナログスイッチであり、電源用双方向電力変換器２２の上記の順方向運転、逆方向運転が力率改善制御用ＩＣ３６の同一の制御作用により行なえるよう、Ｉセンサ４１の信号出力は、減衰器４４により信号の大きさの切換選択ができ、ＣＶセンサ４２の信号出力は差動増幅器４５により基準電圧源４６を基準にした引算信号との切換選択が可能となるように設けられており、Ｉ／ＯＬＳＩ４７の信号出力により、パターン切換器３７と連動して切換が行なわれる。
【００１１】
４８は交流電源２１の正・負のサイクル状態を検出し論理信号をパターン切換器３７に出力する電源の正・負サイクル検出器であり、４９はその信号出力をＩ／ＯＬＳＩ４７に出力する交流位相制御素子２５の位相制御のため、交流電源２１の０クロス信号を出力する０クロス回路であり、５１はその信号出力をタイマＬＳＩ３２に出力するＰＬＬパルスジェネレータ３１等の基準クロック源となる発振器である。交流位相制御素子２５は、フォトカプラ５０を介してタイマＬＳＩ３２の信号出力によって制御される。電源コントロール回路５２は、ゲート・ドライバ３４、３８にドライブ電力を供給する回路であり、双方向電力変換器２２、２６の過電流、アーム短絡等の異常発生時、或いは交流電源２１の電源投入後制御装置全体の動作準備が完了するまで、また、その他運転中のコントロール状態の切換時に双方向電力変換器２２、２６のスイッチング素子にオン信号が加えられるのを防止するために設けてある。
【００１２】
５３はロータ２７の回転数を検知する回転センサ、５４はロータ２７の回転数を計測するためのカウンタ回路であり、５５はタイマＬＳＩ３２、Ｉ／ＯＬＳＩ４７、カウンタ回路５４を制御する遠心機制御用ＣＰＵである。双方向電力変換器２２、２６のスイッチング素子のオン・オフ制御を行なう制御手段を１００で示す。
【００１３】
なお、上述の如くＶセンサ４０、Ｉセンサ４１、ＣＶセンサ４２、フォトカプラ３５、３９、５０の絶縁信号伝達手段により、電力回路となる双方向電力変換器２２、２６と制御手段１００の間には基準電位の絶縁が図られており、交流位相制御素子２５或いは双方向電力変換器２２、２６内のスイッチング素子の高速スイッチング動作に伴い発生するノイズにより制御手段１００が誤動作等の影響を受けるのを防止している。更に、交流電源２１に接続される他の機器に悪影響を与えるのを防止するため、本発明の部分的な他の実施例を示す。図２に於て、図１と同一の機能の部分には同一の番号が符してあり、交流電源２１にこれらのノイズが伝達されるのを防止するため、リアクトル２３を交流電源２１の両ラインに設け、また、コモンモードチョークコイルの低周波用フィルタ５６、同じく高周波用フィルタ５７と共通接続端を接地６０に接続されたコモンモードノイズバイパス用コンデンサ５８ａ、５８ｂとノルマルモードノイズバイパス用コンデンサ５９ａ、５９ｂを用いてもよい。８７は直列に接続された抵抗器、コンデンサから成る交流位相制御素子のスナバ回路である。
【００１４】
続いて本発明の動作について、図３〜図１５を参照して説明する。なお図３〜図１５に於ては、図１と同一の機能の部分には同一の番号が符してある。
【００１５】
図５は、本発明になるモータの制御装置を備えた遠心機に好適なロータ２７の回転数、すなわちモータ２８の回転数の時間経過を表わしたグラフであり、モードIは、ロータ２７を静止状態からスローアクセルにて徐々に加速する過程であり、このスローアクセルに対応するため、ＰＷＭ制御のみでは滑らかな起動が行なえないため、ＰＡＭ制御を併用する。すなわち、モータ２８は、交流位相制御素子２５により平滑用コンデンサ２４の充電電圧を調節するＰＡＭ制御及び双方向電力変換器２６のＰＷＭ制御により、遠心機制御用ＣＰＵ５５はモータ２８を図５の曲線に沿うよう制御する。ＰＡＭ制御は図６に動作状況図を模擬的に示すように遠心機制御用ＣＰＵ５５が、Ｉ／ＯＬＳＩ４７を介して０クロス回路４９の０クロス信号６０の立上がり点６０ａを基準信号とし、タイマＬＳＩ３２に時間ｔ１の遅延トリガ動作を行なわせ、更に必要に応じて時間ｔ１を変化させ所望の導通角にて交流位相制御素子２５にトリガ信号６１を与えその結果、交流電流２１の電圧波形６２に対して位相制御された電流６３が流れ平滑用コンデンサ２４の充電電圧が調節される。なお、トリガ信号６１は、０クロス信号６０の立下がり点６０ｂでＯＦＦする。ＰＷＭ制御は、図７の三相ＰＷＭインバータの波形の例に示すように、三角搬送波６４と正弦波信号波６５から６コのスイッチング素子２６ｕ、ｖ、ｗ、ｘ、ｙ、ｚのＯＮ・ＯＦＦパターンをあらかじめ求め、ＲＯＭ２９に記憶してあり、Ｅｕｎ６６、Ｅｖｎ６７、Ｅｗｎ６８は夫々スイッチング素子２６ｕ、ｖ、ｗのＯＮ信号、逆に上下に対応するスイッチング素子ｘ、ｙ、ｚのＯＦＦ信号となり、ｅＵＶ６９、ｅＶＷ７０、ｅＷＵ７１は夫々モータ２８に接続される線ＵＶ、ＶＷ、ＷＶ相間に出力される電圧波形を表す。図７では、三角搬送波６４と正弦波信号波６５の組み合わせに於て２１キャリアデューティー５０％の場合を例示する。図３を用いてＰＷＭ制御に関する制御装置１００の動作を説明すると、ＲＯＭ２９に記憶されているデータは、ラッチ・ゲートドライバ３３、３４となる、例えば、７４ＨＣ３７４等のＤタイプフリップフロップでＰＬＬパルスジェネレータ３１の出力信号の反転信号７２でＣＫ端子で同期ラッチされフォトカプラ３５をドライブし、双方向電力変換器２６の各スイッチング素子ｕ、ｖ、ｗ、ｘ、ｙ、ｚをＯＮ・ＯＦＦする。ＲＯＭ２９のデータ出力端子Ｏ１〜Ｏ６が図示の如くラッチ・ゲートドライバ３３、３４の１Ｄ〜６Ｄに対応し更に１Ｑ〜６Ｑに対しそれらはｕ〜ｚに対応しており、例えばＲＯＭ２９のＯ１の端子が論理の「０」レベルになると、ラッチ・ゲートドライバ３３、３４の１Ｑ端子も論理「０」になり、抵抗器８０を介してＬＥＤ３５がＯＮし、スイッチングトランジスタｕがＯＮする。ラッチ・ゲートドライバ３３、３４のＯＣ端子は、その０出力をハイインピーダンスに切り換えるものでありＩ／ＯＬＳＩ４７の出力制御線８５が「Ｈｉ」の場合、ハイインピーダンスとなり、フォトカプラはすべてＯＦＦする。一例としてスイッチング素子２６ｕと該トランジスタのフォトカプラ３５ｕの間のドライブ回路は図８に示すように、スイッチング素子２６ｕのエミッタＥを基準電位ＧＮＤＵとする適当な電源ＶＣＣＵが設けられ、フォトカプラ３５Ｕの発光ダイオード３５ｕに電流が流れると対抗するフォトトランジスタがＯＮし、ノットゲート７５は抵抗器７４のバイアスが無くなりその出力が「Ｈｉ」レベルになり抵抗器７６を介してトランジスタ７７にベース電流が流れ、制動抵抗７８を介してスイッチング素子２６ｕのゲートＧに電圧バイアスが加えられ該素子がＯＮし、一方、発光ダイオード３５ｕの電流が消失すると、同様にしてノットゲート７５の出力は「Ｌｏ」レベルに反転しトランジスタ７９を介してゲートＧの電荷が放電されＯＦＦする。ドライブ回路の部分を１３２で示す。ＲＯＭ２９のデータの読み出しは、例えば７４ＨＣ１９３を３コカスケード接続したカウンタ３０がＰＬＬパルスジェネレータ３１のパルス出力信号７３の立ち上がりでカウントアップし、Ｑ０〜Ｑ１０のカウント端子の信号出力をＲＯＭ２９のＡ０〜Ａ１０のアドレスラインに出力することによりなされ、この場合、図７で３６０度分のＯＮ・ＯＦＦパターンを２０４８分割し駆動するため１１本のアドレスラインを使用しており、上記のようにラッチ・ゲートドライバ３３、３４でＰＬＬパルスジェネレータ３１のパルス信号７３の立ち下がり信号７２でラッチ動作を加えるのは、ＲＯＭ２９のＯ１〜Ｏ６のＰＬＬパルスジェネレータ３１のパルス信号７３の立ち上がりで読み出されるデータ読み出し出力の微妙なタイミングのずれにより、ＯＮ・ＯＦＦパターンがくずれ双方向電力変換器２６の同一アームのスイッチング素子、例えばｕとｘが同時にＯＮするようないわゆるアーム短絡現象が起きるのを避けるためである。カウンタ３０のＣＬＲ端子はＲＯＭ２９のデータをアドレス０から読みだすためのカウントクリア端子であり、Ｉ／ＯＬＳＩ４７の制御線８６が「Ｈｉ」の場合クリアされる。ＰＬＬパルスジェネレータ３１のパルス出力信号７３は、７４ＨＣ４０４６等のＰＬＬ素子６９によりＶＣＯＯＵＴ端子から出力され、ｕＰＤ８２５３等のタイマＬＳＩ３２が発振器５１の発振出力を分周機能３２ａにより分周し基準信号７０としてＰＬＬ素子６９のＳｉＮ端子に出力し、一方ＰＬＬパルスジェネレータ３１のパルス出力信号７３をタイマＬＳＩ３２が分周機能３２ｂにより分周し比較信号７１としてＰＬＬ素子６９のＣｉＮ端子に出力し、フェイズコンパレータによりエラーシグナルをＰＣ端子から出力し、抵抗器コンデンサの組み合わせから成るローパスフィルタ８１を介してＶＣＯｉＮ端子に電圧バイアスが与えられＶＣＯ８２（ボルテイジコントロールドオシレータ）により発振出力として得られるようになっており、基準信号７０の周波数に分周機能３２ｂの分周比の逆数を掛けた周波数の発振出力となる。ＶＣＯ８２の発振出力は、超遠心機の場合０〜２００Ｋｍｉｎ−1の範囲でモータを回転させる必要があり、望ましくは、１０ＫＨＺから６.９ＭＨＺの広い範囲をカバーする必要があり、ＰＬＬ素子６９の外付けコンデンサ容量も数種類切換えて用い、この目的のために例えば７４ＨＣ４０５１等のアナログマルチプレクサ８３によりＸ１〜Ｘ５端子に夫々一端を接続されたコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５のうちの一つをＸ端子から選択しＰＬＬ素子６９に接続する。なお、コンデンサＣ０は、上記コンデンサの接続切換途上でＰＬＬ素子６９の発振出力が大きく変動しないよう常時接続されるものである。
【００１６】
モードIの場合には、モータ２８の回転数は低いからパルスジェネレータ３１のパルス出力信号の周波数も低く、Ｉ／ＯＬＳＩ４７からコンデンサ接続切換線信号８４を介してアナログマルチプレクサ８３のＣＳＥＬ端子に選択信号が与えられ、最も容量の大きいコンデンサＣ１が選択される。
【００１７】
以上の説明のように、モードIに於ては、交流位相制御素子２５によるＰＡＭ制御とＲＯＭ２９に記憶されたパルスパターンによるＰＷＭ制御によりモータ２８への供給電力が調節されると共にＰＬＬパルスジェネレータ３１により適切な滑り周波数ｆ１がモータ２８へ与えられ滑らかにロータ２７がスローアクセルにて徐々に加速される。なお、このモードIでは、位相制御された電流６３が流れるが、電流値が小さいため、高調波電流の含有量は小さく他の機器への影響は問題無い。モードIのロータ２７の回転数の時間経過にモータ２８の実際の回転数を合わせるには、あらかじめ定められた回転数の時間経過と現在のモータ２８の回転数の差をＰＩＤ演算等で行ない、その結果から上記のタイマＬＳＩ３２の時間ｔ１の遅延トリガ動作とＰＬＬパルスジェネレータ３１による滑り周波数ｆ１を決める周知の方法による。
【００１８】
次に図５のモードIIは、ロータ２７を目標整定回転数Ｎ０まで急速に加速する過程であり、図４に示す電源用双方向電力変換器２２のスイッチング素子Ｕ、Ｖ、Ｘ、ＹはモードIに於ては全てＯＦＦ状態であったのに対し、交流電源２１に系統連係し該電源の電圧波形に相似な電流が流れるよう昇圧コンバータとして動作し平滑用コンデンサ２４を一定の電圧に充電する順方向運転を行なうため、以下に説明の如くＯＮ・ＯＦＦ動作となる。図４を用いて上記の制御に関する制御装置１００の動作を説明すると、力率改善制御用ＩＣ３６のＯ端子から昇圧コンバータとして動作するためのＰＷＭ制御信号８８がパターン切換器３７に出力され、該信号８８と、電源正・負サイクル検出器４８の正サイクル時論理「１」となるＰ端子と負サイクル時論理「１」となるＮ端子の信号出力をアンドゲート８９、９０、９１、９２で論理積を取った信号が例えば７４ＨＣ１５８等のデータセレクタ９３に出力されＩ／ＯＬＳＩ４７のセレクト信号線９４はこの場合「０」レベルに保たれるので入力端Ａの信号が１Ｙ０端子から論理反転して出力され、ゲートドライバ３８はドライブ電流制限用抵抗器９５を介してフォトカプラ３９をドライブする。パターン切換器３７から電源用双方向電力変換器２２のスイッチング素子Ｕ、Ｖ、Ｘ、Ｙに出力されるパルスパターンを図９に示し、フォトカプラ３９と該スイッチング素子のドライブ回路は図８と同様なものとなる。なお、正サイクルは図１に於て、交流電源２１のａ端が高電位、ｂ端が低電位となる場合を言う。
【００１９】
次にＰＷＭ制御信号８８の生成について説明すると、力率改善制御用ＩＣ３６のコントロールＩＣ９６は例えば富士電機製のＦＡ５３３１等を用いる例を示すと、図１０の機能ブロック図に示すように、同図に於て同じ機能の部分には同一の番号が符してあり、Ｖセンサ４０の出力を全波整流回路９７を通してＶ端子に基準となる交流電源２１の電圧波形が与えられ、一方Ｉセンサ４１からは全波整流回路９８を通し更に抵抗器９９、１０１の分圧出力となる分圧器１０２で分圧された電流フィードバック信号が例えば７４ＨＣ４０５３等のアナログスイッチ４３のＸＡ端子に入力されＸ出力端子から出力され、ＣＶセンサ４２から平滑用コンデンサ２４の充電電圧信号がフィードバック信号としてアナログスイッチ４３のＹＡ端子に入力されＹ出力端子から出力される。ＣＶセンサ４２は抵抗器１０３、１２３による平滑用コンデンサ２４の分圧出力をＶ／Ｆコンバータ１０４により電圧に比例した周波数のパルス出力に変換し、この信号をホトカプラ１０５で信号のグランドレベルを絶縁し、Ｆ／Ｖコンバータ１０６により周波数に比例した電圧信号に戻し、絶縁を保ちながら平滑用コンデンサ２４の電圧をアナログスイッチ４３のＹＡ端子に出力するものである。アナログスイッチ４３は上記の如く、セレクト信号線９４の論理レベルが「０」であるため信号ＸＡ入力がＸに信号ＹＡ入力がＹに伝達される。平滑用コンデンサ２４の充電電圧が抵抗器１０６、１０７、フィルタコンデンサ１０８とＯＰＡＭＰ１０９により基準電圧１１０と比較増幅され、平滑用コンデンサ２４の充電電圧が例えば交流電源２１の電圧が１００Ｖの場合１７０〜１８０Ｖに一定に保たれその時の電源電流は電源電圧に相似になる。すなわち、ＯＰＡＭＰ１０９による誤差信号出力ＶＦＢが電源電圧Ｖと乗算器ＭＵＬ１１１により掛算され、この掛算出力ｉｉＮに電源電流ｉが等しくなるよう抵抗器１１２、１１３、コンデンサ１１４、１１５とＯＰＡＭＰ１１６による増幅作用によりその出力ｉＦＢが抵抗器１１７、コンデンサ１１８から成る発振器１１９の鋸歯状波信号とＰＷＭ比較器１２０により比較されＯ端子よりＰＷＭ制御信号として出力される。従って例えば交流電源２１が正サイクルの場合、電源用双方向電力変換器２２のスイッチング素子ＸがＯ端子より出力されるＰＷＭ制御信号８８に対応してＯＮ・ＯＦＦすることにより、リアクトル２３と平滑用コンデンサ２４を含む回路に於て昇圧コンバータが形成され、平滑用コンデンサ２４の充電電圧は、電源電圧、モータ２８の駆動力となる負荷の大小にかかわらず一定に保たれ、しかも電源電流は交流電源２１の電源電圧と相似になり、高調波電流の含有量はほとんど無い。分圧器１０２によりＩセンサの信号出力を分圧するのは、モータ２８の損失により力行電流よりも回生電流の方が小さいため、特に回生時にコントロールＩＣ９６のｉ入力を大きく取り微小な回生電流に対して電源電流波形の歪みを少なくするためである。
【００２０】
なお、１２１はノットゲートであり、Ｉ／ＯＬＳＩ４７の制御信号線１２２の論理出力が「０」によりデータセレクタ９３の出力及びコントロールＩＣ９６の動作がイネーブルとなる。
【００２１】
この図５のモードIIに於ては、上記の説明の通り平滑用コンデンサ２４の充電電圧は一定に保たれるので、モータ２８に対するＶ／ｆ制御は図７の三相ＰＷＭインバータの波形の例に示するように、正弦波信号波６５の振幅すなわちモータに印加される電圧のデューティを段階的に変えＲＯＭ２９にブロックごとに記憶してあるパターンの読み出しブロックを変えることによりＶ／ｆのＶの制御を行ない、ｆの制御はタイマＬＳＩ３２の分周機能３２ｂの分周比を逐次増加させると共にＰＬＬ素子６９に接続されるコンデンサＣ１〜Ｃ５を選択切換えモータ２８にその回転数に対応した適切なすべり周波数が与えられ、目標整定回転数ＮＯまで加速する。
【００２２】
図１１は、ＲＯＭ２９に記憶してあるブロックの内容を示したものであり、小ブロックＮ０ＰＷＭ０が最少のデューティとなりＮ０ＰＷＭ３１最大のデューティーとなる３２段階のＶの制御を行なう例であり、一方中ブロックＮ０ＰＷＭとＮ１ＰＷＭの違いは図７の三角搬送波６４のキャリア数の違いであり、モータ２８の回転数が上昇するに従い双方向電力変換器２６のスイッチング素子のスイッチング回数が不適当に大きくなり過ぎスイッチング損失に伴う素子の温度上昇を適切に管理する必要があり、モータ２８の回転数が上昇するに従い、三角搬送波６４のキャリア数を減少させＮ０に対してＮ３のキャリア数は小さく設定されている。なお、Ｎ０に対してＮ３は高速回転域で使用するため、デューティーＰＷＭ０〜ＰＷＭ３１の範囲も高い部分の分割内容となる。小ブロックの読み出しブロック変更は、図３のＩ／ＯＬＳＩ４７からＲＯＭ２９のアドレスラインのＡ１１〜Ａ１５ラインＶＳＥＬに接続されている制御線１２４により選択され、同様にして中ブロックの読み出しブロックの変更はアドレスラインのＡ１６〜Ａ１８ラインＦＳＥＬに接続されている制御線１２５により選択されるようになっている。
【００２３】
図１２は、ｆの制御に関しＰＬＬパルスジェネレータ３１内のＰＬＬ素子６９に接続される各コンデンサＣ１〜Ｃ５をパラメータとしてリニアスケールの電圧バイアスＶＣＯｉＮに対してＶＣＯＯＵＴ７３から出力される周波数を対数スケールで示したものであり、例えばモータ２８の制御回転数がＮａとＮｂの間にあればコンデンサＣ２を選択しｆ制御に必要な周波数を出力する様子を表したものであり、例えば制御整定回転数がちょうどＮｂの場合には加速整定の際若干の回転数のオーバシュートを伴い目標回転数Ｎｂに落ちつくことを考慮し、コンデンサＣ２の実際にカバー可能な回転数範囲Ｎａ’〜Ｎｂ’よりもＮａ〜Ｎｂが内側になるように使用範囲を限るとともに、選択するコンデンサの接続切換時安定した周波数の発振出力がすみやかに得られるようＶＣＯｉＮの変化をなるべく抑制するため互いのコンデンサのカバー可能な回転数範囲はオーバラップさせてある。コンデンサの選択は、Ｉ／ＯＬＳＩ４７のコンデンサ接続切換信号８４により行なうことは前述の通りである。次に図５のモードIIIは、ロータ２７を目標整定回転数Ｎ０に一定に維持する過程であり、モードIIIと同様電源用双方向電力変換器２２は交流電源２１に系統連係し該電源の電圧波形に相似な電流が流れるよう昇圧コンバータとして動作し平滑用コンデンサ２４を一定の電圧に充電する順方向運転を行ない、例えばＮ０が本遠心機の最高運転回転数であればＲＯＭ２９のブロックは最少キャリア数最大デューティのＮ３ＰＷＭ３１が選択されると共に、ＰＬＬ素子６９に接続されるコンデンサはＣ５が選択され高周波のｆが与えられ、目標整定回転数Ｎ０に一定にモータ２８の回転数が保持されるよう目標回転数Ｎ０とモータ２８の現在の回転数の差を遠心機制御用ＣＰＵ５５がＰＩＤ演算し、その結果からモータ２８のすべり周波数ｆ１を決定しこれに対応したタイマＬＳＩ３２の分周機能３２ｂに分周比を指令して制御する。
【００２４】
次に図５のモードIVは、ロータ２７を急速に回生制動により急速に減速する過程であり、図４に示す電源用双方向電力変換器２２は交流電源２１に系統連係し該電源の電圧波形に相似な電流が電源に戻るよう降圧コンバータとして動作し、モータ２８の発電による平滑用コンデンサ２４の充電電圧の上昇を抑え一定の電圧に保つ逆方向運転を行なう。図４を用いて上記の制御に関する制御装置１００の動作を説明すると、Ｉ／ＯＬＳＩ４７のセレクト信号線９４はこの場合「１」レベルに保たれるので、データセレクタ９３の入力端Ｂの信号がＹ端子から論理反転して出力され、パターン切換器３７から電源用双方向電力変換器２２のスイッチング素子Ｕ、Ｖ、Ｘ，Ｙに図１３に示すパターンの信号が出力される。
【００２５】
ＰＷＭ制御信号８８の生成について説明すると、アナログスイッチ４３のＳ入力端も「１」レベルであるからＩセンサ４１からは全波整流回路９８を通って直接ＸＢ端子に入力された信号がＸ出力端子から出力され、ＣＶセンサ４２からは平滑用コンデンサ２４の充電電圧信号を差動増幅器４５により基準電圧１２６から引算した信号がアナログスイッチ４３のＹＢ端子に入力されＹ端子から平滑用コンデンサ２４の充電電圧のフィードバック信号として力率改善制御用ＩＣ３６に入力され、１２７は差動増幅器４５の中のＯＰＡＭＰ、１２８、１２９、１３０、１３１は差動増幅用抵抗器であり、平滑用コンデンサ２４の充電電圧が上昇すると差動増幅器４５の出力電圧は低下し、図１０に於て、ＣＶセンサ４２の出力をここでは上記の出力と入れ換えると、ＯＰＡＭＰ１０９により基準電圧１１０と比較増幅され、平滑用コンデンサ２４の充電電圧が例えば交流電源２１の電圧が１００Ｖの場合１６０〜１７０Ｖに一定に保たれその時の電源に戻る電流は前述と同様のコントロールＩＣ９６の制御作用によりＰＷＭ制御信号８８が出力され、従って例えば交流電源２１が正サイクルの場合、電源用双方向電力変換器２２のスイッチング素子ＹがコントロールＩＣ９６のＯ端子から出力されるＰＷＭ制御信号８８に対応してＯＮ・ＯＦＦし、この極性のサイクルではスイッチング素子ＵがＯＮ状態を保つから、リアクトル２３と平滑用コンデンサ２４を含む回路に於て降圧コンバータが形成され、平滑用コンデンサ２４の充電電圧は電源電圧、モータ２８のロータ２７を減速するための発電量にかかわらず一定に保たれ、しかも交流電源２１に回生される電流は電源電圧と相似になり、高調波電流の含有量はほとんど無い。この図５のモードIIIに於ては上記の説明の通り、平滑用コンデンサ２４の充電電圧まで双方向電力変換器２６によりモータ２８の発電電圧を上昇させるためモードIIの場合と同様のｖ／ｆ制御であって負のすべり周波数ｆ１を与え減速する。
【００２６】
次にモードVは、モードIVのロータ２７の急減速過程のあとロータ２７を回転状態から静止状態へスローデクセルにて徐々に減速する過程であり、モータ２８の回転数が低いため、モータ２８に発電制動ではなく直流制動により減速力を与え滑らかに停止させる制御を行なう。従って電源用双方向電力変換器２２は上述の如くの昇圧コンバータとして動作し、順方向運転を行なっても良いし、或いは直流制動に要する電力が小さい場合にはスイッチング素子Ｕ、Ｖ、Ｘ、Ｙを全てＯＦＦし単なる全波整流器として動作させることも可能であり、更に交流位相制御素子２５により平滑用コンデンサ２４の充電電圧を調節し、ＰＷＭ制御直流制動と組み合わせ広範囲な制動制御を選択する。直流制動のために双方向電力変換器２６のスイッチング素子に出力されるオンオフ・パターンの一例を図１４に示す。制動力を調節するため三角搬送波１４５と比較信号１４６との対応を変え適切なＰＷＭデューティのものが任意に選択可能になっており、図１１に於て、ＲＯＭ２９に記憶されているＢＰＷＭ０〜ＢＰＷＭ３１の中ブロックが直流制動の部分に当たり、３２段階のデューティが選択できる。図１４では、キャリア数１６、デユーティ４０％の場合の例を示す。
【００２７】
なお、モードVに於ては、遠心分離する試料の種類、分離条件によっては、図１５に示すように自然減速による減速よりも更に緩和なデクセルパターンＡのような減速曲線により減速する場合があり、この時は前述のモードIと同様の交流位相制御素子２５により平滑用コンデンサ２４の充電電圧を調節し、双方向電力変換器２６によりモータ２８を駆動し、滑らかに除々に減速する運転方法を用いる。
【００２８】
本発明の実施例の説明では、電源用双方向電力変換器２２は単相の場合を例に取って説明したが、三相交流の場合も同様の構成によりその機能が実現可能なことは当業者に於ては容易に理解できよう。また、本発明の実施例の説明では、交流位相制御素子２５の場所は、図１の１３２で示す位置にあっても同一の機能が実現可能であり、また種類もトランジスタ或いはＧＴＯ等の自己消弧能力を有する素子でも使用可能である。一方、電源用双方向電力変換器２２及び双方向電力変換器２６の還流整流回路は既変換器を構成するスイッチング素子に構造上寄生して、或いは意図的に内蔵して設けられているものでも使用可能であるし、上記と同様ＧＴＯ等の自己消弧能力を有する素子でも本発明の思想の内で使用可能であることは明らかである。
【００２９】
本発明に於て、電源用双方向電力変換器２２及び双方向電力変換器２６の上アームのスイッチング素子Ｕ、Ｖ、ｕ、ｖ、ｗのスイッチング制御のための電源の供給を、下アームのスイッチング素子Ｘ、Ｙ、ｘ、ｙ、ｚのスイッチング制御のための電源と基準電位を共有して用いる実施例を図１６に示す。図１６は、双方向電力変換器２６の場合について示したものであり、図１及び図８と同一の機能の部分には同一の番号が符してあり、スイッチング素子２６ｕのドライブ回路１３２を例に取り説明すると、１３３は平滑用コンデンサ２４の陰極ライン２４ｂを基準電位とするドライブ回路１３２及び１３４、１３５、１３６、１３７、１３８の共通電源であり、逆阻止用ダイオード１３９及びドライブ回路１３２の駆動電気エネルギを蓄積する例えばアルミ電解のコンデンサ１４０が直列に接続され該コンデンサ１４０の他端はスイッチング素子２６ｕのエミッタＥに接続されており、ドライブ回路１３２の電源ＶＣＣｕ，ＧＮＤＵはコンデンサ１４０の両端に並列に接続されている。従って、スイッチング素子２６ｘのＯＮに伴い、共通電源１３３からダイオード１３９、コンデンサ１４０、スイッチング素子２６ｘのルートでコンデンサ１４０が充電され、スイッチング素子２６ｘのＯＦＦに従いコンデンサ１４０の陰極側はフローティング状態となり、スイッチング素子２６ｘとコンプリメンタリペアで動作するスイッチング素子２６ｕのドライブ回路１３２の駆動電気エネルギがコンデンサ１４０に蓄積される。スイッチング素子２６ｙと２６ｖ、２６ｚ、２６ｗについても同様であり、夫々逆阻止ダイオード１４１、１４２コンデンサ１４３、１４４が図示のように接続され構成されている。なお上記の説明の通り、上アームのドライブ回路１３２、１３４、１３５は夫々コンデンサ１４０、１４３、１４４の充電電荷で駆動されるものであるから、下アームのスイッチング素子２６ｘ、２６ｙ、２６ｚが休止することなく頻繁にスイッチング動作を繰り返す必要があり、図１４に示した直流制動のオンオフ・パターンは上記の制約条件を満たす工夫が加えられている。電源用双方向電力変換器２２に関しても同様であり、本実施例によれば、上アームのドライブ回路の電源を互いに独立させた基準電位とする電源を夫々に設ける必要が無くなり、制御部を簡素化できるためひいては機器の小形化に効果がある。
【００３０】
【発明の効果】
本発明によれば、モータが力行運転する場合は、電源用双方向電力変換回路は制御装置の動作により交流電源に系統連係し交流電源の電圧波形に相似な電流が流れるよう昇圧コンバータとして動作し順方向運転を行ない、モータが回生運転する場合には、上記電力変換回路は同様にして交流電源に系統連係し交流電源の電圧波形に相似な電流が戻るよう降圧コンバータとして動作し逆方向運転を行なうようにしたので、高調波電流を含んだ電源電流は低減され電源の電圧波形に歪みを生ずることがなく、同一コンセントに接続される他の機器への悪影響を回避できる効果がある。更に、高い力率の電源電流が流れるため、電源の給電容量に制限がある場合でも慣性モーメントの大きいロータの加速中に遠心機内の補機の動作を一時中断する必要は無く、遠心機の機能が常に確保できると共に、小さな給電容量の電源に於ても急速なロータの加速が可能となり、遠心機の基本性能が向上する効果がある。
【００３１】
本発明によれば、上記に於て平滑用コンデンサの充電電圧を調節する交流位相制御素子を設けたので、ロータのスローアクセル、スローデクセル領域に於て滑らかな加速・減速特性を付与することができ、遠心分離する試料の撹乱等を防止できる効果がある。
【図面の簡単な説明】
【図１】本発明の具体的実施例を示すブロック図である。
【図２】図１の部分的な他の実施例を示す電気回路図である。
【図３】図１の詳細な実施例を示すブロック図である。
【図４】図１の詳細な実施例を示すブロック図である。
【図５】モータの回転数の時間経過を示す説明図である。
【図６】ＰＡＭ制御の動作状況図を示す説明図である。
【図７】三相ＰＷＭインバータの波形の例を示す説明図である。
【図８】スイッチング素子のドライブ回路図である。
【図９】電源用双方向電力変換器の力行動作時のスイッチング素子のＯＮ・ＯＦＦパターン説明図である。
【図１０】コントロールＩＣの機能ブロック図である。
【図１１】ＲＯＭの記憶内容を示した説明図である。
【図１２】コンデンサの容量をパラメータとしたＶＣＯの入力バイアス電圧に対する出力周波数の関係を示した説明図である。
【図１３】電源用双方向電力変換器の回生動作時のスイッチング素子のＯＮ・ＯＦＦパターンの説明図である。
【図１４】三相ＰＷＭインバータの直流制動のＯＮ・ＯＦＦパターン説明図である。
【図１５】減速パターンの説明図である。
【図１６】ドライブ回路の電源供給回路図を示す実施例である。
【図１７】従来の遠心機用モータ制御装置を示すブロック図である。
【符号の説明】
２１は交流電源、２２は電源用双方向電力変換器、２３はリアクトル、２４は平滑用コンデンサ、２５は交流位相制御素子、２６は双方向電力変換器、２８はモータ、１００は制御手段である。

Claims

交流電源に対して高調波電流含有量を低下させるように動作する昇圧コンバータと、該昇圧コンバータにより充電される平滑用コンデンサと、該平滑用コンデンサを電源としてパルス幅変調により電圧制御を行なうインバータ装置によって駆動されるモータと、前記インバータ装置を構成するスイッチング素子のオン・オフ制御パターンデータが書き込まれているＲＯＭと、該ＲＯＭのデータを周期的に読み出すために設けられたカウンタと、該カウンタに発振パルスを出力する発振器を備え、該発振器はフェイズロックドループにより任意の周波数の発振パルスを出力するものに於て、前記フェイズロックループ内の電圧制御発振器の発振周波数範囲を定める複数個のコンデンサと、該コンデンサのうちの一つを前記電圧制御発振器に切換接続するセレクタを設け、前記複数個のコンデンサによる発振周波数範囲が互いにオーバラップするように各コンデンサの容量を定めたモータの制御装置を備えたことを特徴とする遠心機。