JP3688741B2 - 液晶表示パネルの駆動方法および駆動装置 - Google Patents
液晶表示パネルの駆動方法および駆動装置 Download PDFInfo
- Publication number
- JP3688741B2 JP3688741B2 JP29185894A JP29185894A JP3688741B2 JP 3688741 B2 JP3688741 B2 JP 3688741B2 JP 29185894 A JP29185894 A JP 29185894A JP 29185894 A JP29185894 A JP 29185894A JP 3688741 B2 JP3688741 B2 JP 3688741B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- period
- logic
- signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、中間調を表示する液晶表示パネルの駆動方法および駆動装置に関する。
【０００２】
【従来の技術】
液晶表示装置において中間調の表示を行う駆動方法として、たとえば特開昭５５−１４０８８９号公報に開示されている駆動方法がある。前記公報においては、パルス幅変調駆動法として電極に印加する電圧のパルスの幅を調節することで中間調の表示を行っている。また、液晶表示装置における液晶パネルの駆動方法としては、液晶への直流電圧の印加は液晶を分解し劣化させるために、特公昭５６−２９２７６号公報に示されるように交流電圧波形によって行われる。
【０００３】
図１２は、従来の中間調を表示する液晶表示装置３０の概略的な構成を示すブロック図である。液晶表示装置３０は、液晶表示パネル３２と、信号電極駆動回路３３と、走査電極駆動回路３４と、電源電圧発生回路３５とを含んで構成される。
【０００４】
液晶表示装置３０には、外部から複数の信号が入力される。前記複数の信号として、階調表示データＤ３〜Ｄ０、階調表示データ転送クロックである信号ＣＫ、階調基本クロックである信号ＧＣＰ、信号電極駆動回路３３のラッチパルスであり、かつ走査電極駆動回路３４のシフトクロックである信号ＣＰＬ、交流化制御信号ＣＡ、および走査開始信号Ｓなどが入力される。
【０００５】
液晶表示パネル３２は、一対の基板部材間に液晶層を介在させて構成される。一対の基板部材のうち一方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の信号電極Ｘ１，Ｘ２，Ｘ３，…，ＸＬ（総称するときは参照符Ｘを用いる）が配列され、前記信号電極Ｘが配列された一方表面全体を配向膜が覆っている。また、他方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の走査電極Ｙ１，Ｙ２，Ｙ３，…，ＹＭ（総称するときは参照符Ｙを用いる）が配列され、前記走査電極Ｙが配列された一方表面全体を配向膜が覆っている。各基板部材は、配向膜が対向し、かつ信号電極Ｘと走査電極Ｙとが交差するように配置され、封止部材によって所定の間隔をあけて互いの基板部材を貼り合わせ、基板部材間に液晶を介在させて液晶層を形成する。
【０００６】
信号電極駆動回路３３は、前記信号電極Ｘにそれぞれ接続され、信号電極Ｘを駆動するオン電位とオフ電位を出力する。信号電極駆動回路３３は、オン電位であるパルスの幅を調節して出力することで液晶表示装置３０における中間調表示を実現している。
【０００７】
走査電極駆動回路３４は、前記走査電極Ｙにそれぞれ接続され、水平走査期間毎に選択電位を線順次で走査電極Ｙに印加し、選択電位が印加されていない残りの走査電極に非選択電位を出力する。
【０００８】
電源電圧発生回路３５は、各駆動回路内の論理回路内の論理が「１」である場合の電位ＶＤＤと、当該論理回路の論理が「０」である場合の電位ＶＳＳと等しい走査電極Ｙの選択電位および信号電極Ｘのオン電位である電位Ｖ５と、走査電極Ｙの選択電位と信号電極Ｘのオン電位である電位Ｖ０と、走査電極Ｙの非選択電位である電位Ｖ１と、走査電極Ｙの非選択電位である電位Ｖ４と、信号電極Ｘのオフ電位である電位Ｖ２と、信号電極Ｘのオフ電位である電位Ｖ３とを発生する。電源電圧発生回路３５は、電位Ｖ０、電位Ｖ２、電位ＶＤＤ、電位Ｖ３、電位Ｖ５、および電位ＶＳＳを信号電極駆動回路３３へと供給し、電位Ｖ０、電位Ｖ１、電位ＶＤＤ、電位Ｖ４、電位Ｖ５、および電位ＶＳＳを走査電極駆動回路３４へと供給する。
【０００９】
上述のように構成された液晶表示装置３０において、たとえばＬ＝６，Ｍ＝９すなわち信号電極を６本、走査電極を９本として表示を行う場合を説明する。図９は、前記液晶表示パネル３２における表示例２９であり、Ｘ１〜Ｘ６はそれぞれ信号電極を示し、Ｙ１〜Ｙ９はそれぞれ走査電極を示す。また、表示例２９において黒丸はオフ表示を示し、白丸はオン表示を示し、斜線の入った丸は中間調の表示であることを示す。
【００１０】
表示例２９に示す表示を行うために、図１３（１）〜（７）に示す波形の電位を各電極に印加する。図１３（１）〜（７）に示す電位波形は、１水平走査期間毎に液晶表示パネル３２の画素を駆動する電圧極性を反転させて駆動電圧の交流化を図っており、また１水平走査期間内でオン電位であるパルスの幅を幅Ｗ１とすることで中間調の表示を行っている。
【００１１】
図１３（１）は、図９に示す表示例２９における走査電極Ｙ３に印加される走査電極印加電位の波形図である。図１３（２）〜（７）は、それぞれ前記表示例２９における信号電極Ｘ１〜Ｘ６に印加される信号電極印加電位の波形図である。走査電極Ｙ３と信号電極Ｘ１〜Ｘ６との交差部分に存在する画素に印加される理想状態の画素駆動電圧波形は、図１３（１）に示す電位波形と、図１３（２）〜（７）に示す電位波形とのそれぞれの合成波形となる。
【００１２】
理想状態の画素駆動電圧波形は、図１４（１）〜（６）に示す波形となる。図１４（１）〜（６）に示す波形は、走査電極Ｙ３と信号電極Ｘ１〜Ｘ６との交差部分に存在する画素にそれぞれ印加される。ところが、実際にそれぞれの画素に印加される電圧の波形は、印加電圧の立上り、立下り毎に波形の鈍りが発生するので、図１５（１）〜（６）に示す波形となる。波形が鈍る原因としては、液晶表示パネル３２における走査電極抵抗、信号電極抵抗、および液晶層の静電容量などに起因する時定数が挙げられる。
【００１３】
図１５（１）〜（６）に示す電圧波形は、図１４（１）〜（６）に示す電圧波形にそれぞれ対応している。図１５（１）〜（６）に示される各画素駆動電圧波形を比較すると、各波形において鈍りの回数に差があることが確認できる。波形の鈍りの回数が一番少ないのは、図１５（４）に示す波形であり、１垂直走査期間において波形が３回鈍っている。また、波形の鈍りの回数が一番多いのは、図１５（３）に示す波形であり、１垂直走査期間において波形が１１回鈍っている。
【００１４】
図１５（４）に示される波形は、前記表示例２９における信号電極Ｘ４と、走査電極Ｙ１〜Ｙ９との縦１列に並んだ各交差部分に存在する画素に対して表示を行った場合における、走査電極Ｙ３と信号電極Ｘ４との交差部分に存在する画素に印加される画素駆動電圧波形である。また、図１５（３）に示される波形は、前記表示例２９における信号電極Ｘ３と走査電極Ｙ１〜Ｙ９との縦１列に並んだ各交差部分に存在する画素に対して表示を行った場合における、走査電極Ｙ３と信号電極Ｘ３との交差部分に存在する画素に印加される画素駆動電圧波形である。したがって、前記表示例２９によると、前記鈍りの回数の差は表示パターンに依存することが分かる。表示パターンに依存する鈍りの回数の差が画素駆動電圧実効値の電圧低下の差を招き、液晶表示パネル３２の表示にクロストークを発生させる原因となる。
【００１５】
【発明が解決しようとする課題】
上述のような従来の駆動方法では、表示パターンに依存する鈍りの回数の差によって、画素駆動電圧実効値の電圧が低下する際に各電極毎の差が大きくなり、液晶表示パネルの表示にクロストークが発生し、表示の視認性が低下するという不都合がある。
【００１６】
本発明の目的は、表示の視認性を低下させる原因となるクロストークの少ない良好な表示を行うことができる液晶表示パネルの駆動方法および駆動装置を提供することである。
【００１７】
【課題を解決するための手段】
本発明は、互いに交差して配置される複数の信号電極と奇数の走査電極との間に液晶層を介在して構成され、信号電極と走査電極との交差部分を画素とする液晶表示パネルの駆動方法において、
ＬＳＢからＭＳＢまでのビットから成り、水平走査期間毎に各画素に表示される階調表示データ（Ｄ３〜Ｄ０）が外部から入力され、
１垂直走査期間毎に、かつ１水平走査期間毎に、予め定める基準電位を中央値として極性が反転する第１および第２選択電位Ｖ０，Ｖ５を線順次で各走査電極に印加し、前記第１および第２選択電位Ｖ０，Ｖ５とは逆極性の第１および第２非選択電位Ｖ４，Ｖ１を、第１および第２選択電位Ｖ０，Ｖ５が印加されていない残りの走査電極に印加し、
信号電極には、
（ａ）前記階調表示データの全てのビットが、論理「１」でも論理「０」でもないとき、
（ａ１）前記水平走査期間内で、前記第１および第２選択電位Ｖ０，Ｖ５が印加された走査電極に対応する画素に表示される階調表示データに基づいて決定される各水平走査期間の開始時刻からのオン表示期間Ｗ１は、前記第１選択電位Ｖ０とは逆極性であってかつ第２選択電位Ｖ５と等しい第１オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、第１選択電位Ｖ０とは逆極性の第１オフ電位Ｖ３を印加し、または
（ａ２）前記オン表示期間Ｗ１は、前記第２選択電位Ｖ５とは逆極性であってかつ第１選択電位Ｖ０と等しい第２オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、前記第２選択電位Ｖ５とは逆極性の第２オフ電位Ｖ２を印加し、
Ｖ０ − Ｖ１ ＝ Ｖ１ − Ｖ２ ＝ Ｖ３ − Ｖ４ ＝ Ｖ４ − Ｖ５ ＝ ＶＡ
Ｖ２ − Ｖ３ ＝ Ｖｂ
であり、
（ｂ）前記階調表示データの全てのビットが論理「１」であるとき、前記オン表示期間は、１水平走査期間Ｔ１８の全期間とし、第１または第２オン電位を印加し、
（ｃ）前記階調表示データの全てのビットが論理「０」であってオン表示期間が０であるときのみ、当該階調表示データを、ＬＳＢのみが論理「１」であって他のビットが論理「０」である階調表示データ（Ｄ３Ａ〜Ｄ０Ａ）に変換して、前記オン表示期間を最小の期間Ｗ２にして、
（ｃ１）その最小の期間Ｗ２は、第１オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第１オフ電位Ｖ３を印加し、または
（ｃ２）前記最小の期間Ｗ２は、第２オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第２オフ電位Ｖ２を印加することを特徴とする液晶表示パネルの駆動方法である。
また本発明は、互いに交差して配置される複数の信号電極と奇数の走査電極との間に液晶層を介在して構成され、信号電極と走査電極との交差部分を画素とする液晶表示パネルの駆動装置において、
（Ａ）ＬＳＢからＭＳＢまでのビットから成り、水平走査期間毎に各画素に表示される階調表示データ（Ｄ３〜Ｄ０）が外部から入力され、
（Ｂ）１垂直走査期間毎に、かつ１水平走査期間毎に、予め定める基準電位を中央値として極性が反転する第１および第２選択電位Ｖ０，Ｖ５を線順次で各走査電極に印加し、前記第１および第２選択電位Ｖ０，Ｖ５とは逆極性の第１および第２非選択電位Ｖ４，Ｖ１を、第１および第２選択電位Ｖ０，Ｖ５が印加されていない残りの走査電極に印加する走査電極駆動手段と、
（Ｃ）信号電極駆動手段であって、
階調表示データが与えられ、
信号電極には、
（ｃ１）その与えられる階調表示データの全てのビットが、論理「１」でも論理「０」 でもないとき、
（ｃ１−１）前記水平走査期間内で、前記第１および第２選択電位Ｖ０，Ｖ５が印加された走査電極に対応する画素に表示される階調表示データに基づいて決定される各水平走査期間の開始時刻からのオン表示期間Ｗ１は、前記第１選択電位Ｖ０とは逆極性であってかつ第２選択電位Ｖ５と等しい第１オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、第１選択電位Ｖ０とは逆極性の第１オフ電位Ｖ３を印加し、または
（ｃ１−２）前記オン表示期間Ｗ１は、前記第２選択電位Ｖ５とは逆極性であってかつ第１選択電位Ｖ０と等しい第２オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、前記第２選択電位Ｖ５とは逆極性の第２オフ電位Ｖ２を印加し、
Ｖ０ − Ｖ１ ＝ Ｖ１ − Ｖ２ ＝ Ｖ３ − Ｖ４ ＝ Ｖ４ − Ｖ５ ＝ ＶＡ
Ｖ２ − Ｖ３ ＝ Ｖｂ
であり、
（ｃ２）前記階調表示データの全てのビットが論理「１」であるとき、前記オン表示期間は、１水平走査期間Ｔ１８の全期間とし、第１または第２オン電位を印加し、
前記与えられる階調表示データ（Ｄ３−Ｄ０）の全てのビットが論理「０」であるとき、前記オン表示期間Ｗ１は０である信号電極駆動手段と、
（Ｄ）前記外部から入力される階調表示データ（Ｄ３〜Ｄ０）が与えられ、前記外部から入力される階調表示データ（Ｄ３〜Ｄ０）の全てのビットが論理「０」であってオン表示期間が０であるときのみ、当該階調表示データ（Ｄ３〜Ｄ０）を、ＬＳＢのみが論理「１」であって他のビットが論理「０」である階調表示データ（Ｄ３Ａ〜Ｄ０Ａ）に変換して、前記オン表示期間を最小の期間Ｗ２にして、
（ｄ１）その最小の期間Ｗ２は、第１オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第１オフ電位Ｖ３を印加させ、または
（ｄ２）前記最小の期間Ｗ２は、第２オン電位を印加させ、前記最小期間Ｗ２の後の残りの期間は、第２オフ電位Ｖ２を印加させるデータ変換手段とを含むことを特徴とする液晶表示パネルの駆動装置である。
【００１８】
【作用】
本発明に従えば、液晶表示パネルは互いに交差して配置される複数の信号電極と走査電極との間に液晶層を介在させて構成され、信号電極と走査電極との交差部分を画素としている。前記液晶表示パネルの画素は、水平走査期間毎に極性を反転した電圧が印加されて駆動される。水平走査期間内において、選択電位が印加された走査電極と、信号電極との交差部分の画素に表示される階調表示データに基づいて決定されるオン表示期間Ｗ１は、前記選択電位とは逆極性のオン電位を信号電極に印加し、残りの期間はオフ電位を信号電極に印加する。前記階調表示データに基づいて決定されるオン表示期間が０であるときのみ、１水平走査期間の開始時刻から予め定める最小のオン表示期間Ｗ２、信号電極にオン電位を印加する。走査電極は水平走査期間毎に、線順次で電位が印加される電極が選択され、選択された走査電極には選択電位が印加され、選択されていない走査電極には非選択電位が印加される。すべての走査電極を線順次に選択し終えると、１垂直走査期間が終わる。上述の動作を繰返し行い液晶表示パネルを駆動する。したがって、液晶駆動電圧のレベル変化が生じなかった水平走査期間においても、液晶駆動電圧のレベル変化が生じることになり、本発明では、データ変換を行い、表示が行われる画素に印加される電圧の波形において、選択電位が印加される水平走査期間と連続しない隣接する２水平走査期間の立上り、立下りの回数が、たとえば後述の図１１（１）〜（６）における第５〜第９水平走査期間では、２回であって、揃うようになる。
【００１９】
階調表示データに基づいて決定されるオン電位であるオン表示期間が０であるときのみ、当該階調表示データを、オン電位が予め定める期間Ｗ２、印加される階調表示データにデータ変換する。したがって、入力された階調表示データに基づいて決定されるオン電位である期間が０であっても、当該階調表示データが予め定める期間Ｗ２、オン電位が印加されるような階調表示データへと変換されるので、各水平走査期間において少なくとも予め定める期間Ｗ２はオン電位が信号電極へと印加される。
【００２０】
また本発明に従えば、液晶表示パネルは、互いに交差して配置される複数の信号電極と走査電極との間に液晶層を介在させて構成され、信号電極と走査電極との交差部分を画素としている。前記液晶表示パネルは、各電極に対応して設けられる各駆動手段によってそれぞれの画素に電位が印加されることで駆動される。走査電極駆動手段は、水平走査期間毎に線順次で走査電極を選択して選択電位を印加し、選択されていない走査電極には非選択電位を印加する。また、走査電極駆動手段は、液晶表示パネルの画素駆動電圧の極性を反転させるために垂直走査期間内で走査電極に印加する電位を、予め定める基準電位を中央値として水平走査期間毎に変化させる。信号電極駆動手段は、水平走査期間内で階調表示データに基づいて決定されるオン表示期間Ｗ１はオン電位を信号電極に印加し、残りの期間はオフ電位を信号電極に印加する。また、信号電極駆動手段は液晶表示パネルの画素駆動電圧の極性を反転させるために、垂直走査期間内で信号電極に印加する電位を、予め定める基準電位を中央値として水平走査期間毎に変化させる。データ変換手段は階調表示データに基づいて決定されるオン電位であるオン表示期間が０であるときのみ、当該階調表示データをオン電位が予め定める最小のオン表示期間Ｗ２、印加される階調表示データへと変換して信号電極駆動手段に供給する。したがって、信号電極に印加されるオン電位である期間が０となるような階調表示データのみ、オン電位が予め定める期間印加される階調表示データへと変換手段によってデータ変換されるので、表示が行われる画素に印加される電圧の波形において、選択電位が印加される水平走査期間と連続しない隣接する２水平走査期間の立上り、立下りの回数が、たとえば後述の図１１（１）〜（６）における第５〜第９水平走査期間では、２回であって、揃うようになる。
【００２１】
【実施例】
図１は、本発明の第１実施例である液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、液晶表示パネル２と、信号電極駆動回路３と、走査電極駆動回路４と、電源電圧発生回路５と、データ変換回路６と、交流化制御信号発生回路７とを含んで構成される。
【００２２】
液晶表示装置１は、外部から複数の信号が入力されることで動作する。前記複数の信号としては、階調表示データＤ３〜Ｄ０、階調表示データ転送クロックである信号ＣＫ、階調基本クロックである信号ＧＣＰ、信号電極駆動回路３のラッチパルスであり、かつ走査電極駆動回路４のシフトクロックでもある信号ＣＰＬ、および走査開始信号Ｓなどが入力される。
【００２３】
液晶表示パネル２は、一対の基板部材間に液晶層を介在させて構成される。一対の基板部材のうち一方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の信号電極Ｘ１，Ｘ２，Ｘ３，…，ＸＬ（総称するときは参照符Ｘを用いる）が配列され、前記信号電極Ｘが配列された一方表面全体を配向膜が覆っている。また、他方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の走査電極Ｙ１，Ｙ２，Ｙ３，…，ＹＭ（本実施例ではＭは奇数、総称するときは参照符Ｙを用いる）が配列され、前記走査電極Ｙが配列された一方表面全体を配向膜が覆っている。各基板部材は、配向膜が対向し、かつ信号電極Ｘと走査電極Ｙとが交差するように配置され、封止部材によって所定の間隔をあけて互いの基板部材を貼り合わせ、基板部材間に液晶を介在させて液晶層を形成する。
【００２４】
信号電極駆動回路３は、前記信号電極Ｘにそれぞれ接続され、信号電極Ｘを駆動するオン電位と、オフ電位とを出力する。信号電極駆動回路３は、階調表示データに基づいて決定される期間は、オン電位を出力することで液晶表示装置１における中間調表示を行っている。信号電極駆動回路３の動作については後述する。走査電極駆動回路４は、前記走査電極Ｙにそれぞれ接続され、水平走査期間毎に選択電位を線順次で走査電極Ｙに印加し、選択電位が印加されていない残りの走査電極に非選択電位を出力する。走査電極駆動回路４の動作については後述する。
【００２５】
電源電圧発生回路５は、各駆動回路内の論理回路の論理が「１」である場合の電位ＶＤＤと、当該論理回路の論理が「０」である場合の電位ＶＳＳと等しい走査電極Ｙの選択電位および信号電極Ｘのオン電位である電位Ｖ５と、走査電極Ｙの選択電位と信号電極Ｘのオン電位である電位Ｖ０と、走査電極Ｙの非選択電位である電位Ｖ１と、走査電極Ｙの非選択電位である電位Ｖ４と、信号電極Ｘのオフ電位である電位Ｖ２と、信号電極Ｘのオフ電位である電位Ｖ３とを発生する。
【００２６】
前記電源電圧発生回路５は、電位Ｖ０と電位Ｖ１との電位差と、電位Ｖ１と電位Ｖ２との電位差と、電位Ｖ３と電位Ｖ４との電位差と、電位Ｖ４と電位Ｖ５との電位差とが等しくなるように各電位を発生し、当該電位差ＶＡとする。電位Ｖ２と電位Ｖ３との電位差を電位差Ｖｂとする。すなわち、
Ｖ０−Ｖ１＝Ｖ１−Ｖ２＝Ｖ３−Ｖ４＝Ｖ４−Ｖ５＝ＶＡ
Ｖ２−Ｖ３＝Ｖｂ
となるように、電源電圧発生回路５は、電位Ｖ０〜Ｖ５を発生する。電源電圧発生回路５は、電位Ｖ０，Ｖ２，ＶＤＤ，Ｖ３，Ｖ５，ＶＳＳを信号電極駆動回路３へと供給し、電位Ｖ０，Ｖ１，ＶＤＤ，Ｖ４，Ｖ５，ＶＳＳを走査電極駆動回路４へと供給する。
【００２７】
データ変換回路６は、階調表示データＤ３〜Ｄ０を階調表示データＤ３Ａ〜Ｄ０Ａに変換して信号電極駆動回路３に出力する。データ変換回路６においては、信号電極駆動回路３によって信号電極Ｘに印加されるオン電位のパルス幅、すなわちオン電位が印加される期間が０となるような階調表示データが入力された場合に、オン電位がオン表示期間Ｗ１のうち最小である予め定める期間Ｗ２印加されるような階調表示データへと変換する。データ変換回路６の動作については後述する。
【００２８】
交流化制御信号発生回路７は、入力される信号ＣＰＬによって１水平走査期間毎に論理「１」と論理「０」とが切換わる交流化制御信号ＣＡを発生し、信号電極駆動回路３と走査電極駆動回路４とに出力する。交流化制御信号発生回路７の動作については後述する。
【００２９】
図２は、信号電極駆動回路３の構成例を示したブロック図である。信号電極駆動回路３は、シフトレジスタ８と、データラッチ回路９と、階調デコーダ１０と、第１レベルシフタ１１と、第２レベルシフタ１２と、液晶ドライバ１３とを含んで構成される。信号電極駆動回路３には、データ変換回路６によって変換された階調表示データＤ３Ａ〜Ｄ０Ａと、階調表示データ転送クロックである信号ＣＫと、ラッチパルスである信号ＣＰＬと、階調基本クロックである信号ＧＣＰと、交流化制御信号発生回路７によって作成された交流化制御信号ＣＡとが入力される。さらに信号電極駆動回路３には、電源入力としてオン電位である電位Ｖ０，Ｖ５と、オフ電位である電位Ｖ２，Ｖ３と、信号電極駆動回路３内の論理回路が論理「１」であるときの電位ＶＤＤと、該論理回路が論理「０」であるときの電位ＶＳＳとが入力される。なお、オン電位である電位Ｖ５と、前記電位ＶＳＳとは同電位である。
【００３０】
後述するデータ変換回路６によって変換された階調表示データＤ３Ａ〜Ｄ０Ａは、信号ＣＰＬが立下ることによって、シフトレジスタ８の内容がリセットされた後、信号電極数Ｌと同じ数の階調表示データＤ３Ａ〜Ｄ０Ａが信号ＣＫの立下りのタイミングに従って直列に順次シフトレジスタ８に伝送される。シフトレジスタ８から階調表示データＤ３Ａ〜Ｄ０Ａが順次データラッチ回路９に出力される。信号ＣＰＬが立下ることによってデータラッチ回路９で信号電極数Ｌと同じ数のＬ組の４ビットのデータが固定され、並列信号（Ｄ３Ｐ１，Ｄ２Ｐ１，Ｄ１Ｐ１，Ｄ０Ｐ１），（Ｄ３Ｐ２，Ｄ２Ｐ２，Ｄ１Ｐ２，Ｄ０Ｐ２），…，（Ｄ３ＰＬ，Ｄ２ＰＬ，Ｄ１ＰＬ，Ｄ０ＰＬ）（総称するときはそれぞれ参照符Ｄ３Ｐ〜Ｄ０Ｐを用いる）として階調デコーダ１０に出力される。
【００３１】
階調デコーダ１０は、リングカウンタリセット回路と１４段リングカウンタとＬ個の４ビットセレクタとを含んで構成される。リングカウンタリセット回路は、リセット端子付きＤフリップフロップと論理否定素子と２入力ＯＲゲートとによって構成される。リングカウンタリセット回路におけるリセット端子付きＤフリップフロップのデータ入力端子は論理「１」電位に固定され、クロック入力端子には信号ＧＣＰが入力される。また、論理否定素子には信号ＣＰＬが入力され論理否定素子の出力はリセット端子付きＤフリップフロップのリセット端子に入力される。２入力ＯＲゲートには、リセット端子付きＤフリップフロップの出力と信号ＣＰＬとが入力される。ここでリセット端子を論理「０」とすることでリセット端子付きＤフリップフロップはリセットされる。上述のように構成されたリングカウンタリセット回路において、信号ＣＰＬを論理「１」とするとリセット端子付きＤフリップフロップがリセットされて出力は論理「０」となる。その後１つ目の信号ＧＣＰの立ち上がりでリセット端子付きＤフリップフロップの出力は論理「１」となり、次に信号ＣＰＬが論理「１」となった後に、１つ目の信号ＧＣＰが立ち上がるまで論理「１」を出力し続ける。リセット端子付きＤフリップフロップの出力と信号ＣＰＬとは２入力ＯＲゲートに入力されているので、２入力ＯＲゲートの出力は信号ＣＰＬの立ち下がりで論理「０」となり、その後信号ＧＣＰの１つ目の立ち上がりで論理「１」となり、次に信号ＣＰＬが立ち下がるまで論理「１」を出力する。前記２入力ＯＲゲートの出力が１４段リングカウンタのリセット信号となる。
【００３２】
１４段リングカウンタは、１４個のリセット端子付きＤフリップフロップと論理否定素子とによって構成される。各リセット端子付きＤフリップフロップのリセット端子には、リングカウンタリセット回路からのリセット信号が入力される。また、論理否定素子には信号ＧＣＰが入力され、論理否定素子の出力は各リセット端子付きＤフリップフロップのクロック入力端子に入力される。初段のリセット端子付きＤフリップフロップのデータ入力端子は論理「１」に固定されており、各リセット端子付きＤフリップフロップの出力は次段のデータ入力端子に入力され、各リセット端子付きＤフリップフロップの論理否定出力は階調基本パルスとしてＬ個の４ビットセレクタに接続されている。上述のように構成された１４段リングカウンタは、リングカウンタリセット回路からのリセット信号が論理「１」となる信号ＣＰＬの立ち下がりでリセットされ各論理否定出力は論理「１」となる。その後１つ目の信号ＧＣＰの立ち下がりで、初段のリセット端子付きＤフリップフロップの出力は論理「１」となるので、２段目のデータ入力端子には論理「１」が入力されて論理否定出力は論理「０」となり、次に信号ＣＰＬが論理「１」となるまで論理「０」を出力する。同様に、２段目〜１４段目の論理否定出力も信号ＣＰＬの立ち下がりで論理「１」となり、その後２〜１４個目の信号ＧＣＰの立ち下がりで論理「０」となる。上述のように、１４段リングカウンタは、それぞれ階調基本パルスとして、信号ＣＰＬの立ち下がりから１〜１４個目の信号ＧＣＰの立ち下がりまではＬ個の４ビットセレクタにオン電位に対応する論理「１」を出力し、残りの時間はＬ個の４ビットセレクタにオフ電位に対応する論理「０」を出力する。Ｌ個の４ビットセレクタは、それぞれ選択される信号として１４個の階調基本パルスと、論理「１」電位と、論理「０」電位とが入力され、どの信号を選択するかを決定する信号として並列信号Ｄ３Ｐ〜ＤＯＰがＬ個の４ビットセレクタに入力される。
【００３３】
並列信号Ｄ３Ｐ〜Ｄ０Ｐの内容によってそれぞれ階調基本パルスからパルスが選択され、階調並列論理パルスＤＧ１，ＤＧ２，ＤＧ３，…，ＤＧＬ（総称するときは参照符ＤＧを用いる）として第１レベルシフタ１１に出力される。図３に並列信号Ｄ３Ｐ〜Ｄ０Ｐに対する階調並列論理パルスＤＧの関係を示す。図３において、並列信号（Ｄ３Ｐ，Ｄ２Ｐ，Ｄ１Ｐ，Ｄ０Ｐ）＝（０，０，０，０）は後述するデータ変換回路６によって変換されるので存在しない。したがって、オフ表示に対応する論理「０」が１水平走査期間の全期間にわたることはなく、必ず一定期間はオン表示に対応する論理「１」が存在し、オン電位が信号電極Ｘに印加される。
【００３４】
第１レベルシフタ１１は、階調並列論理パルスＤＧを液晶ドライバ１３を制御することができる信号レベルへと変換し、階調論理パルスＤＬとして液晶ドライバ１３へと出力する。第２レベルシフタ１２は、交流化制御信号ＣＡを液晶ドライバ１３を制御することができる信号レベルへと変換し、交流化制御信号ＣＡＬとして液晶ドライバ１３へと出力する。
【００３５】
液晶ドライバ１３は、高耐圧論理ゲートと、電界効果トランジスタとによって構成される。液晶ドライバ１３は、階調論理パルスＤＬと交流化制御信号ＣＡＬとによって信号電極Ｘに選択電位Ｖ０，Ｖ５、非選択電位Ｖ２，Ｖ３のいずれかの電位を出力する。以下に示す表１は、レベル変換する前のデータである階調並列論理パルスＤＧと交流化制御信号ＣＡと液晶ドライバ１３の出力Ａとの関係を示す表である。
【００３６】
【表１】
【００３７】
階調並列論理パルスＤＧが論理「１」である場合、出力Ａは選択電位であるので、交流化制御信号ＣＡが論理「０」ならば出力Ａは電位Ｖ０となり、論理「１」ならば出力Ａは電位Ｖ５となる。また、階調並列論理パルスＤＧが論理「０」である場合、出力Ａは非選択電位であるので、交流化制御信号ＣＡが論理「０」ならば出力Ａは電位Ｖ２となり、論理「１」ならば出力Ａは電位Ｖ３となる。
【００３８】
図４は、信号電極駆動回路３の動作を示すタイミングチャートである。信号電極駆動回路３の動作について図２を併せて参照しながら説明を行う。時刻ｔ０において、図４（１）に示す信号ＣＰＬが立下り、ｎ−１行目の水平走査が開始され、同時にｎ行目の水平走査期間に表示するデータの転送が開始される。次に信号ＣＰＬが立下る時刻ｔ１までの期間Ｔ１が１水平走査期間となる。時刻ｔ２において、図４（２）に示す信号ＣＫが立下ると、シフトレジスタ８に図４（３）に示すｎ−１行目の１水平走査線の走査電極Ｙと交差する１信号電極Ｘのための階調表示データＤ３Ａ〜Ｄ０Ａが、全ての信号電極Ｘの分、順次的に転送される。同様の動作を期間Ｔ１の間に信号電極数Ｌと同じＬ回行う。また、時刻ｔ０で図４（１）に示す信号ＣＰＬが立下ることによって、図４（４）に示す並列信号Ｄ３Ｐ〜Ｄ０Ｐが階調デコーダ１０に出力され始める。
【００３９】
階調デコーダ１０は、図４（５）に示した信号ＧＣＰが、たとえば時刻ｔ３，ｔ４，ｔ５，ｔ６において立下るのを１４まで計数可能なカウンタによって計数し、階調並列論理パルスＤＧを出力する。図４（７）に示す信号ＤＧ１は、信号ＣＰＬが立下ってから、１回目の信号ＧＣＰの立下りである時刻ｔ３まで論理「１」となり、以後時刻ｔ１までは論理「０」となる。同様に図４（８）に示す信号ＤＧ２は、期間Ｔ１における２回目の信号ＧＣＰの立下りである時刻ｔ４まで論理「１」となり、図４（９）に示す信号ＤＧ１３は、期間Ｔ１における１３回目の信号ＧＣＰの立下りである時刻ｔ５まで論理「１」となり、図４（１０）に示す信号ＤＧ１４は、期間Ｔ１における１４回目の信号ＧＣＰの立下りである時刻ｔ６まで論理「１」となり、以後それぞれの信号は、時刻ｔ１まで論理「０」となる。
【００４０】
図４（６）に示す信号ＤＧ０は期間Ｔ１において論理「０」であり、図４（１１）に示す信号ＤＧ１５は期間Ｔ１において論理「１」である。時刻ｔ１以降図４（６）〜（１１）に示す各信号は、期間Ｔ１の波形を繰返す。図４（６）〜（１１）に示した信号ＤＧは、それぞれレベル変換され、階調論理パルスＤＬとして液晶ドライバ１３へと入力される。液晶ドライバ１３には、さらに図４（１２）に示す交流化制御信号ＣＡをレベル変換した交流化制御信号ＣＡＬが入力され、表１に示す関係によって信号電極Ｘに対して所定の電位を出力する。図４（１３）〜（１８）に示す出力Ａは、それぞれ信号電極Ｘへと印加される電位である。
【００４１】
図４（１４）に示す出力Ａ１は、交流化制御信号ＣＡが論理「１」のときは、時刻ｔ０において信号ＣＰＬが立下ってから時刻ｔ３において信号ＧＣＰが立下るまでは信号電極Ｘにオン電位である電位Ｖ５を出力し、残りの期間である時刻ｔ１までは信号電極Ｘにオフ電位である電位Ｖ３を出力する。また、時刻ｔ１以降は交流化制御信号ＣＡが論理「０」となり、時刻ｔ１において信号ＣＰＬが立下ってから時刻ｔ７において信号ＧＣＰが立下るまでは信号電極Ｘにオン電位である電位Ｖ０を出力し、残りの期間である時刻ｔ１１までは信号電極Ｘにオフ電位である電位Ｖ２を出力する。
【００４２】
同様に交流化制御信号ＣＡが論理「１」の場合、図４（１５）に示す出力Ａ２は時刻ｔ４において信号ＧＣＰが立下るまで、図４（１６）に示す出力Ａ１３は時刻ｔ５において信号ＧＣＰが立下るまで、図４（１７）に示す出力Ａ１４は時刻ｔ６において信号ＧＣＰが立下るまで、信号電極Ｘにオン電位である電位Ｖ５をそれぞれ出力し、残りの期間である時刻ｔ１まではオフ電位である電位Ｖ３をそれぞれ出力する。また、交流化制御信号ＣＡが論理「０」の場合、つまり時刻ｔ１から時刻ｔ１１までの期間Ｔ２において、図４（１４）に示す出力Ａ１は時刻ｔ７において信号ＧＣＰが立下るまで、図４（１５）に示す出力Ａ２は時刻ｔ８において信号ＧＣＰが立下るまで、図４（１６）に示す出力Ａ１３は時刻ｔ９において信号ＧＣＰが立下るまで、図４（１７）に示す出力Ａ１４は時刻ｔ１０において信号ＧＣＰが立下るまで、信号電極Ｘにオン電位である電位Ｖ０をそれぞれ出力し、残りの期間である時刻ｔ１１まではオフ電位である電位Ｖ２をそれぞれ出力する。
【００４３】
図４（１３）に示す出力Ａ０は、常にオフ電位であるので、交流化制御信号ＣＡが論理「１」である期間Ｔ１においては電位Ｖ３であり、交流化制御信号ＣＡが論理「０」である期間Ｔ２においては電位Ｖ２である。図４（１８）に示す出力Ａ１５は、常にオン電位であるので、交流化制御信号ＣＡが論理「１」である期間Ｔ１においては電位Ｖ５であり、交流化制御信号ＣＡが論理「０」である期間Ｔ２においては電位Ｖ０である。
【００４４】
このようにして、変換後の階調表示データＤ３Ａ〜Ｄ０Ａの内容に対応して交流化制御信号ＣＡが論理「１」のときは、１水平走査期間の始まりである信号ＣＰＬの立下りから階調表示データＤ３Ａ〜Ｄ０Ａの内容に対応した期間は信号電極Ｘにオン電位である電位Ｖ５を出力し、残りの期間は信号電極Ｘにオフ電位である電位Ｖ３を出力し、交流化制御信号ＣＡが論理「０」のときは、１水平走査期間の始まりである信号ＣＰＬの立下りから階調表示データＤ３Ａ〜Ｄ０Ａの内容に対応した期間は信号電極Ｘにオン電位である電位Ｖ０を出力し、残りの期間は信号電極Ｘにオフ電位である電位Ｖ２を出力することにより、階調表示が可能となる。ここで、後述するデータ変換回路６があるため、（Ｄ３Ａ，Ｄ２Ａ，Ｄ１Ａ，Ｄ０Ａ）＝（０，０，０，０）は存在せず、１水平走査期間の始まりから少なくとも一定期間Ｗ２は信号電極Ｘにオン電位の信号電極駆動信号を印加することが可能となる。
【００４５】
図５は、走査電極駆動回路４の構成を示すブロック図である。走査電極駆動回路４は、シフトレジスタ１４と、第１レベルシフタ１５と、第２レベルシフタ１６と、液晶ドライバ１７とを含んで構成される。走査電極駆動回路４には、走査開始信号Ｓと、シフトクロックとなる信号ＣＰＬと、交流化制御信号ＣＡとが入力される。また、電源入力としては、選択電位である電位Ｖ０，Ｖ５と、非選択電位である電位Ｖ１，Ｖ４と、走査電極駆動回路４内の論理回路が論理「１」であるときの電位ＶＤＤと、該論理回路が論理「０」であるときの電位ＶＳＳとが入力される。ここで、選択電位である電位Ｖ５と前記電位ＶＳＳとは同電位である。
【００４６】
走査電極駆動回路４に入力される走査開始信号Ｓは、論理「０」が非選択状態を示し、論理「１」が選択状態を示す。信号ＣＰＬの立下りのタイミングで走査開始信号Ｓは順次シフトレジスタ１４に転送され、走査電極数Ｍと同じ数の並列走査信号ＳＰ１，ＳＰ２，…，ＳＰｎ−１，ＳＰｎ，…，ＳＰＭ（総称するときは参照符ＳＰを用いる）として第１レベルシフタ１５に出力される。第１レベルシフタ１５は、並列走査信号ＳＰを液晶ドライバ１７を制御することができる信号レベルである並列走査信号ＤＮに変換し液晶ドライバ１７に出力する。また、第２レベルシフタ１６は、信号電極駆動回路３における第２レベルシフタ１２と同様に、交流化制御信号ＣＡを液晶ドライバ１７を制御することができる信号レベルである交流化制御信号ＣＡＮに変換し液晶ドライバ１７に出力する。
【００４７】
液晶ドライバ１７は、高耐圧論理ゲートと、電界効果トランジスタによって構成される。液晶ドライバ１７は、並列走査信号ＤＮと交流化制御信号ＣＡＮとに基づき、選択電位である電位Ｖ０，Ｖ５と非選択電位である電位Ｖ１，Ｖ４のいずれかの電位をそれぞれ走査電極Ｙに出力する。レベルシフト後の交流化制御信号ＣＡＮとレベルシフト後の並列走査信号ＤＮとの状態によって、すなわち以下に示す表２における交流化制御信号ＣＡと並列走査信号ＳＰの状態によって各走査電極Ｙに走査電極印加信号Ｂ１，Ｂ２，…，Ｂｎ（総称するときは参照符Ｂを用いる）を出力する。
【００４８】
【表２】
【００４９】
表２は、交流化制御信号ＣＡが論理「１」である場合は、並列走査信号ＳＰ１〜ＳＰＭのうち論理「１」である端子への走査電極印加信号Ｂ１〜ＢＭとして選択電位である電位Ｖ０を走査電極Ｙに印加し、並列走査信号ＳＰ１〜ＳＰＭのうち論理「０」である端子への走査電極印加信号Ｂ１〜ＢＭは非選択電位である電位Ｖ４を走査電極Ｙに印加することを示し、交流化制御信号ＣＡが論理「０」である場合は、並列走査信号ＳＰ１〜ＳＰＭのうち論理「１」である端子への走査電極印加信号Ｂ１〜ＢＭは選択電位である電位Ｖ５を走査電極Ｙに印加し、並列走査信号ＳＰ１〜ＳＰＭが論理「０」である端子への走査電極印加信号Ｂ１〜ＢＭは非選択電位である電位Ｖ１を走査電極Ｙに印加することを示す。
【００５０】
図６は、走査電極駆動回路４における動作を示すタイミングチャートである。時刻ｔ２０から時刻ｔ２１までの期間Ｔ１０において、図６（１）に示す走査開始信号Ｓが論理「１」となり、期間Ｔ１０内の時刻ｔ２４において図６（２）に示す信号ＣＰＬが立下ることで１垂直走査期間が始まる。１垂直走査期間は、次に走査開始信号Ｓが論理「１」となる時刻ｔ２２から時刻ｔ２３までの期間Ｔ１１において、信号ＣＰＬが立下る時刻ｔ３１までの期間Ｔ１６となる。１垂直走査期間である期間Ｔ１６において、図６（２）に示す信号ＣＰＬは、たとえば時刻ｔ２４〜ｔ３１などで液晶表示装置１における走査電極Ｙの本数Ｍと同じ数だけ立下る。
【００５１】
時刻ｔ２４において信号ＣＰＬが立下ると、図６（３）に示す並列走査信号ＳＰ１が、次に信号ＣＰＬが立下る時刻ｔ２５までの期間Ｔ１８において論理「１」となる。期間Ｔ１６における時刻ｔ２５以降の期間は、論理「０」となる。同様に、時刻ｔ２５において図６（４）に示す並列走査信号ＳＰ２が論理「１」となり、時刻ｔ２６以降は論理「０」となる。信号ＣＰＬがそれぞれの時刻において立下る毎に、図６（３）〜（７）に示す所定の並列走査信号ＳＰが次に信号ＣＰＬが立下るまで論理「１」となる。図６（３）〜（７）に示す並列走査信号ＳＰと図６（８）に示す交流化制御信号ＣＡとによって、図６（９）〜（１３）に示す走査電極印加信号Ｂが各走査電極Ｙに対して出力される。図６（８）に示す交流化制御信号ＣＡは、期間Ｔ１８毎に論理「０」と「１」とが繰返される。図６（９）に示す走査電極印加信号Ｂ１は、図６（３）に示す並列走査信号ＳＰ１が論理「１」である期間Ｔ１８の間交流化制御信号ＣＡが論理「１」であるので、選択電位である電位Ｖ０となる。期間Ｔ１６における残りの期間走査電極印加信号Ｂ１は非選択電位となるので、交流化制御信号ＣＡが論理「０」のときは電位Ｖ１となり、交流化制御信号ＣＡが論理「１」のときは電位Ｖ４となる。
【００５２】
同様に、期間Ｔ１６において、並列走査信号ＳＰが論理「１」である期間に対応する走査電極印加信号Ｂは選択電位となるので、交流化制御信号ＣＡが論理「１」のときは電位Ｖ０となり、交流化制御信号ＣＡが論理「０」のときは電位Ｖ５となる。並列走査信号ＳＰが論理「０」である期間に対応する走査電極印加信号Ｂは非選択電位となるので、交流化制御信号ＣＡが論理「０」のときは電位Ｖ１となり、交流化制御信号ＣＡが論理「１」のときは電位Ｖ４となる。
【００５３】
図７は、データ変換回路６の回路図である。データ変換回路６は、４入力ＮＯＲゲート１８と２入力ＯＲゲート１９とによって構成される。データ変換回路６には、４ビットの階調表示データＤ３〜Ｄ０が入力され、階調表示データＤ３Ａ〜Ｄ０Ａを信号電極駆動回路３に出力する。Ｄ３とＤ３ＡとはともにＭＳＢ（
Most Significant Bit）であり、Ｄ０とＤ０ＡとはともにＬＳＢ（Least
Significant Bit）である。Ｄ３〜Ｄ１はそのままＤ３Ａ〜Ｄ１Ａとして信号電極駆動回路３へと出力される。４入力ＮＯＲゲート１８には、階調表示データＤ３〜Ｄ０が入力され、出力は、
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
であるときのみ「１」となる。２入力ＯＲゲート１９には、階調表示データＤ０と、４入力ＮＯＲゲート１８の出力とが入力される。
【００５４】
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
以外のときは、４入力ＮＯＲゲート１８の出力は「０」であり、２入力ＯＲゲート１９から階調表示データＤ０がそのまま階調表示データＤ０Ａとして信号電極駆動回路３へと出力されるが、
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
であるときには４入力ＮＯＲゲート１８の出力は「１」となるために、２入力ＯＲゲート１９の出力であるＤ０Ａは「１」となる。
【００５５】
上述のようにして、階調表示データＤ３〜Ｄ０が、信号電極駆動回路３によって信号電極Ｘに印加されるオン電位であるパルスの幅が０となるようなデータ、すなわち、
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
であるとき、最小のパルス幅Ｗ２となるような変換後の階調表示データ（Ｄ３Ａ，Ｄ２Ａ，Ｄ１Ａ，Ｄ０Ａ）＝（０，０，０，１）に変換する。
本実施例では、通常のＰＷＭ階調表示液晶駆動装置に図７のデータ変換回路６を加えているので、総階調数はデータ変換回路６を加えない場合に比べて、“１”だけ少なくなる。データ変換回路６の回路図における真理値表を下記表３に示す。真理値表からも分かるように、データ変換回路６への入力階調は表３の左側にあるように１６階調であるのに対し、データ変換回路６から出力され信号電極駆動回路３へ入力されるときの階調は、（０，０，０，０）が（０，０，０，１）に変換されるため１５階調となり、総階調数が１だけ少なくなる。
【表３】
【００５６】
図８は、交流化制御信号発生回路７の回路図である。交流化制御信号発生回路７は、論理否定素子２０とＤフリップフロップ２１とによって構成される。交流化制御信号発生回路７は、信号ＣＰＬに基づいて交流化制御信号ＣＡを発生し、信号電極駆動回路３および走査電極駆動回路４へと供給する。
【００５７】
Ｄフリップフロップ２１は、論理否定出力／Ｑが入力Ｄに接続され、論理否定素子２０の出力がクロックとして入力される。したがって、交流化制御信号発生回路７は、信号ＣＰＬの立下り毎に交流化制御信号ＣＡとして論理「０」と論理「１」とを交互に出力する。上述のようにして、液晶表示パネル２の画素の駆動電圧の極性を制御するための信号である交流化制御信号ＣＡは、１水平走査期間毎に論理「０」と論理「１」とを交互に出力する信号となる。
【００５８】
上述のように構成される液晶表示装置１において、液晶表示パネル２における画素の駆動電圧の極性が１水平走査期間毎に反転していることと、液晶表示パネル２の画素を駆動する際の交流化が正しく行われていることを説明する。
【００５９】
液晶表示装置１において、交流化制御信号発生回路７は、信号ＣＰＬが立下る毎に、すなわち１水平走査期間毎に論理「０」と論理「１」とが交互に入替わる交流化制御信号ＣＡを、信号電極駆動回路３と走査電極駆動回路４とに供給する。交流化制御信号ＣＡが論理「１」である場合は、信号電極駆動回路３は前記表１に示したように、信号電極Ｘに対してオン電位である電位Ｖ５もしくはオフ電位である電位Ｖ３を出力する。走査電極駆動回路４は、前記表２に示したように走査電極Ｙに選択電位である電位Ｖ０もしくは非選択電位である電位Ｖ４を出力する。同様に交流化制御信号ＣＡが論理「０」の場合は、信号電極駆動回路３は信号電極Ｘにオン電位である電位Ｖ０もしくはオフ電位である電位Ｖ２を出力する。走査電極駆動回路４は、走査電極Ｙに選択電位である電位Ｖ５もしくは非選択電位である電位Ｖ１を出力する。
【００６０】
したがって、走査電極Ｙが選択電位である場合と、非選択電位である場合、さらに信号電極Ｘがオン電位である場合とオフ電位である場合とをそれぞれ組合わせた４つの場合において交流化制御信号ＣＡが論理「０」と論理「１」となる場合を調べる。
【００６１】
まず、走査電極Ｙが非選択電位で信号電極Ｘがオン電位である電極の交差部分の画素に印加される電圧は、交流化制御信号ＣＡが論理「１」である場合は、Ｖ４−Ｖ５＝ＶＡであり、交流化制御信号ＣＡが論理「０」である場合は、Ｖ１−Ｖ０＝−ＶＡである。交流化制御信号ＣＡは、１水平走査期間毎に論理「０」と論理「１」とが交互に入替わるので、走査電極Ｙが非選択電位で信号電極Ｘがオン電位である電極の交差部分の画素に印加される電圧の極性は、１水平走査期間毎に反転する。また、本実施例においては、走査電極数Ｍが奇数であるので、任意の垂直走査期間内の任意の水平走査期間で論理「１」であった交流化制御信号ＣＡは、引続く垂直走査期間内の同じ水平走査期間では論理「０」となる。したがって、任意の垂直走査期間内の任意の水平走査期間で画素に印加される電圧と、引続く垂直走査期間内の同じ水平走査期間で画素に印加される電圧の極性は反転しており、液晶駆動が交流によって行われている。
【００６２】
次に、走査電極Ｙが選択電位で信号電極Ｘがオン電位である電極の交差部分の画素に印加される電圧は、交流化制御信号ＣＡが論理「１」の場合はＶ０−Ｖ５＝４×ＶＡ＋Ｖｂであり、交流化制御信号ＣＡが論理「０」の場合はＶ５−Ｖ０＝−（４×ＶＡ＋Ｖｂ）である。また、選択電位は１垂直走査期間内において１水平走査期間毎に線順次で走査電極Ｙに与えられるので、同一走査電極には１垂直走査期間内において１度しか選択電位は与えられない。
【００６３】
本実施例においては走査電極数Ｍが奇数であるので、任意の垂直走査期間内の任意の水平走査期間で、論理「１」であった交流化制御信号ＣＡは、引続く垂直走査期間の同じ水平走査期間では論理「０」となる。したがって、任意の垂直走査期間内の任意の水平走査期間で画素に印加される電圧と、引続く垂直走査期間内の同じ水平走査期間で画素に印加される電圧の極性は反転しており、液晶駆動は交流によって行われている。
【００６４】
同様に、走査電極Ｙが選択電位で信号電極Ｘがオフ電位である電極の交差する部分の画素に印加される電圧は、交流化制御信号ＣＡが論理「１」の場合はＶ０−Ｖ３＝２×ＶＡ＋Ｖｂであり、交流化制御信号ＣＡが論理「０」の場合はＶ５−Ｖ２＝−（２×ＶＡ＋Ｖｂ）である。また、選択電位は１垂直走査期間内においては、１水平走査期間毎に線順次で走査電極に与えられるので、同一走査電極には１垂直走査期間内において１度しか選択電位は与えられない。
【００６５】
本実施例においては走査電極数Ｍが奇数であるので、任意の垂直走査期間内の任意の水平走査期間で、論理「１」であった交流化制御信号ＣＡは、引続く垂直走査期間の同じ水平走査期間では論理「０」となる。したがって、任意の垂直走査期間内の任意の水平走査期間で画素に印加される電圧と、引続く垂直走査期間内の同じ水平走査期間で画素に印加される電圧の極性は反転しており、液晶駆動は交流によって行われている。
【００６６】
以上のように本実施例においては、液晶表示パネルの画素の駆動電圧の特性が１水平走査期間毎に反転しており、液晶表示パネルの画素の駆動の交流化が正しく行われる。
【００６７】
次に、本実施例において表示パターンによらず画素駆動電圧波形の鈍りの回数がほぼ同じとなり、画素駆動電圧実効値の低下の差が少なくなり、その結果液晶表示パネルの表示からクロストークを減少させることができることを説明する。従来技術と同様に、前記図９に示す液晶表示パネルの表示例２９にて説明する。前述したように、図９に示す液晶表示パネルの表示例２９において、Ｘ１〜Ｘ６はそれぞれ信号電極を示し、Ｙ１〜Ｙ９はそれぞれ走査電極を示す。また、表示例２９において黒丸はオフ表示を示し、白丸はオン表示を示し、斜線の入った丸は中間調の表示であることを示す。図１０は、前記図９に示す表示を行った場合の連続した垂直走査期間（２フレーム期間）の信号波形である。
【００６８】
本実施例における液晶表示装置１では、図９に示すような表示を行うために、図１０（１）〜（７）に示す波形の信号を各電極に印加する。図１０（１）〜（７）に示す信号波形は１水平走査期間毎に液晶表示パネル２の画素を駆動する電圧極性を反転させて交流化を行う場合の信号波形である。また、１水平走査期間内でオン電位であるパルス幅Ｗ１を調整し、中間調の表示を行っている。さらに、階調表示データに基づいて決定されるオン電位であるパルス幅が０であるときは、水平走査期間の開始時刻から予め定める期間Ｗ２は、オン電位を信号電極に印加する。図１０（１）は、図９に示す走査電極Ｙ３に印加される走査電極印加信号の波形図である。図１０（２）〜（７）は、それぞれ図９に示す信号電極Ｘ１〜Ｘ６に印加される信号電極印加信号の波形図である。液晶表示パネル２の走査電極抵抗、信号電極抵抗、液晶層の静電容量等に起因する時定数などによって印加電圧の立上り、立下り毎に電圧波形の鈍りが発生する。
【００６９】
図１１（１）〜（６）に示す波形は、前述のような要因によって発生する波形の鈍りを考慮した図１０（１）に示す信号波形と、図１０（２）〜（７）に示す信号波形とのそれぞれの合成波形であり、走査電極Ｙ３と信号電極Ｘ１〜Ｘ６の交差部分に存在する画素にそれぞれ印加される画素駆動電圧波形である。図１１（１）〜（６）に示される各画素駆動電圧波形を比較すると、波形の鈍りの回数がほぼ同じであることが確認できる。波形の鈍りの回数が１番少ないのは、図９の白丸で示されるオン表示に対応する図１１（２）に示される波形であり、１垂直走査期間において波形が９回鈍っている。また、波形の鈍りの回数が１番多いのは、図９の黒丸で示されるオフ表示と斜線の入った丸で示される中間調表示とに対応する図１１（１），（３），（５）に示される波形であり、１垂直走査期間において波形が１１回鈍っている。図１１（２）に示される波形は、前記図９の信号電極Ｘ２と走査電極Ｙ１〜Ｙ９との縦１列に並んだ各交差部分に存在する画素に対して表示を行った場合における、走査電極Ｙ３と信号電極Ｘ２との交差部分に存在する画素にオン表示のために印加される画素駆動電圧波形である。図１１（６）に示される波形は、走査電極Ｙ３と信号電極Ｘ６との交差部分に存在する画素にオン表示のために印加される画素駆動電圧波形である。
図１１（１）に示される波形は、走査電極Ｙ３と信号電極Ｘ１との交差部分に存在する画素にオフ表示のために印加される画素駆動電圧波形であり、図１１（３）に示される波形は走査電極Ｙ３と信号電極Ｘ３との交差部分に存在する画素に中間調表示のために印加される画素駆動電圧波形であり、図１１（５）に示される波形は走査電極Ｙ３と信号電極Ｘ５との交差部分に存在する画素にオフ表示のために印加される画素駆動電圧波形である。図１１（４）に示される波形は、走査電極Ｙ３と信号電極Ｘ４との交差部分に存在する画素にオフ表示のために印加される画素駆動電圧波形である。
【００７０】
前述のように、従来技術においては、１垂直走査期間における波形の鈍りの回数が最低で３回で最高で１１回と表示内容によっては著しく鈍りの回数の差があったのに対し、本実施例では、１垂直走査期間における波形の鈍りの回数が最低で９回、最高で１１回と鈍りの回数の差は２（＝１１−９）回となり、従来技術と比べて大幅に減少する。波形の鈍りの回数が１番少ない図１１（２）に示される波形の、走査電極Ｙ３の水平走査期間と引続く１水平走査期間との連続する２水平走査期間での鈍りの回数は、各１回ずつ、合計２回である。
波形の鈍りの回数が１番多い図１１（１），（３），（５）に示される波形の走査電極Ｙ３の水平走査期間と引続く１水平走査期間との連続する２水平走査期間での鈍りの回数は、３回と１回であって合計４回である。このように、選択電位が印加される水平走査期間と引続く水平走査期間との連続する２水平走査期間の鈍りの回数差は、前述の３回と前述の１回との差であって、２（＝３−１）回であり、１垂直走査期間の鈍りの回数差２（＝１１−９）と等しい。
また図１１（１）〜（６）に示されるすべての波形において、選択電位が印加される第３水平走査期間と連続しない（すなわちその第３水平走査期間の両隣の第２および第４水平走査期間を除いた）２水平走査期間（すなわち第５および第６水平走査期間、第６および第７水平走査期間、第７および第８水平走査期間、ならびに第８および第９水平走査期間）では、波形の鈍りの回数が２回である。
【００７１】
上述のように、本実施例における液晶表示装置１では、鈍りの回数差は選択電位が印加される水平走査期間と引続く水平走査期間との連続する２水平走査期間のみで生じる。図９に示す液晶表示パネルの表示例２９では、信号電極数Ｌ＝６、走査電極数Ｍ＝９として説明を行ったが、実際の液晶表示装置では走査電極数Ｍがもっと多くなるので、従来技術では波形の鈍りの回数の差が増加し、画素駆動電圧実効値の電圧低下の差が大きくなる。そのため、液晶表示パネル２の表示にクロストークが増えることとなるが、本実施例に示す駆動方法では、１垂直走査期間の鈍りの回数が増えることにもかかわらず、鈍りの回数差は２回のままであり、画素駆動電圧実効値の電圧低下の差はほとんどなく、液晶表示パネル２の表示のクロストークが極めて少ない有効な表示を行うことができる。
【００８１】
【発明の効果】
以上のように本発明によれば、表示パターンによって信号電極毎にばらつきのあった１水平走査期間における画素に印加される電圧波形の立上りおよび立下りの合計回数がほぼ揃い、回数が異なってもたかだか２回とほぼ一定になるので、立上り、立下り毎に発生する画素に印加される印加電圧の鈍りの回数差が原因となって発生していたクロストークをほぼなくすことができる。また、オン電位である期間が０になるような階調表示データが入力されてもオン電位が予め定める期間印加される階調表示データに変換されるために、オン電位である期間が０になる場合のみ有効となるような回路が必要なくなる。
【００８２】
また本発明によれば、液晶表示パネルを各駆動手段によって駆動し、また変換手段によって信号電極に印加されるオン電位である期間が０となるような階調表示データは、オン電位が予め定める期間印加される階調表示データに変換される。そのため、表示パターンによって信号電極毎にばらつきのあった１水平走査期間における画素に印加される印加電圧波形の立上りおよび立下りの合計回数が揃い、回数が異なってもたかだか２回とほぼ一定になるので、立上り、立下り毎に発生する画素に印加される印加電圧の鈍りの回数差が原因となって発生していたクロストークをほぼなくすことができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例である液晶表示装置１の構成を示すブロック図である。
【図２】 信号電極駆動回路３の構成を示すブロック図である。
【図３】 並列信号Ｄ３Ｐ〜Ｄ０Ｐと階調並列論理パルスＤＧの関係を示す図である。
【図４】 信号電極駆動回路３の動作を示すタイミングチャートである。
【図５】 走査電極駆動回路４の構成を示すブロック図である。
【図６】 走査電極駆動回路４の動作を示すタイミングチャートである。
【図７】 データ変換回路６の回路図である。
【図８】 交流化制御信号発生回路７の回路図である。
【図９】 液晶表示パネルにおける表示例２９を示す図である。
【図１０】 液晶表示装置１において図９に示す表示例２９を表示する場合の連続した２垂直走査期間の信号波形である。
【図１１】 液晶表示装置１において図９に示す表示例２９を表示する場合の波形の鈍りを考慮した実際の画素駆動電圧波形である。
【図１２】 従来の中間調を表示する液晶表示装置３０の概略的な構成を示すブロック図である。
【図１３】 液晶表示装置３０において図９に示す表示例２９を表示する場合の各電極に与える信号波形である。
【図１４】 液晶表示装置３０において図９に示す表示例２９を表示する場合の理想的な画素駆動電圧波形である。
【図１５】 液晶表示装置３０において図９に示す表示例２９を表示する場合の波形の鈍りを考慮した実際の画素駆動電圧波形である。
【符号の説明】
１，２２，４１，４２ 液晶表示装置
２ 液晶表示パネル
３ 信号電極駆動回路
４ 走査電極駆動回路
５ 電源電圧発生回路
６ データ変換回路
７ 交流化制御信号発生回路
８，１４ シフトレジスタ
９ データラッチ回路
１０ 階調デコーダ
１１，１５ 第１レベルシフタ
１２，１６ 第２レベルシフタ
１３，１７ 液晶ドライバ
１８ ４入力ＮＯＲゲート
１９ ２入力ＯＲゲート
２０ 論理否定素子
２１ Ｄフリップフロップ
【産業上の利用分野】
本発明は、中間調を表示する液晶表示パネルの駆動方法および駆動装置に関する。
【０００２】
【従来の技術】
液晶表示装置において中間調の表示を行う駆動方法として、たとえば特開昭５５−１４０８８９号公報に開示されている駆動方法がある。前記公報においては、パルス幅変調駆動法として電極に印加する電圧のパルスの幅を調節することで中間調の表示を行っている。また、液晶表示装置における液晶パネルの駆動方法としては、液晶への直流電圧の印加は液晶を分解し劣化させるために、特公昭５６−２９２７６号公報に示されるように交流電圧波形によって行われる。
【０００３】
図１２は、従来の中間調を表示する液晶表示装置３０の概略的な構成を示すブロック図である。液晶表示装置３０は、液晶表示パネル３２と、信号電極駆動回路３３と、走査電極駆動回路３４と、電源電圧発生回路３５とを含んで構成される。
【０００４】
液晶表示装置３０には、外部から複数の信号が入力される。前記複数の信号として、階調表示データＤ３〜Ｄ０、階調表示データ転送クロックである信号ＣＫ、階調基本クロックである信号ＧＣＰ、信号電極駆動回路３３のラッチパルスであり、かつ走査電極駆動回路３４のシフトクロックである信号ＣＰＬ、交流化制御信号ＣＡ、および走査開始信号Ｓなどが入力される。
【０００５】
液晶表示パネル３２は、一対の基板部材間に液晶層を介在させて構成される。一対の基板部材のうち一方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の信号電極Ｘ１，Ｘ２，Ｘ３，…，ＸＬ（総称するときは参照符Ｘを用いる）が配列され、前記信号電極Ｘが配列された一方表面全体を配向膜が覆っている。また、他方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の走査電極Ｙ１，Ｙ２，Ｙ３，…，ＹＭ（総称するときは参照符Ｙを用いる）が配列され、前記走査電極Ｙが配列された一方表面全体を配向膜が覆っている。各基板部材は、配向膜が対向し、かつ信号電極Ｘと走査電極Ｙとが交差するように配置され、封止部材によって所定の間隔をあけて互いの基板部材を貼り合わせ、基板部材間に液晶を介在させて液晶層を形成する。
【０００６】
信号電極駆動回路３３は、前記信号電極Ｘにそれぞれ接続され、信号電極Ｘを駆動するオン電位とオフ電位を出力する。信号電極駆動回路３３は、オン電位であるパルスの幅を調節して出力することで液晶表示装置３０における中間調表示を実現している。
【０００７】
走査電極駆動回路３４は、前記走査電極Ｙにそれぞれ接続され、水平走査期間毎に選択電位を線順次で走査電極Ｙに印加し、選択電位が印加されていない残りの走査電極に非選択電位を出力する。
【０００８】
電源電圧発生回路３５は、各駆動回路内の論理回路内の論理が「１」である場合の電位ＶＤＤと、当該論理回路の論理が「０」である場合の電位ＶＳＳと等しい走査電極Ｙの選択電位および信号電極Ｘのオン電位である電位Ｖ５と、走査電極Ｙの選択電位と信号電極Ｘのオン電位である電位Ｖ０と、走査電極Ｙの非選択電位である電位Ｖ１と、走査電極Ｙの非選択電位である電位Ｖ４と、信号電極Ｘのオフ電位である電位Ｖ２と、信号電極Ｘのオフ電位である電位Ｖ３とを発生する。電源電圧発生回路３５は、電位Ｖ０、電位Ｖ２、電位ＶＤＤ、電位Ｖ３、電位Ｖ５、および電位ＶＳＳを信号電極駆動回路３３へと供給し、電位Ｖ０、電位Ｖ１、電位ＶＤＤ、電位Ｖ４、電位Ｖ５、および電位ＶＳＳを走査電極駆動回路３４へと供給する。
【０００９】
上述のように構成された液晶表示装置３０において、たとえばＬ＝６，Ｍ＝９すなわち信号電極を６本、走査電極を９本として表示を行う場合を説明する。図９は、前記液晶表示パネル３２における表示例２９であり、Ｘ１〜Ｘ６はそれぞれ信号電極を示し、Ｙ１〜Ｙ９はそれぞれ走査電極を示す。また、表示例２９において黒丸はオフ表示を示し、白丸はオン表示を示し、斜線の入った丸は中間調の表示であることを示す。
【００１０】
表示例２９に示す表示を行うために、図１３（１）〜（７）に示す波形の電位を各電極に印加する。図１３（１）〜（７）に示す電位波形は、１水平走査期間毎に液晶表示パネル３２の画素を駆動する電圧極性を反転させて駆動電圧の交流化を図っており、また１水平走査期間内でオン電位であるパルスの幅を幅Ｗ１とすることで中間調の表示を行っている。
【００１１】
図１３（１）は、図９に示す表示例２９における走査電極Ｙ３に印加される走査電極印加電位の波形図である。図１３（２）〜（７）は、それぞれ前記表示例２９における信号電極Ｘ１〜Ｘ６に印加される信号電極印加電位の波形図である。走査電極Ｙ３と信号電極Ｘ１〜Ｘ６との交差部分に存在する画素に印加される理想状態の画素駆動電圧波形は、図１３（１）に示す電位波形と、図１３（２）〜（７）に示す電位波形とのそれぞれの合成波形となる。
【００１２】
理想状態の画素駆動電圧波形は、図１４（１）〜（６）に示す波形となる。図１４（１）〜（６）に示す波形は、走査電極Ｙ３と信号電極Ｘ１〜Ｘ６との交差部分に存在する画素にそれぞれ印加される。ところが、実際にそれぞれの画素に印加される電圧の波形は、印加電圧の立上り、立下り毎に波形の鈍りが発生するので、図１５（１）〜（６）に示す波形となる。波形が鈍る原因としては、液晶表示パネル３２における走査電極抵抗、信号電極抵抗、および液晶層の静電容量などに起因する時定数が挙げられる。
【００１３】
図１５（１）〜（６）に示す電圧波形は、図１４（１）〜（６）に示す電圧波形にそれぞれ対応している。図１５（１）〜（６）に示される各画素駆動電圧波形を比較すると、各波形において鈍りの回数に差があることが確認できる。波形の鈍りの回数が一番少ないのは、図１５（４）に示す波形であり、１垂直走査期間において波形が３回鈍っている。また、波形の鈍りの回数が一番多いのは、図１５（３）に示す波形であり、１垂直走査期間において波形が１１回鈍っている。
【００１４】
図１５（４）に示される波形は、前記表示例２９における信号電極Ｘ４と、走査電極Ｙ１〜Ｙ９との縦１列に並んだ各交差部分に存在する画素に対して表示を行った場合における、走査電極Ｙ３と信号電極Ｘ４との交差部分に存在する画素に印加される画素駆動電圧波形である。また、図１５（３）に示される波形は、前記表示例２９における信号電極Ｘ３と走査電極Ｙ１〜Ｙ９との縦１列に並んだ各交差部分に存在する画素に対して表示を行った場合における、走査電極Ｙ３と信号電極Ｘ３との交差部分に存在する画素に印加される画素駆動電圧波形である。したがって、前記表示例２９によると、前記鈍りの回数の差は表示パターンに依存することが分かる。表示パターンに依存する鈍りの回数の差が画素駆動電圧実効値の電圧低下の差を招き、液晶表示パネル３２の表示にクロストークを発生させる原因となる。
【００１５】
【発明が解決しようとする課題】
上述のような従来の駆動方法では、表示パターンに依存する鈍りの回数の差によって、画素駆動電圧実効値の電圧が低下する際に各電極毎の差が大きくなり、液晶表示パネルの表示にクロストークが発生し、表示の視認性が低下するという不都合がある。
【００１６】
本発明の目的は、表示の視認性を低下させる原因となるクロストークの少ない良好な表示を行うことができる液晶表示パネルの駆動方法および駆動装置を提供することである。
【００１７】
【課題を解決するための手段】
本発明は、互いに交差して配置される複数の信号電極と奇数の走査電極との間に液晶層を介在して構成され、信号電極と走査電極との交差部分を画素とする液晶表示パネルの駆動方法において、
ＬＳＢからＭＳＢまでのビットから成り、水平走査期間毎に各画素に表示される階調表示データ（Ｄ３〜Ｄ０）が外部から入力され、
１垂直走査期間毎に、かつ１水平走査期間毎に、予め定める基準電位を中央値として極性が反転する第１および第２選択電位Ｖ０，Ｖ５を線順次で各走査電極に印加し、前記第１および第２選択電位Ｖ０，Ｖ５とは逆極性の第１および第２非選択電位Ｖ４，Ｖ１を、第１および第２選択電位Ｖ０，Ｖ５が印加されていない残りの走査電極に印加し、
信号電極には、
（ａ）前記階調表示データの全てのビットが、論理「１」でも論理「０」でもないとき、
（ａ１）前記水平走査期間内で、前記第１および第２選択電位Ｖ０，Ｖ５が印加された走査電極に対応する画素に表示される階調表示データに基づいて決定される各水平走査期間の開始時刻からのオン表示期間Ｗ１は、前記第１選択電位Ｖ０とは逆極性であってかつ第２選択電位Ｖ５と等しい第１オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、第１選択電位Ｖ０とは逆極性の第１オフ電位Ｖ３を印加し、または
（ａ２）前記オン表示期間Ｗ１は、前記第２選択電位Ｖ５とは逆極性であってかつ第１選択電位Ｖ０と等しい第２オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、前記第２選択電位Ｖ５とは逆極性の第２オフ電位Ｖ２を印加し、
Ｖ０ − Ｖ１ ＝ Ｖ１ − Ｖ２ ＝ Ｖ３ − Ｖ４ ＝ Ｖ４ − Ｖ５ ＝ ＶＡ
Ｖ２ − Ｖ３ ＝ Ｖｂ
であり、
（ｂ）前記階調表示データの全てのビットが論理「１」であるとき、前記オン表示期間は、１水平走査期間Ｔ１８の全期間とし、第１または第２オン電位を印加し、
（ｃ）前記階調表示データの全てのビットが論理「０」であってオン表示期間が０であるときのみ、当該階調表示データを、ＬＳＢのみが論理「１」であって他のビットが論理「０」である階調表示データ（Ｄ３Ａ〜Ｄ０Ａ）に変換して、前記オン表示期間を最小の期間Ｗ２にして、
（ｃ１）その最小の期間Ｗ２は、第１オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第１オフ電位Ｖ３を印加し、または
（ｃ２）前記最小の期間Ｗ２は、第２オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第２オフ電位Ｖ２を印加することを特徴とする液晶表示パネルの駆動方法である。
また本発明は、互いに交差して配置される複数の信号電極と奇数の走査電極との間に液晶層を介在して構成され、信号電極と走査電極との交差部分を画素とする液晶表示パネルの駆動装置において、
（Ａ）ＬＳＢからＭＳＢまでのビットから成り、水平走査期間毎に各画素に表示される階調表示データ（Ｄ３〜Ｄ０）が外部から入力され、
（Ｂ）１垂直走査期間毎に、かつ１水平走査期間毎に、予め定める基準電位を中央値として極性が反転する第１および第２選択電位Ｖ０，Ｖ５を線順次で各走査電極に印加し、前記第１および第２選択電位Ｖ０，Ｖ５とは逆極性の第１および第２非選択電位Ｖ４，Ｖ１を、第１および第２選択電位Ｖ０，Ｖ５が印加されていない残りの走査電極に印加する走査電極駆動手段と、
（Ｃ）信号電極駆動手段であって、
階調表示データが与えられ、
信号電極には、
（ｃ１）その与えられる階調表示データの全てのビットが、論理「１」でも論理「０」 でもないとき、
（ｃ１−１）前記水平走査期間内で、前記第１および第２選択電位Ｖ０，Ｖ５が印加された走査電極に対応する画素に表示される階調表示データに基づいて決定される各水平走査期間の開始時刻からのオン表示期間Ｗ１は、前記第１選択電位Ｖ０とは逆極性であってかつ第２選択電位Ｖ５と等しい第１オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、第１選択電位Ｖ０とは逆極性の第１オフ電位Ｖ３を印加し、または
（ｃ１−２）前記オン表示期間Ｗ１は、前記第２選択電位Ｖ５とは逆極性であってかつ第１選択電位Ｖ０と等しい第２オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、前記第２選択電位Ｖ５とは逆極性の第２オフ電位Ｖ２を印加し、
Ｖ０ − Ｖ１ ＝ Ｖ１ − Ｖ２ ＝ Ｖ３ − Ｖ４ ＝ Ｖ４ − Ｖ５ ＝ ＶＡ
Ｖ２ − Ｖ３ ＝ Ｖｂ
であり、
（ｃ２）前記階調表示データの全てのビットが論理「１」であるとき、前記オン表示期間は、１水平走査期間Ｔ１８の全期間とし、第１または第２オン電位を印加し、
前記与えられる階調表示データ（Ｄ３−Ｄ０）の全てのビットが論理「０」であるとき、前記オン表示期間Ｗ１は０である信号電極駆動手段と、
（Ｄ）前記外部から入力される階調表示データ（Ｄ３〜Ｄ０）が与えられ、前記外部から入力される階調表示データ（Ｄ３〜Ｄ０）の全てのビットが論理「０」であってオン表示期間が０であるときのみ、当該階調表示データ（Ｄ３〜Ｄ０）を、ＬＳＢのみが論理「１」であって他のビットが論理「０」である階調表示データ（Ｄ３Ａ〜Ｄ０Ａ）に変換して、前記オン表示期間を最小の期間Ｗ２にして、
（ｄ１）その最小の期間Ｗ２は、第１オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第１オフ電位Ｖ３を印加させ、または
（ｄ２）前記最小の期間Ｗ２は、第２オン電位を印加させ、前記最小期間Ｗ２の後の残りの期間は、第２オフ電位Ｖ２を印加させるデータ変換手段とを含むことを特徴とする液晶表示パネルの駆動装置である。
【００１８】
【作用】
本発明に従えば、液晶表示パネルは互いに交差して配置される複数の信号電極と走査電極との間に液晶層を介在させて構成され、信号電極と走査電極との交差部分を画素としている。前記液晶表示パネルの画素は、水平走査期間毎に極性を反転した電圧が印加されて駆動される。水平走査期間内において、選択電位が印加された走査電極と、信号電極との交差部分の画素に表示される階調表示データに基づいて決定されるオン表示期間Ｗ１は、前記選択電位とは逆極性のオン電位を信号電極に印加し、残りの期間はオフ電位を信号電極に印加する。前記階調表示データに基づいて決定されるオン表示期間が０であるときのみ、１水平走査期間の開始時刻から予め定める最小のオン表示期間Ｗ２、信号電極にオン電位を印加する。走査電極は水平走査期間毎に、線順次で電位が印加される電極が選択され、選択された走査電極には選択電位が印加され、選択されていない走査電極には非選択電位が印加される。すべての走査電極を線順次に選択し終えると、１垂直走査期間が終わる。上述の動作を繰返し行い液晶表示パネルを駆動する。したがって、液晶駆動電圧のレベル変化が生じなかった水平走査期間においても、液晶駆動電圧のレベル変化が生じることになり、本発明では、データ変換を行い、表示が行われる画素に印加される電圧の波形において、選択電位が印加される水平走査期間と連続しない隣接する２水平走査期間の立上り、立下りの回数が、たとえば後述の図１１（１）〜（６）における第５〜第９水平走査期間では、２回であって、揃うようになる。
【００１９】
階調表示データに基づいて決定されるオン電位であるオン表示期間が０であるときのみ、当該階調表示データを、オン電位が予め定める期間Ｗ２、印加される階調表示データにデータ変換する。したがって、入力された階調表示データに基づいて決定されるオン電位である期間が０であっても、当該階調表示データが予め定める期間Ｗ２、オン電位が印加されるような階調表示データへと変換されるので、各水平走査期間において少なくとも予め定める期間Ｗ２はオン電位が信号電極へと印加される。
【００２０】
また本発明に従えば、液晶表示パネルは、互いに交差して配置される複数の信号電極と走査電極との間に液晶層を介在させて構成され、信号電極と走査電極との交差部分を画素としている。前記液晶表示パネルは、各電極に対応して設けられる各駆動手段によってそれぞれの画素に電位が印加されることで駆動される。走査電極駆動手段は、水平走査期間毎に線順次で走査電極を選択して選択電位を印加し、選択されていない走査電極には非選択電位を印加する。また、走査電極駆動手段は、液晶表示パネルの画素駆動電圧の極性を反転させるために垂直走査期間内で走査電極に印加する電位を、予め定める基準電位を中央値として水平走査期間毎に変化させる。信号電極駆動手段は、水平走査期間内で階調表示データに基づいて決定されるオン表示期間Ｗ１はオン電位を信号電極に印加し、残りの期間はオフ電位を信号電極に印加する。また、信号電極駆動手段は液晶表示パネルの画素駆動電圧の極性を反転させるために、垂直走査期間内で信号電極に印加する電位を、予め定める基準電位を中央値として水平走査期間毎に変化させる。データ変換手段は階調表示データに基づいて決定されるオン電位であるオン表示期間が０であるときのみ、当該階調表示データをオン電位が予め定める最小のオン表示期間Ｗ２、印加される階調表示データへと変換して信号電極駆動手段に供給する。したがって、信号電極に印加されるオン電位である期間が０となるような階調表示データのみ、オン電位が予め定める期間印加される階調表示データへと変換手段によってデータ変換されるので、表示が行われる画素に印加される電圧の波形において、選択電位が印加される水平走査期間と連続しない隣接する２水平走査期間の立上り、立下りの回数が、たとえば後述の図１１（１）〜（６）における第５〜第９水平走査期間では、２回であって、揃うようになる。
【００２１】
【実施例】
図１は、本発明の第１実施例である液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、液晶表示パネル２と、信号電極駆動回路３と、走査電極駆動回路４と、電源電圧発生回路５と、データ変換回路６と、交流化制御信号発生回路７とを含んで構成される。
【００２２】
液晶表示装置１は、外部から複数の信号が入力されることで動作する。前記複数の信号としては、階調表示データＤ３〜Ｄ０、階調表示データ転送クロックである信号ＣＫ、階調基本クロックである信号ＧＣＰ、信号電極駆動回路３のラッチパルスであり、かつ走査電極駆動回路４のシフトクロックでもある信号ＣＰＬ、および走査開始信号Ｓなどが入力される。
【００２３】
液晶表示パネル２は、一対の基板部材間に液晶層を介在させて構成される。一対の基板部材のうち一方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の信号電極Ｘ１，Ｘ２，Ｘ３，…，ＸＬ（総称するときは参照符Ｘを用いる）が配列され、前記信号電極Ｘが配列された一方表面全体を配向膜が覆っている。また、他方基板部材は、ガラス、プラスチックなどから成る透光性基板の一方表面に複数の走査電極Ｙ１，Ｙ２，Ｙ３，…，ＹＭ（本実施例ではＭは奇数、総称するときは参照符Ｙを用いる）が配列され、前記走査電極Ｙが配列された一方表面全体を配向膜が覆っている。各基板部材は、配向膜が対向し、かつ信号電極Ｘと走査電極Ｙとが交差するように配置され、封止部材によって所定の間隔をあけて互いの基板部材を貼り合わせ、基板部材間に液晶を介在させて液晶層を形成する。
【００２４】
信号電極駆動回路３は、前記信号電極Ｘにそれぞれ接続され、信号電極Ｘを駆動するオン電位と、オフ電位とを出力する。信号電極駆動回路３は、階調表示データに基づいて決定される期間は、オン電位を出力することで液晶表示装置１における中間調表示を行っている。信号電極駆動回路３の動作については後述する。走査電極駆動回路４は、前記走査電極Ｙにそれぞれ接続され、水平走査期間毎に選択電位を線順次で走査電極Ｙに印加し、選択電位が印加されていない残りの走査電極に非選択電位を出力する。走査電極駆動回路４の動作については後述する。
【００２５】
電源電圧発生回路５は、各駆動回路内の論理回路の論理が「１」である場合の電位ＶＤＤと、当該論理回路の論理が「０」である場合の電位ＶＳＳと等しい走査電極Ｙの選択電位および信号電極Ｘのオン電位である電位Ｖ５と、走査電極Ｙの選択電位と信号電極Ｘのオン電位である電位Ｖ０と、走査電極Ｙの非選択電位である電位Ｖ１と、走査電極Ｙの非選択電位である電位Ｖ４と、信号電極Ｘのオフ電位である電位Ｖ２と、信号電極Ｘのオフ電位である電位Ｖ３とを発生する。
【００２６】
前記電源電圧発生回路５は、電位Ｖ０と電位Ｖ１との電位差と、電位Ｖ１と電位Ｖ２との電位差と、電位Ｖ３と電位Ｖ４との電位差と、電位Ｖ４と電位Ｖ５との電位差とが等しくなるように各電位を発生し、当該電位差ＶＡとする。電位Ｖ２と電位Ｖ３との電位差を電位差Ｖｂとする。すなわち、
Ｖ０−Ｖ１＝Ｖ１−Ｖ２＝Ｖ３−Ｖ４＝Ｖ４−Ｖ５＝ＶＡ
Ｖ２−Ｖ３＝Ｖｂ
となるように、電源電圧発生回路５は、電位Ｖ０〜Ｖ５を発生する。電源電圧発生回路５は、電位Ｖ０，Ｖ２，ＶＤＤ，Ｖ３，Ｖ５，ＶＳＳを信号電極駆動回路３へと供給し、電位Ｖ０，Ｖ１，ＶＤＤ，Ｖ４，Ｖ５，ＶＳＳを走査電極駆動回路４へと供給する。
【００２７】
データ変換回路６は、階調表示データＤ３〜Ｄ０を階調表示データＤ３Ａ〜Ｄ０Ａに変換して信号電極駆動回路３に出力する。データ変換回路６においては、信号電極駆動回路３によって信号電極Ｘに印加されるオン電位のパルス幅、すなわちオン電位が印加される期間が０となるような階調表示データが入力された場合に、オン電位がオン表示期間Ｗ１のうち最小である予め定める期間Ｗ２印加されるような階調表示データへと変換する。データ変換回路６の動作については後述する。
【００２８】
交流化制御信号発生回路７は、入力される信号ＣＰＬによって１水平走査期間毎に論理「１」と論理「０」とが切換わる交流化制御信号ＣＡを発生し、信号電極駆動回路３と走査電極駆動回路４とに出力する。交流化制御信号発生回路７の動作については後述する。
【００２９】
図２は、信号電極駆動回路３の構成例を示したブロック図である。信号電極駆動回路３は、シフトレジスタ８と、データラッチ回路９と、階調デコーダ１０と、第１レベルシフタ１１と、第２レベルシフタ１２と、液晶ドライバ１３とを含んで構成される。信号電極駆動回路３には、データ変換回路６によって変換された階調表示データＤ３Ａ〜Ｄ０Ａと、階調表示データ転送クロックである信号ＣＫと、ラッチパルスである信号ＣＰＬと、階調基本クロックである信号ＧＣＰと、交流化制御信号発生回路７によって作成された交流化制御信号ＣＡとが入力される。さらに信号電極駆動回路３には、電源入力としてオン電位である電位Ｖ０，Ｖ５と、オフ電位である電位Ｖ２，Ｖ３と、信号電極駆動回路３内の論理回路が論理「１」であるときの電位ＶＤＤと、該論理回路が論理「０」であるときの電位ＶＳＳとが入力される。なお、オン電位である電位Ｖ５と、前記電位ＶＳＳとは同電位である。
【００３０】
後述するデータ変換回路６によって変換された階調表示データＤ３Ａ〜Ｄ０Ａは、信号ＣＰＬが立下ることによって、シフトレジスタ８の内容がリセットされた後、信号電極数Ｌと同じ数の階調表示データＤ３Ａ〜Ｄ０Ａが信号ＣＫの立下りのタイミングに従って直列に順次シフトレジスタ８に伝送される。シフトレジスタ８から階調表示データＤ３Ａ〜Ｄ０Ａが順次データラッチ回路９に出力される。信号ＣＰＬが立下ることによってデータラッチ回路９で信号電極数Ｌと同じ数のＬ組の４ビットのデータが固定され、並列信号（Ｄ３Ｐ１，Ｄ２Ｐ１，Ｄ１Ｐ１，Ｄ０Ｐ１），（Ｄ３Ｐ２，Ｄ２Ｐ２，Ｄ１Ｐ２，Ｄ０Ｐ２），…，（Ｄ３ＰＬ，Ｄ２ＰＬ，Ｄ１ＰＬ，Ｄ０ＰＬ）（総称するときはそれぞれ参照符Ｄ３Ｐ〜Ｄ０Ｐを用いる）として階調デコーダ１０に出力される。
【００３１】
階調デコーダ１０は、リングカウンタリセット回路と１４段リングカウンタとＬ個の４ビットセレクタとを含んで構成される。リングカウンタリセット回路は、リセット端子付きＤフリップフロップと論理否定素子と２入力ＯＲゲートとによって構成される。リングカウンタリセット回路におけるリセット端子付きＤフリップフロップのデータ入力端子は論理「１」電位に固定され、クロック入力端子には信号ＧＣＰが入力される。また、論理否定素子には信号ＣＰＬが入力され論理否定素子の出力はリセット端子付きＤフリップフロップのリセット端子に入力される。２入力ＯＲゲートには、リセット端子付きＤフリップフロップの出力と信号ＣＰＬとが入力される。ここでリセット端子を論理「０」とすることでリセット端子付きＤフリップフロップはリセットされる。上述のように構成されたリングカウンタリセット回路において、信号ＣＰＬを論理「１」とするとリセット端子付きＤフリップフロップがリセットされて出力は論理「０」となる。その後１つ目の信号ＧＣＰの立ち上がりでリセット端子付きＤフリップフロップの出力は論理「１」となり、次に信号ＣＰＬが論理「１」となった後に、１つ目の信号ＧＣＰが立ち上がるまで論理「１」を出力し続ける。リセット端子付きＤフリップフロップの出力と信号ＣＰＬとは２入力ＯＲゲートに入力されているので、２入力ＯＲゲートの出力は信号ＣＰＬの立ち下がりで論理「０」となり、その後信号ＧＣＰの１つ目の立ち上がりで論理「１」となり、次に信号ＣＰＬが立ち下がるまで論理「１」を出力する。前記２入力ＯＲゲートの出力が１４段リングカウンタのリセット信号となる。
【００３２】
１４段リングカウンタは、１４個のリセット端子付きＤフリップフロップと論理否定素子とによって構成される。各リセット端子付きＤフリップフロップのリセット端子には、リングカウンタリセット回路からのリセット信号が入力される。また、論理否定素子には信号ＧＣＰが入力され、論理否定素子の出力は各リセット端子付きＤフリップフロップのクロック入力端子に入力される。初段のリセット端子付きＤフリップフロップのデータ入力端子は論理「１」に固定されており、各リセット端子付きＤフリップフロップの出力は次段のデータ入力端子に入力され、各リセット端子付きＤフリップフロップの論理否定出力は階調基本パルスとしてＬ個の４ビットセレクタに接続されている。上述のように構成された１４段リングカウンタは、リングカウンタリセット回路からのリセット信号が論理「１」となる信号ＣＰＬの立ち下がりでリセットされ各論理否定出力は論理「１」となる。その後１つ目の信号ＧＣＰの立ち下がりで、初段のリセット端子付きＤフリップフロップの出力は論理「１」となるので、２段目のデータ入力端子には論理「１」が入力されて論理否定出力は論理「０」となり、次に信号ＣＰＬが論理「１」となるまで論理「０」を出力する。同様に、２段目〜１４段目の論理否定出力も信号ＣＰＬの立ち下がりで論理「１」となり、その後２〜１４個目の信号ＧＣＰの立ち下がりで論理「０」となる。上述のように、１４段リングカウンタは、それぞれ階調基本パルスとして、信号ＣＰＬの立ち下がりから１〜１４個目の信号ＧＣＰの立ち下がりまではＬ個の４ビットセレクタにオン電位に対応する論理「１」を出力し、残りの時間はＬ個の４ビットセレクタにオフ電位に対応する論理「０」を出力する。Ｌ個の４ビットセレクタは、それぞれ選択される信号として１４個の階調基本パルスと、論理「１」電位と、論理「０」電位とが入力され、どの信号を選択するかを決定する信号として並列信号Ｄ３Ｐ〜ＤＯＰがＬ個の４ビットセレクタに入力される。
【００３３】
並列信号Ｄ３Ｐ〜Ｄ０Ｐの内容によってそれぞれ階調基本パルスからパルスが選択され、階調並列論理パルスＤＧ１，ＤＧ２，ＤＧ３，…，ＤＧＬ（総称するときは参照符ＤＧを用いる）として第１レベルシフタ１１に出力される。図３に並列信号Ｄ３Ｐ〜Ｄ０Ｐに対する階調並列論理パルスＤＧの関係を示す。図３において、並列信号（Ｄ３Ｐ，Ｄ２Ｐ，Ｄ１Ｐ，Ｄ０Ｐ）＝（０，０，０，０）は後述するデータ変換回路６によって変換されるので存在しない。したがって、オフ表示に対応する論理「０」が１水平走査期間の全期間にわたることはなく、必ず一定期間はオン表示に対応する論理「１」が存在し、オン電位が信号電極Ｘに印加される。
【００３４】
第１レベルシフタ１１は、階調並列論理パルスＤＧを液晶ドライバ１３を制御することができる信号レベルへと変換し、階調論理パルスＤＬとして液晶ドライバ１３へと出力する。第２レベルシフタ１２は、交流化制御信号ＣＡを液晶ドライバ１３を制御することができる信号レベルへと変換し、交流化制御信号ＣＡＬとして液晶ドライバ１３へと出力する。
【００３５】
液晶ドライバ１３は、高耐圧論理ゲートと、電界効果トランジスタとによって構成される。液晶ドライバ１３は、階調論理パルスＤＬと交流化制御信号ＣＡＬとによって信号電極Ｘに選択電位Ｖ０，Ｖ５、非選択電位Ｖ２，Ｖ３のいずれかの電位を出力する。以下に示す表１は、レベル変換する前のデータである階調並列論理パルスＤＧと交流化制御信号ＣＡと液晶ドライバ１３の出力Ａとの関係を示す表である。
【００３６】
【表１】
階調並列論理パルスＤＧが論理「１」である場合、出力Ａは選択電位であるので、交流化制御信号ＣＡが論理「０」ならば出力Ａは電位Ｖ０となり、論理「１」ならば出力Ａは電位Ｖ５となる。また、階調並列論理パルスＤＧが論理「０」である場合、出力Ａは非選択電位であるので、交流化制御信号ＣＡが論理「０」ならば出力Ａは電位Ｖ２となり、論理「１」ならば出力Ａは電位Ｖ３となる。
【００３８】
図４は、信号電極駆動回路３の動作を示すタイミングチャートである。信号電極駆動回路３の動作について図２を併せて参照しながら説明を行う。時刻ｔ０において、図４（１）に示す信号ＣＰＬが立下り、ｎ−１行目の水平走査が開始され、同時にｎ行目の水平走査期間に表示するデータの転送が開始される。次に信号ＣＰＬが立下る時刻ｔ１までの期間Ｔ１が１水平走査期間となる。時刻ｔ２において、図４（２）に示す信号ＣＫが立下ると、シフトレジスタ８に図４（３）に示すｎ−１行目の１水平走査線の走査電極Ｙと交差する１信号電極Ｘのための階調表示データＤ３Ａ〜Ｄ０Ａが、全ての信号電極Ｘの分、順次的に転送される。同様の動作を期間Ｔ１の間に信号電極数Ｌと同じＬ回行う。また、時刻ｔ０で図４（１）に示す信号ＣＰＬが立下ることによって、図４（４）に示す並列信号Ｄ３Ｐ〜Ｄ０Ｐが階調デコーダ１０に出力され始める。
【００３９】
階調デコーダ１０は、図４（５）に示した信号ＧＣＰが、たとえば時刻ｔ３，ｔ４，ｔ５，ｔ６において立下るのを１４まで計数可能なカウンタによって計数し、階調並列論理パルスＤＧを出力する。図４（７）に示す信号ＤＧ１は、信号ＣＰＬが立下ってから、１回目の信号ＧＣＰの立下りである時刻ｔ３まで論理「１」となり、以後時刻ｔ１までは論理「０」となる。同様に図４（８）に示す信号ＤＧ２は、期間Ｔ１における２回目の信号ＧＣＰの立下りである時刻ｔ４まで論理「１」となり、図４（９）に示す信号ＤＧ１３は、期間Ｔ１における１３回目の信号ＧＣＰの立下りである時刻ｔ５まで論理「１」となり、図４（１０）に示す信号ＤＧ１４は、期間Ｔ１における１４回目の信号ＧＣＰの立下りである時刻ｔ６まで論理「１」となり、以後それぞれの信号は、時刻ｔ１まで論理「０」となる。
【００４０】
図４（６）に示す信号ＤＧ０は期間Ｔ１において論理「０」であり、図４（１１）に示す信号ＤＧ１５は期間Ｔ１において論理「１」である。時刻ｔ１以降図４（６）〜（１１）に示す各信号は、期間Ｔ１の波形を繰返す。図４（６）〜（１１）に示した信号ＤＧは、それぞれレベル変換され、階調論理パルスＤＬとして液晶ドライバ１３へと入力される。液晶ドライバ１３には、さらに図４（１２）に示す交流化制御信号ＣＡをレベル変換した交流化制御信号ＣＡＬが入力され、表１に示す関係によって信号電極Ｘに対して所定の電位を出力する。図４（１３）〜（１８）に示す出力Ａは、それぞれ信号電極Ｘへと印加される電位である。
【００４１】
図４（１４）に示す出力Ａ１は、交流化制御信号ＣＡが論理「１」のときは、時刻ｔ０において信号ＣＰＬが立下ってから時刻ｔ３において信号ＧＣＰが立下るまでは信号電極Ｘにオン電位である電位Ｖ５を出力し、残りの期間である時刻ｔ１までは信号電極Ｘにオフ電位である電位Ｖ３を出力する。また、時刻ｔ１以降は交流化制御信号ＣＡが論理「０」となり、時刻ｔ１において信号ＣＰＬが立下ってから時刻ｔ７において信号ＧＣＰが立下るまでは信号電極Ｘにオン電位である電位Ｖ０を出力し、残りの期間である時刻ｔ１１までは信号電極Ｘにオフ電位である電位Ｖ２を出力する。
【００４２】
同様に交流化制御信号ＣＡが論理「１」の場合、図４（１５）に示す出力Ａ２は時刻ｔ４において信号ＧＣＰが立下るまで、図４（１６）に示す出力Ａ１３は時刻ｔ５において信号ＧＣＰが立下るまで、図４（１７）に示す出力Ａ１４は時刻ｔ６において信号ＧＣＰが立下るまで、信号電極Ｘにオン電位である電位Ｖ５をそれぞれ出力し、残りの期間である時刻ｔ１まではオフ電位である電位Ｖ３をそれぞれ出力する。また、交流化制御信号ＣＡが論理「０」の場合、つまり時刻ｔ１から時刻ｔ１１までの期間Ｔ２において、図４（１４）に示す出力Ａ１は時刻ｔ７において信号ＧＣＰが立下るまで、図４（１５）に示す出力Ａ２は時刻ｔ８において信号ＧＣＰが立下るまで、図４（１６）に示す出力Ａ１３は時刻ｔ９において信号ＧＣＰが立下るまで、図４（１７）に示す出力Ａ１４は時刻ｔ１０において信号ＧＣＰが立下るまで、信号電極Ｘにオン電位である電位Ｖ０をそれぞれ出力し、残りの期間である時刻ｔ１１まではオフ電位である電位Ｖ２をそれぞれ出力する。
【００４３】
図４（１３）に示す出力Ａ０は、常にオフ電位であるので、交流化制御信号ＣＡが論理「１」である期間Ｔ１においては電位Ｖ３であり、交流化制御信号ＣＡが論理「０」である期間Ｔ２においては電位Ｖ２である。図４（１８）に示す出力Ａ１５は、常にオン電位であるので、交流化制御信号ＣＡが論理「１」である期間Ｔ１においては電位Ｖ５であり、交流化制御信号ＣＡが論理「０」である期間Ｔ２においては電位Ｖ０である。
【００４４】
このようにして、変換後の階調表示データＤ３Ａ〜Ｄ０Ａの内容に対応して交流化制御信号ＣＡが論理「１」のときは、１水平走査期間の始まりである信号ＣＰＬの立下りから階調表示データＤ３Ａ〜Ｄ０Ａの内容に対応した期間は信号電極Ｘにオン電位である電位Ｖ５を出力し、残りの期間は信号電極Ｘにオフ電位である電位Ｖ３を出力し、交流化制御信号ＣＡが論理「０」のときは、１水平走査期間の始まりである信号ＣＰＬの立下りから階調表示データＤ３Ａ〜Ｄ０Ａの内容に対応した期間は信号電極Ｘにオン電位である電位Ｖ０を出力し、残りの期間は信号電極Ｘにオフ電位である電位Ｖ２を出力することにより、階調表示が可能となる。ここで、後述するデータ変換回路６があるため、（Ｄ３Ａ，Ｄ２Ａ，Ｄ１Ａ，Ｄ０Ａ）＝（０，０，０，０）は存在せず、１水平走査期間の始まりから少なくとも一定期間Ｗ２は信号電極Ｘにオン電位の信号電極駆動信号を印加することが可能となる。
【００４５】
図５は、走査電極駆動回路４の構成を示すブロック図である。走査電極駆動回路４は、シフトレジスタ１４と、第１レベルシフタ１５と、第２レベルシフタ１６と、液晶ドライバ１７とを含んで構成される。走査電極駆動回路４には、走査開始信号Ｓと、シフトクロックとなる信号ＣＰＬと、交流化制御信号ＣＡとが入力される。また、電源入力としては、選択電位である電位Ｖ０，Ｖ５と、非選択電位である電位Ｖ１，Ｖ４と、走査電極駆動回路４内の論理回路が論理「１」であるときの電位ＶＤＤと、該論理回路が論理「０」であるときの電位ＶＳＳとが入力される。ここで、選択電位である電位Ｖ５と前記電位ＶＳＳとは同電位である。
【００４６】
走査電極駆動回路４に入力される走査開始信号Ｓは、論理「０」が非選択状態を示し、論理「１」が選択状態を示す。信号ＣＰＬの立下りのタイミングで走査開始信号Ｓは順次シフトレジスタ１４に転送され、走査電極数Ｍと同じ数の並列走査信号ＳＰ１，ＳＰ２，…，ＳＰｎ−１，ＳＰｎ，…，ＳＰＭ（総称するときは参照符ＳＰを用いる）として第１レベルシフタ１５に出力される。第１レベルシフタ１５は、並列走査信号ＳＰを液晶ドライバ１７を制御することができる信号レベルである並列走査信号ＤＮに変換し液晶ドライバ１７に出力する。また、第２レベルシフタ１６は、信号電極駆動回路３における第２レベルシフタ１２と同様に、交流化制御信号ＣＡを液晶ドライバ１７を制御することができる信号レベルである交流化制御信号ＣＡＮに変換し液晶ドライバ１７に出力する。
【００４７】
液晶ドライバ１７は、高耐圧論理ゲートと、電界効果トランジスタによって構成される。液晶ドライバ１７は、並列走査信号ＤＮと交流化制御信号ＣＡＮとに基づき、選択電位である電位Ｖ０，Ｖ５と非選択電位である電位Ｖ１，Ｖ４のいずれかの電位をそれぞれ走査電極Ｙに出力する。レベルシフト後の交流化制御信号ＣＡＮとレベルシフト後の並列走査信号ＤＮとの状態によって、すなわち以下に示す表２における交流化制御信号ＣＡと並列走査信号ＳＰの状態によって各走査電極Ｙに走査電極印加信号Ｂ１，Ｂ２，…，Ｂｎ（総称するときは参照符Ｂを用いる）を出力する。
【００４８】
【表２】
表２は、交流化制御信号ＣＡが論理「１」である場合は、並列走査信号ＳＰ１〜ＳＰＭのうち論理「１」である端子への走査電極印加信号Ｂ１〜ＢＭとして選択電位である電位Ｖ０を走査電極Ｙに印加し、並列走査信号ＳＰ１〜ＳＰＭのうち論理「０」である端子への走査電極印加信号Ｂ１〜ＢＭは非選択電位である電位Ｖ４を走査電極Ｙに印加することを示し、交流化制御信号ＣＡが論理「０」である場合は、並列走査信号ＳＰ１〜ＳＰＭのうち論理「１」である端子への走査電極印加信号Ｂ１〜ＢＭは選択電位である電位Ｖ５を走査電極Ｙに印加し、並列走査信号ＳＰ１〜ＳＰＭが論理「０」である端子への走査電極印加信号Ｂ１〜ＢＭは非選択電位である電位Ｖ１を走査電極Ｙに印加することを示す。
【００５０】
図６は、走査電極駆動回路４における動作を示すタイミングチャートである。時刻ｔ２０から時刻ｔ２１までの期間Ｔ１０において、図６（１）に示す走査開始信号Ｓが論理「１」となり、期間Ｔ１０内の時刻ｔ２４において図６（２）に示す信号ＣＰＬが立下ることで１垂直走査期間が始まる。１垂直走査期間は、次に走査開始信号Ｓが論理「１」となる時刻ｔ２２から時刻ｔ２３までの期間Ｔ１１において、信号ＣＰＬが立下る時刻ｔ３１までの期間Ｔ１６となる。１垂直走査期間である期間Ｔ１６において、図６（２）に示す信号ＣＰＬは、たとえば時刻ｔ２４〜ｔ３１などで液晶表示装置１における走査電極Ｙの本数Ｍと同じ数だけ立下る。
【００５１】
時刻ｔ２４において信号ＣＰＬが立下ると、図６（３）に示す並列走査信号ＳＰ１が、次に信号ＣＰＬが立下る時刻ｔ２５までの期間Ｔ１８において論理「１」となる。期間Ｔ１６における時刻ｔ２５以降の期間は、論理「０」となる。同様に、時刻ｔ２５において図６（４）に示す並列走査信号ＳＰ２が論理「１」となり、時刻ｔ２６以降は論理「０」となる。信号ＣＰＬがそれぞれの時刻において立下る毎に、図６（３）〜（７）に示す所定の並列走査信号ＳＰが次に信号ＣＰＬが立下るまで論理「１」となる。図６（３）〜（７）に示す並列走査信号ＳＰと図６（８）に示す交流化制御信号ＣＡとによって、図６（９）〜（１３）に示す走査電極印加信号Ｂが各走査電極Ｙに対して出力される。図６（８）に示す交流化制御信号ＣＡは、期間Ｔ１８毎に論理「０」と「１」とが繰返される。図６（９）に示す走査電極印加信号Ｂ１は、図６（３）に示す並列走査信号ＳＰ１が論理「１」である期間Ｔ１８の間交流化制御信号ＣＡが論理「１」であるので、選択電位である電位Ｖ０となる。期間Ｔ１６における残りの期間走査電極印加信号Ｂ１は非選択電位となるので、交流化制御信号ＣＡが論理「０」のときは電位Ｖ１となり、交流化制御信号ＣＡが論理「１」のときは電位Ｖ４となる。
【００５２】
同様に、期間Ｔ１６において、並列走査信号ＳＰが論理「１」である期間に対応する走査電極印加信号Ｂは選択電位となるので、交流化制御信号ＣＡが論理「１」のときは電位Ｖ０となり、交流化制御信号ＣＡが論理「０」のときは電位Ｖ５となる。並列走査信号ＳＰが論理「０」である期間に対応する走査電極印加信号Ｂは非選択電位となるので、交流化制御信号ＣＡが論理「０」のときは電位Ｖ１となり、交流化制御信号ＣＡが論理「１」のときは電位Ｖ４となる。
【００５３】
図７は、データ変換回路６の回路図である。データ変換回路６は、４入力ＮＯＲゲート１８と２入力ＯＲゲート１９とによって構成される。データ変換回路６には、４ビットの階調表示データＤ３〜Ｄ０が入力され、階調表示データＤ３Ａ〜Ｄ０Ａを信号電極駆動回路３に出力する。Ｄ３とＤ３ＡとはともにＭＳＢ（
Most Significant Bit）であり、Ｄ０とＤ０ＡとはともにＬＳＢ（Least
Significant Bit）である。Ｄ３〜Ｄ１はそのままＤ３Ａ〜Ｄ１Ａとして信号電極駆動回路３へと出力される。４入力ＮＯＲゲート１８には、階調表示データＤ３〜Ｄ０が入力され、出力は、
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
であるときのみ「１」となる。２入力ＯＲゲート１９には、階調表示データＤ０と、４入力ＮＯＲゲート１８の出力とが入力される。
【００５４】
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
以外のときは、４入力ＮＯＲゲート１８の出力は「０」であり、２入力ＯＲゲート１９から階調表示データＤ０がそのまま階調表示データＤ０Ａとして信号電極駆動回路３へと出力されるが、
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
であるときには４入力ＮＯＲゲート１８の出力は「１」となるために、２入力ＯＲゲート１９の出力であるＤ０Ａは「１」となる。
【００５５】
上述のようにして、階調表示データＤ３〜Ｄ０が、信号電極駆動回路３によって信号電極Ｘに印加されるオン電位であるパルスの幅が０となるようなデータ、すなわち、
（Ｄ３，Ｄ２，Ｄ１，Ｄ０）＝（０，０，０，０）
であるとき、最小のパルス幅Ｗ２となるような変換後の階調表示データ（Ｄ３Ａ，Ｄ２Ａ，Ｄ１Ａ，Ｄ０Ａ）＝（０，０，０，１）に変換する。
本実施例では、通常のＰＷＭ階調表示液晶駆動装置に図７のデータ変換回路６を加えているので、総階調数はデータ変換回路６を加えない場合に比べて、“１”だけ少なくなる。データ変換回路６の回路図における真理値表を下記表３に示す。真理値表からも分かるように、データ変換回路６への入力階調は表３の左側にあるように１６階調であるのに対し、データ変換回路６から出力され信号電極駆動回路３へ入力されるときの階調は、（０，０，０，０）が（０，０，０，１）に変換されるため１５階調となり、総階調数が１だけ少なくなる。
【表３】
図８は、交流化制御信号発生回路７の回路図である。交流化制御信号発生回路７は、論理否定素子２０とＤフリップフロップ２１とによって構成される。交流化制御信号発生回路７は、信号ＣＰＬに基づいて交流化制御信号ＣＡを発生し、信号電極駆動回路３および走査電極駆動回路４へと供給する。
【００５７】
Ｄフリップフロップ２１は、論理否定出力／Ｑが入力Ｄに接続され、論理否定素子２０の出力がクロックとして入力される。したがって、交流化制御信号発生回路７は、信号ＣＰＬの立下り毎に交流化制御信号ＣＡとして論理「０」と論理「１」とを交互に出力する。上述のようにして、液晶表示パネル２の画素の駆動電圧の極性を制御するための信号である交流化制御信号ＣＡは、１水平走査期間毎に論理「０」と論理「１」とを交互に出力する信号となる。
【００５８】
上述のように構成される液晶表示装置１において、液晶表示パネル２における画素の駆動電圧の極性が１水平走査期間毎に反転していることと、液晶表示パネル２の画素を駆動する際の交流化が正しく行われていることを説明する。
【００５９】
液晶表示装置１において、交流化制御信号発生回路７は、信号ＣＰＬが立下る毎に、すなわち１水平走査期間毎に論理「０」と論理「１」とが交互に入替わる交流化制御信号ＣＡを、信号電極駆動回路３と走査電極駆動回路４とに供給する。交流化制御信号ＣＡが論理「１」である場合は、信号電極駆動回路３は前記表１に示したように、信号電極Ｘに対してオン電位である電位Ｖ５もしくはオフ電位である電位Ｖ３を出力する。走査電極駆動回路４は、前記表２に示したように走査電極Ｙに選択電位である電位Ｖ０もしくは非選択電位である電位Ｖ４を出力する。同様に交流化制御信号ＣＡが論理「０」の場合は、信号電極駆動回路３は信号電極Ｘにオン電位である電位Ｖ０もしくはオフ電位である電位Ｖ２を出力する。走査電極駆動回路４は、走査電極Ｙに選択電位である電位Ｖ５もしくは非選択電位である電位Ｖ１を出力する。
【００６０】
したがって、走査電極Ｙが選択電位である場合と、非選択電位である場合、さらに信号電極Ｘがオン電位である場合とオフ電位である場合とをそれぞれ組合わせた４つの場合において交流化制御信号ＣＡが論理「０」と論理「１」となる場合を調べる。
【００６１】
まず、走査電極Ｙが非選択電位で信号電極Ｘがオン電位である電極の交差部分の画素に印加される電圧は、交流化制御信号ＣＡが論理「１」である場合は、Ｖ４−Ｖ５＝ＶＡであり、交流化制御信号ＣＡが論理「０」である場合は、Ｖ１−Ｖ０＝−ＶＡである。交流化制御信号ＣＡは、１水平走査期間毎に論理「０」と論理「１」とが交互に入替わるので、走査電極Ｙが非選択電位で信号電極Ｘがオン電位である電極の交差部分の画素に印加される電圧の極性は、１水平走査期間毎に反転する。また、本実施例においては、走査電極数Ｍが奇数であるので、任意の垂直走査期間内の任意の水平走査期間で論理「１」であった交流化制御信号ＣＡは、引続く垂直走査期間内の同じ水平走査期間では論理「０」となる。したがって、任意の垂直走査期間内の任意の水平走査期間で画素に印加される電圧と、引続く垂直走査期間内の同じ水平走査期間で画素に印加される電圧の極性は反転しており、液晶駆動が交流によって行われている。
【００６２】
次に、走査電極Ｙが選択電位で信号電極Ｘがオン電位である電極の交差部分の画素に印加される電圧は、交流化制御信号ＣＡが論理「１」の場合はＶ０−Ｖ５＝４×ＶＡ＋Ｖｂであり、交流化制御信号ＣＡが論理「０」の場合はＶ５−Ｖ０＝−（４×ＶＡ＋Ｖｂ）である。また、選択電位は１垂直走査期間内において１水平走査期間毎に線順次で走査電極Ｙに与えられるので、同一走査電極には１垂直走査期間内において１度しか選択電位は与えられない。
【００６３】
本実施例においては走査電極数Ｍが奇数であるので、任意の垂直走査期間内の任意の水平走査期間で、論理「１」であった交流化制御信号ＣＡは、引続く垂直走査期間の同じ水平走査期間では論理「０」となる。したがって、任意の垂直走査期間内の任意の水平走査期間で画素に印加される電圧と、引続く垂直走査期間内の同じ水平走査期間で画素に印加される電圧の極性は反転しており、液晶駆動は交流によって行われている。
【００６４】
同様に、走査電極Ｙが選択電位で信号電極Ｘがオフ電位である電極の交差する部分の画素に印加される電圧は、交流化制御信号ＣＡが論理「１」の場合はＶ０−Ｖ３＝２×ＶＡ＋Ｖｂであり、交流化制御信号ＣＡが論理「０」の場合はＶ５−Ｖ２＝−（２×ＶＡ＋Ｖｂ）である。また、選択電位は１垂直走査期間内においては、１水平走査期間毎に線順次で走査電極に与えられるので、同一走査電極には１垂直走査期間内において１度しか選択電位は与えられない。
【００６５】
本実施例においては走査電極数Ｍが奇数であるので、任意の垂直走査期間内の任意の水平走査期間で、論理「１」であった交流化制御信号ＣＡは、引続く垂直走査期間の同じ水平走査期間では論理「０」となる。したがって、任意の垂直走査期間内の任意の水平走査期間で画素に印加される電圧と、引続く垂直走査期間内の同じ水平走査期間で画素に印加される電圧の極性は反転しており、液晶駆動は交流によって行われている。
【００６６】
以上のように本実施例においては、液晶表示パネルの画素の駆動電圧の特性が１水平走査期間毎に反転しており、液晶表示パネルの画素の駆動の交流化が正しく行われる。
【００６７】
次に、本実施例において表示パターンによらず画素駆動電圧波形の鈍りの回数がほぼ同じとなり、画素駆動電圧実効値の低下の差が少なくなり、その結果液晶表示パネルの表示からクロストークを減少させることができることを説明する。従来技術と同様に、前記図９に示す液晶表示パネルの表示例２９にて説明する。前述したように、図９に示す液晶表示パネルの表示例２９において、Ｘ１〜Ｘ６はそれぞれ信号電極を示し、Ｙ１〜Ｙ９はそれぞれ走査電極を示す。また、表示例２９において黒丸はオフ表示を示し、白丸はオン表示を示し、斜線の入った丸は中間調の表示であることを示す。図１０は、前記図９に示す表示を行った場合の連続した垂直走査期間（２フレーム期間）の信号波形である。
【００６８】
本実施例における液晶表示装置１では、図９に示すような表示を行うために、図１０（１）〜（７）に示す波形の信号を各電極に印加する。図１０（１）〜（７）に示す信号波形は１水平走査期間毎に液晶表示パネル２の画素を駆動する電圧極性を反転させて交流化を行う場合の信号波形である。また、１水平走査期間内でオン電位であるパルス幅Ｗ１を調整し、中間調の表示を行っている。さらに、階調表示データに基づいて決定されるオン電位であるパルス幅が０であるときは、水平走査期間の開始時刻から予め定める期間Ｗ２は、オン電位を信号電極に印加する。図１０（１）は、図９に示す走査電極Ｙ３に印加される走査電極印加信号の波形図である。図１０（２）〜（７）は、それぞれ図９に示す信号電極Ｘ１〜Ｘ６に印加される信号電極印加信号の波形図である。液晶表示パネル２の走査電極抵抗、信号電極抵抗、液晶層の静電容量等に起因する時定数などによって印加電圧の立上り、立下り毎に電圧波形の鈍りが発生する。
【００６９】
図１１（１）〜（６）に示す波形は、前述のような要因によって発生する波形の鈍りを考慮した図１０（１）に示す信号波形と、図１０（２）〜（７）に示す信号波形とのそれぞれの合成波形であり、走査電極Ｙ３と信号電極Ｘ１〜Ｘ６の交差部分に存在する画素にそれぞれ印加される画素駆動電圧波形である。図１１（１）〜（６）に示される各画素駆動電圧波形を比較すると、波形の鈍りの回数がほぼ同じであることが確認できる。波形の鈍りの回数が１番少ないのは、図９の白丸で示されるオン表示に対応する図１１（２）に示される波形であり、１垂直走査期間において波形が９回鈍っている。また、波形の鈍りの回数が１番多いのは、図９の黒丸で示されるオフ表示と斜線の入った丸で示される中間調表示とに対応する図１１（１），（３），（５）に示される波形であり、１垂直走査期間において波形が１１回鈍っている。図１１（２）に示される波形は、前記図９の信号電極Ｘ２と走査電極Ｙ１〜Ｙ９との縦１列に並んだ各交差部分に存在する画素に対して表示を行った場合における、走査電極Ｙ３と信号電極Ｘ２との交差部分に存在する画素にオン表示のために印加される画素駆動電圧波形である。図１１（６）に示される波形は、走査電極Ｙ３と信号電極Ｘ６との交差部分に存在する画素にオン表示のために印加される画素駆動電圧波形である。
図１１（１）に示される波形は、走査電極Ｙ３と信号電極Ｘ１との交差部分に存在する画素にオフ表示のために印加される画素駆動電圧波形であり、図１１（３）に示される波形は走査電極Ｙ３と信号電極Ｘ３との交差部分に存在する画素に中間調表示のために印加される画素駆動電圧波形であり、図１１（５）に示される波形は走査電極Ｙ３と信号電極Ｘ５との交差部分に存在する画素にオフ表示のために印加される画素駆動電圧波形である。図１１（４）に示される波形は、走査電極Ｙ３と信号電極Ｘ４との交差部分に存在する画素にオフ表示のために印加される画素駆動電圧波形である。
【００７０】
前述のように、従来技術においては、１垂直走査期間における波形の鈍りの回数が最低で３回で最高で１１回と表示内容によっては著しく鈍りの回数の差があったのに対し、本実施例では、１垂直走査期間における波形の鈍りの回数が最低で９回、最高で１１回と鈍りの回数の差は２（＝１１−９）回となり、従来技術と比べて大幅に減少する。波形の鈍りの回数が１番少ない図１１（２）に示される波形の、走査電極Ｙ３の水平走査期間と引続く１水平走査期間との連続する２水平走査期間での鈍りの回数は、各１回ずつ、合計２回である。
波形の鈍りの回数が１番多い図１１（１），（３），（５）に示される波形の走査電極Ｙ３の水平走査期間と引続く１水平走査期間との連続する２水平走査期間での鈍りの回数は、３回と１回であって合計４回である。このように、選択電位が印加される水平走査期間と引続く水平走査期間との連続する２水平走査期間の鈍りの回数差は、前述の３回と前述の１回との差であって、２（＝３−１）回であり、１垂直走査期間の鈍りの回数差２（＝１１−９）と等しい。
また図１１（１）〜（６）に示されるすべての波形において、選択電位が印加される第３水平走査期間と連続しない（すなわちその第３水平走査期間の両隣の第２および第４水平走査期間を除いた）２水平走査期間（すなわち第５および第６水平走査期間、第６および第７水平走査期間、第７および第８水平走査期間、ならびに第８および第９水平走査期間）では、波形の鈍りの回数が２回である。
【００７１】
上述のように、本実施例における液晶表示装置１では、鈍りの回数差は選択電位が印加される水平走査期間と引続く水平走査期間との連続する２水平走査期間のみで生じる。図９に示す液晶表示パネルの表示例２９では、信号電極数Ｌ＝６、走査電極数Ｍ＝９として説明を行ったが、実際の液晶表示装置では走査電極数Ｍがもっと多くなるので、従来技術では波形の鈍りの回数の差が増加し、画素駆動電圧実効値の電圧低下の差が大きくなる。そのため、液晶表示パネル２の表示にクロストークが増えることとなるが、本実施例に示す駆動方法では、１垂直走査期間の鈍りの回数が増えることにもかかわらず、鈍りの回数差は２回のままであり、画素駆動電圧実効値の電圧低下の差はほとんどなく、液晶表示パネル２の表示のクロストークが極めて少ない有効な表示を行うことができる。
【００８１】
【発明の効果】
以上のように本発明によれば、表示パターンによって信号電極毎にばらつきのあった１水平走査期間における画素に印加される電圧波形の立上りおよび立下りの合計回数がほぼ揃い、回数が異なってもたかだか２回とほぼ一定になるので、立上り、立下り毎に発生する画素に印加される印加電圧の鈍りの回数差が原因となって発生していたクロストークをほぼなくすことができる。また、オン電位である期間が０になるような階調表示データが入力されてもオン電位が予め定める期間印加される階調表示データに変換されるために、オン電位である期間が０になる場合のみ有効となるような回路が必要なくなる。
【００８２】
また本発明によれば、液晶表示パネルを各駆動手段によって駆動し、また変換手段によって信号電極に印加されるオン電位である期間が０となるような階調表示データは、オン電位が予め定める期間印加される階調表示データに変換される。そのため、表示パターンによって信号電極毎にばらつきのあった１水平走査期間における画素に印加される印加電圧波形の立上りおよび立下りの合計回数が揃い、回数が異なってもたかだか２回とほぼ一定になるので、立上り、立下り毎に発生する画素に印加される印加電圧の鈍りの回数差が原因となって発生していたクロストークをほぼなくすことができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例である液晶表示装置１の構成を示すブロック図である。
【図２】 信号電極駆動回路３の構成を示すブロック図である。
【図３】 並列信号Ｄ３Ｐ〜Ｄ０Ｐと階調並列論理パルスＤＧの関係を示す図である。
【図４】 信号電極駆動回路３の動作を示すタイミングチャートである。
【図５】 走査電極駆動回路４の構成を示すブロック図である。
【図６】 走査電極駆動回路４の動作を示すタイミングチャートである。
【図７】 データ変換回路６の回路図である。
【図８】 交流化制御信号発生回路７の回路図である。
【図９】 液晶表示パネルにおける表示例２９を示す図である。
【図１０】 液晶表示装置１において図９に示す表示例２９を表示する場合の連続した２垂直走査期間の信号波形である。
【図１１】 液晶表示装置１において図９に示す表示例２９を表示する場合の波形の鈍りを考慮した実際の画素駆動電圧波形である。
【図１２】 従来の中間調を表示する液晶表示装置３０の概略的な構成を示すブロック図である。
【図１３】 液晶表示装置３０において図９に示す表示例２９を表示する場合の各電極に与える信号波形である。
【図１４】 液晶表示装置３０において図９に示す表示例２９を表示する場合の理想的な画素駆動電圧波形である。
【図１５】 液晶表示装置３０において図９に示す表示例２９を表示する場合の波形の鈍りを考慮した実際の画素駆動電圧波形である。
【符号の説明】
１，２２，４１，４２ 液晶表示装置
２ 液晶表示パネル
３ 信号電極駆動回路
４ 走査電極駆動回路
５ 電源電圧発生回路
６ データ変換回路
７ 交流化制御信号発生回路
８，１４ シフトレジスタ
９ データラッチ回路
１０ 階調デコーダ
１１，１５ 第１レベルシフタ
１２，１６ 第２レベルシフタ
１３，１７ 液晶ドライバ
１８ ４入力ＮＯＲゲート
１９ ２入力ＯＲゲート
２０ 論理否定素子
２１ Ｄフリップフロップ
Claims (2)
- 互いに交差して配置される複数の信号電極と奇数の走査電極との間に液晶層を介在して構成され、信号電極と走査電極との交差部分を画素とする液晶表示パネルの駆動方法において、
ＬＳＢからＭＳＢまでのビットから成り、水平走査期間毎に各画素に表示される階調表示データ（Ｄ３〜Ｄ０）が外部から入力され、
１垂直走査期間毎に、かつ１水平走査期間毎に、予め定める基準電位を中央値として極性が反転する第１および第２選択電位Ｖ０，Ｖ５を線順次で各走査電極に印加し、前記第１および第２選択電位Ｖ０，Ｖ５とは逆極性の第１および第２非選択電位Ｖ４，Ｖ１を、第１および第２選択電位Ｖ０，Ｖ５が印加されていない残りの走査電極に印加し、
信号電極には、
（ａ）前記階調表示データの全てのビットが、論理「１」でも論理「０」でもないとき、
（ａ１）前記水平走査期間内で、前記第１および第２選択電位Ｖ０，Ｖ５が印加された走査電極に対応する画素に表示される階調表示データに基づいて決定される各水平走査期間の開始時刻からのオン表示期間Ｗ１は、前記第１選択電位Ｖ０とは逆極性であってかつ第２選択電位Ｖ５と等しい第１オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、第１選択電位Ｖ０とは逆極性の第１オフ電位Ｖ３を印加し、または
（ａ２）前記オン表示期間Ｗ１は、前記第２選択電位Ｖ５とは逆極性であってかつ第１選択電位Ｖ０と等しい第２オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、前記第２選択電位Ｖ５とは逆極性の第２オフ電位Ｖ２を印加し、
Ｖ０ − Ｖ１ ＝ Ｖ１ − Ｖ２ ＝ Ｖ３ − Ｖ４ ＝ Ｖ４ − Ｖ５ ＝ ＶＡ
Ｖ２ − Ｖ３ ＝ Ｖｂ
であり、
（ｂ）前記階調表示データの全てのビットが論理「１」であるとき、前記オン表示期間は、１水平走査期間Ｔ１８の全期間とし、第１または第２オン電位を印加し、
（ｃ）前記階調表示データの全てのビットが論理「０」であってオン表示期間が０であるときのみ、当該階調表示データを、ＬＳＢのみが論理「１」であって他のビットが論理「０」である階調表示データ（Ｄ３Ａ〜Ｄ０Ａ）に変換して、前記オン表示期間を最小の期間Ｗ２にして、
（ｃ１）その最小の期間Ｗ２は、第１オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第１オフ電位Ｖ３を印加し、または
（ｃ２）前記最小の期間Ｗ２は、第２オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第２オフ電位Ｖ２を印加することを特徴とする液晶表示パネルの駆動方法。 - 互いに交差して配置される複数の信号電極と奇数の走査電極との間に液晶層を介在して構成され、信号電極と走査電極との交差部分を画素とする液晶表示パネルの駆動装置において、
（Ａ）ＬＳＢからＭＳＢまでのビットから成り、水平走査期間毎に各画素に表示される階調表示データ（Ｄ３〜Ｄ０）が外部から入力され、
（Ｂ）１垂直走査期間毎に、かつ１水平走査期間毎に、予め定める基準電位を中央値として極性が反転する第１および第２選択電位Ｖ０，Ｖ５を線順次で各走査電極に印加し、前記第１および第２選択電位Ｖ０，Ｖ５とは逆極性の第１および第２非選択電位Ｖ４，Ｖ１を、第１および第２選択電位Ｖ０，Ｖ５が印加されていない残りの走査電極に印加する走査電極駆動手段と、
（Ｃ）信号電極駆動手段であって、
階調表示データが与えられ、
信号電極には、
（ｃ１）その与えられる階調表示データの全てのビットが、論理「１」でも論理「０」でもないとき、
（ｃ１−１）前記水平走査期間内で、前記第１および第２選択電位Ｖ０，Ｖ５が印加された走査電極に対応する画素に表示される階調表示データに基づいて決定される各水平走査期間の開始時刻からのオン表示期間Ｗ１は、前記第１選択電位Ｖ０とは逆極性であってかつ第２選択電位Ｖ５と等しい第１オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、第１選択電位Ｖ０とは逆極性の第１オフ電位Ｖ３を印加し、または
（ｃ１−２）前記オン表示期間Ｗ１は、前記第２選択電位Ｖ５とは逆極性であってかつ第１選択電位Ｖ０と等しい第２オン電位を印加し、そのオン表示期間Ｗ１の後の残りの期間は、前記第２選択電位Ｖ５とは逆極性の第２オフ電位Ｖ２を印加し、
Ｖ０ − Ｖ１ ＝ Ｖ１ − Ｖ２ ＝ Ｖ３ − Ｖ４ ＝ Ｖ４ − Ｖ５ ＝ ＶＡ
Ｖ２ − Ｖ３ ＝ Ｖｂ
であり、
（ｃ２）前記階調表示データの全てのビットが論理「１」であるとき、前記オン表示期間は、１水平走査期間Ｔ１８の全期間とし、第１または第２オン電位を印加し、
前記与えられる階調表示データ（Ｄ３−Ｄ０）の全てのビットが論理「０」であるとき、前記オン表示期間Ｗ１は０である信号電極駆動手段と、
（Ｄ）前記外部から入力される階調表示データ（Ｄ３〜Ｄ０）が与えられ、前記外部から入力される階調表示データ（Ｄ３〜Ｄ０）の全てのビットが論理「０」であってオン表示期間が０であるときのみ、当該階調表示データ（Ｄ３〜Ｄ０）を、ＬＳＢのみが論理「１」であって他のビットが論理「０」である階調表示データ（Ｄ３Ａ〜Ｄ０Ａ）に変換して、前記オン表示期間を最小の期間Ｗ２にして、
（ｄ１）その最小の期間Ｗ２は、第１オン電位を印加し、前記最小期間Ｗ２の後の残りの期間は、第１オフ電位Ｖ３を印加させ、または
（ｄ２）前記最小の期間Ｗ２は、第２オン電位を印加させ、前記最小期間Ｗ２の後の残りの期間は、第２オフ電位Ｖ２を印加させるデータ変換手段とを含むことを特徴とする液晶表示パネルの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29185894A JP3688741B2 (ja) | 1994-11-25 | 1994-11-25 | 液晶表示パネルの駆動方法および駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29185894A JP3688741B2 (ja) | 1994-11-25 | 1994-11-25 | 液晶表示パネルの駆動方法および駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08146927A JPH08146927A (ja) | 1996-06-07 |
| JP3688741B2 true JP3688741B2 (ja) | 2005-08-31 |
Family
ID=17774339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29185894A Expired - Fee Related JP3688741B2 (ja) | 1994-11-25 | 1994-11-25 | 液晶表示パネルの駆動方法および駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688741B2 (ja) |
-
1994
- 1994-11-25 JP JP29185894A patent/JP3688741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08146927A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199257B1 (ko) | 매트릭스형 액정표시장치와 그 구동회로 | |
| JP2962985B2 (ja) | 液晶表示装置 | |
| EP0358486B1 (en) | Method of driving a liquid crystal display | |
| TW200405068A (en) | Low power LCD with gray shade driving scheme | |
| JP3508115B2 (ja) | 液晶装置及びその駆動方法並びに駆動回路 | |
| KR100209976B1 (ko) | 액정 구동 장치 | |
| JP3410952B2 (ja) | 液晶表示装置およびその駆動方法 | |
| WO1996035976A1 (fr) | Procede de commande d'affichage a cristaux liquides antiferroelectriques et appareil afferent | |
| JP2003005716A (ja) | 画像表示装置及びその駆動方法 | |
| JP3688741B2 (ja) | 液晶表示パネルの駆動方法および駆動装置 | |
| JPH0876091A (ja) | 液晶パネル駆動方法及び装置 | |
| JPH02149889A (ja) | 表示装置の駆動方法および装置 | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3233010B2 (ja) | 液晶表示装置 | |
| JP3391048B2 (ja) | 液晶装置の駆動方法、液晶装置の駆動回路及び表示装置 | |
| JP2664910B2 (ja) | デイスプレイ | |
| JP2661473B2 (ja) | 表示素子の駆動方法とその駆動方法を実現する駆動回路及び表示装置 | |
| JPH0990914A (ja) | 液晶駆動方法 | |
| JP2501462B2 (ja) | 液晶階調表示を行なう装置 | |
| JPH10123481A (ja) | 液晶表示装置 | |
| JP2002229524A (ja) | 単純マトリクス型液晶表示パネルの駆動回路及び液晶表示装置 | |
| JPH04276794A (ja) | 液晶表示装置 | |
| JPH0749668A (ja) | 単純マトリックス駆動型液晶表示装置 | |
| JPH05173508A (ja) | 液晶表示装置の駆動方法 | |
| KR970007425A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |