JP3670523B2 - 光半導体素子収納用パッケージ - Google Patents

光半導体素子収納用パッケージ Download PDF

Info

Publication number
JP3670523B2
JP3670523B2 JP21806399A JP21806399A JP3670523B2 JP 3670523 B2 JP3670523 B2 JP 3670523B2 JP 21806399 A JP21806399 A JP 21806399A JP 21806399 A JP21806399 A JP 21806399A JP 3670523 B2 JP3670523 B2 JP 3670523B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
wiring layer
electronic cooling
cooling element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21806399A
Other languages
English (en)
Other versions
JP2001044309A (ja
Inventor
正光 鬼谷
成樹 山田
安彦 吉原
秀洋 有川
政信 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21806399A priority Critical patent/JP3670523B2/ja
Publication of JP2001044309A publication Critical patent/JP2001044309A/ja
Application granted granted Critical
Publication of JP3670523B2 publication Critical patent/JP3670523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は光半導体素子を収容する為の光半導体素子収納用パッケージに関するものである。
【0002】
【従来技術】
従来、光半導体素子を収容するための光半導体素子収納用パッケージは、一般に、金属からなる基体表面に光半導体素子がペルチェ素子等の電子冷却素子を介して載置されるとともに、前記基体表面に前記光半導体素子と前記電子冷却素子とを囲むように金属からなる枠体が銀ロウなどのロウ材を介して接合されており、該枠体の側面には貫通孔及び切欠部が形成されている。また、前記枠体の上面には蓋部材が配設され、前記基体、前記枠体および蓋部材で気密に封止されたキャビティが形成されて、前記光半導体素子および電子冷却素子は気密に封止されたキャビティ内に収納される。
【0003】
そして、前記枠体の貫通孔内には、光ファイバ部材等の光信号を伝達する部材を収納するための空間を有する金属からなる筒状の固定部材が挿入され、その先端部にはロウ材等を介して接合され、前記固定部材を封止するとともに、光半導体素子で励起した光を光ファイバ部材等へ透過するための非晶質ガラスなどからなる透光性部材が形成されている。
【0004】
また、前記枠体の切欠部には、配線層が形成されたアルミナ等のセラミックス等の絶縁体からなる凸形状の接続部材が挿入されるとともに、前記配線層は光半導体素子及び電子冷却素子の各電極とボンディングワイヤやリード線などによって電気的に接続されている。
【0005】
ここで、前記配線層は接続部材の絶縁体を介して前記金属からなる枠体壁面を通過するように、すなわち枠体壁面では絶縁体の内部に位置するように配設され、キャビティの内部から外部にわたって連続的に形成されており、前記接続部材は該配線層を介して光半導体素子にキャビティ外部から入力された信号を伝達する、いわゆるフィードスルー構造となっている。
【0006】
かかる光半導体素子収納用パッケージでは、光半導体素子にキャビティ外部から前記配線層を介して駆動信号を供給して光励起を生ぜしめ、該励起された光を光信号として透光性部材を介して光ファイバ部材に伝達し、該光ファイバ部材内を高速で伝達させることができることから、高速光通信などに使用されている。
【0007】
また、上記光半導体素子収納用パッケージは、温度によって励起される光の波長が変化するために、光信号に誤差が生じやすく、ペルチェ素子などの電子冷却素子により光半導体素子を冷却して光半導体素子の温度変化を小さくすることが提案されている。
【0008】
さらに、上述の光半導体素子収納用パッケージにおいては、上述した接続部材に形成される配線層は、その一部が絶縁体であるセラミックス内部に形成されるために、該セラミックスと同時焼成によって形成する必要があることから、一般にタングステンやモリブデン、マンガンなどの高融点金属で形成されていた。
【0009】
【発明が解決しようとする課題】
しかしながら、タングステンやモリブデンは、単体での抵抗温度係数が3000〜4500ppm/℃であり、また、配線基板上に形成される配線層の場合、抵抗温度係数は単体の値の8〜10倍と非常に高くなる。そのため、配線層に電子冷却素子及び光半導体素子を作動させた際に生じる熱が作用して配線層の温度が高くなると、電気抵抗値が極端に大きくなり、電子冷却素子に加される電力に大きな誤差が生じて電子冷却素子の冷却能力が低下する結果、光半導体素子の温度が変化して励起する光の波長に大きな誤差が生じ、光通信を正確に行うことができないという欠点を有していた。
【0010】
本発明は上記欠点に対してなされたもので、その目的は光半導体素子が励起する光の波長を安定化して正確な光通信を行うことができる光半導体素子収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】
本発明者らは、上記課題に対して検討を重ねた結果、タングステンおよび/またはモリブデンに銅を添加することによって抵抗温度係数を著しく小さくできるとともに、接続部材のセラミックスとの同時焼成が可能であることを見いだし、これを電気冷却素子に接続される配線層として用いることによって、上記目的を達成できることを見いだし、本発明に至った。
【0012】
すなわち、本発明の光半導体素子収納用パッケージは、表面に光半導体素子を電子冷却素子を介して載置するための基体と、該基体表面に前記光半導体素子載置部を囲むように形成され、側部に切欠部を有する枠体と、前記切欠部に挿着され、光半導体素子または電子冷却素子の電極と電気的に接続された複数の配線層が形成された絶縁体からなる接続部材と、前記枠体の表面に形成され、光半導体素子を気密に封止する蓋部材とを具備するものであって、前記接続部材に形成された配線層のうち、少なくとも電子冷却素子の電極に接続される配線層が、Cuと、Wおよび/またはMoとを含有し、かつそのいずれかを主成分とする導体層からなるとともに、前記電子冷却素子の電極に接続される配線層の室温から100℃における抵抗温度係数が1000ppm/℃以下であることを特徴とするものである。
【0013】
ここで、前記電子冷却素子の電極に接続される配線層が、10〜70体積%のCuと、30〜90体積%のWおよび/またはMoとを含有すること前記接続部材がアルミナまたは窒化アルミニウムを主成分とするセラミックスからなることが望ましい。
【0014】
さらに、前記接続部材と前記配線層とが同時焼成によって形成されてなることが望ましい。
【0015】
【発明の実施の形態】
本発明の光半導体素子収納用パッケージの一例を図1の概略断面図および図2の平面図を基に説明する。
図1において、1は金属基体、2は金属枠体、3は蓋部材である。この基体1と枠体2と蓋部材3とで内部に光半導体素子4を収容するためのキャビティ15が構成される。
【0016】
基体1は表面の略中央部に光半導体素子4が載置される載置部1aを有し、載置部1aにはペルチェ素子などの電子冷却素子5が金−シリコンロウ材などの接着剤により接着固定されるとともに、電子冷却素子5表面には光半導体素子4が配設され、銀ロウ等のロウ材を介して、電子冷却素子5表面に接着、固定されている。
【0017】
基体1は鉄−ニッケル−コバルト合金や銅−タングステン合金などの金属材料からなり、たとえば、鉄−ニッケル−コバルト合金からなる場合、鉄−ニッケル−コバルト合金のインゴット(塊)に圧延加工法や打ち抜き加工法など、従来周知の金属加工等を施すことによって作製される。
【0018】
なお、基体1の表面に、耐食性に優れかつロウ材に対して濡れ性の良い金属、具体的には厚さ2〜6μmのニッケル層と厚さ0.5〜5μmの金層を順次、メッキ法により被着させておくと基体1が酸化腐食を有効に防止することができるとともに基体1表面に配設される電子冷却素子5を強固に接着固定させることができる。
【0019】
また、基体1の表面には、光半導体素子4が載置される載置部1aを囲むように特に基体1の外周部に枠体2が配設され、基体1と銀ロウ材を介して接合されている。前記枠体2は鉄−ニッケル−コバルト合金のインゴット(塊)をプレス加工により枠状とすることによって形成されている。
【0020】
また、前記枠体2はその側面に枠体2の側部に従来周知のドリル孔あけ加工等によって所定形状に形成された概略円形形状の貫通孔2aが設けられ、貫通孔2aには筒状の固定部材9が挿入、固定され、さらに固定部材9のキャビティ15内に挿入された端部には透光性部材10が取着されている。
【0021】
固定部材9は筒状であり、その内部に光ファイバ部材11を挿入するための空間を有し、光半導体素子4が励起した光を固定部材9のキャビティ15内に挿入された端部に形成された透光性部材10を介して光ファイバ部材11に伝達させるものである。筒状の固定部材9は鉄−ニッケル−コバルト合金や鉄−ニッケル合金などの金属材料からなり、たとえば、鉄−ニッケル合金のインゴット(塊)をプレス加工により筒状とすることによって形成される。
【0022】
また、透光性部材10は固定部材9の内部空間を塞ぎ、基体1と枠体2と蓋部材3とからなる容器の気密封止を保持させる作用をもなす。
【0023】
透光性部材10は、例えば、酸化ケイ素、酸化鉛を主成分とした鉛系及びホウ酸、珪酸を主成分としたホウケイ酸系の非晶質ガラスで形成されており、該非晶質ガラスは結晶軸が存在しないことから、光半導体素子4の励起した光を複屈折を起こすことなくそのまま光ファイバ部材11へ授受することができることから、光信号の伝送効率を高めることができる。
【0024】
透光性部材10を固定部材9へ接続する方法は、例えば、透光性部材10の外周部に予めメタライズ層を被着させておき、該メタライズ層と固定部材9とを金−錫合金などのロウ材を介しロウ付けすることによって行うことができ、これによってキャビティ15内の気密性が向上し、キャビティ15内部に収容する半導体素子4を長期間にわたり正常かつ安定に作動させることができる。
【0025】
また、枠体2はその側面、図1では固定部材9形成面と直行した対向する2つの面に概略矩形形状の切欠部2bが形成されており、該切欠部2bには接続部材6が挿着されている。
【0026】
接続部材6は凸形状のアルミナや窒化アルミニウム等のセラミックス等からなる絶縁体7と一部が絶縁体7の内部に配設された複数個の配線層8a、8bから構成され、配線層8a,8bを枠体2に対し絶縁体7を介して電気的絶縁をもって枠体2の壁面の切欠部2bに挿着される。
【0027】
また、接続部材6にはキャビティ15内部から外部へ、枠体2の内面側から外面側に導出する複数の配線層8a、8bが形成されており、配線層8a、8bのキャビティ15の端部には光半導体素子4及び電子冷却素子5の各電極とそれぞれリード12を介して電気的に接続され、またキャビティ15の外側の端部には外部回路と接続される外部リード端子13がロウ材を介して電気的に接続されている。
【0028】
前記接続部材6は、例えば、主成分であるアルミナに対して、酸化ケイ素、酸化マグネシウム、酸化カルシウム、酸化マンガン等の原料粉末に適当な有機溶剤、溶媒を添加混合してスラリーを作製し、これを従来周知のドクターブレード法やカレンダーロール法によりシート状に形成されたセラミックグリーンシートに適当な打ち抜き加工を施し、打ち抜き加工されたセラミックグリーンシートに配線層8形成用の後述する金属に有機溶剤、溶媒等を添加混練したペーストをスクリーン印刷法などの手法により所望のパターンに形成した後、配線層パターン表面に所定形状の前記セラミックグリーンシートを所定枚数積層し、1200℃〜1500℃で焼成することにより作製される。
【0029】
なお、本発明によれば、上記焼成温度は配線層を変形なく形成するために1400℃以下であることが望ましい。そのためには、上記添加物のうち、酸化マンガンを2〜10重量%を必須成分として添加することが望ましく、これにより、アルミナ質セラミックスの焼結温度を100℃以上低下させることができる。
【0030】
本発明によれば、電子冷却素子5に接続される配線層8aがCuと、Wおよび/またはMoとを含有し、かつそのいずれかを主成分とする導体層からなることが大きな特徴であり、これによって、配線層の抵抗の温度変化が小さくできることから、配線層8aから電子冷却素子5へ供給される電力を安定化でき、電子冷却素子5の冷却特性を安定化できる結果、光半導体素子4で励起される光の波長の誤差を小さくでき正確な光通信が可能となる。
【0031】
また、Wおよび/またはMoのみに比べて、Cuを添加することにより抵抗値自体も、特にシート抵抗8Ω/□と小さくできることから、駆動電力を小さくできるとともに、配線層8aでの発熱を小さくでき、パッケージ全体の発熱量を小さくできるとともに、電子冷却素子5の冷却特性を高めることができる。
【0032】
ここで、配線層8aの抵抗の温度変化を小さくする点、およびアルミナや窒化アルミニウムとの同時焼成できる点で、Cuの含有量は10〜70体積%、特に30〜70体積%、さらに50〜60体積%、Wおよび/またはMoの含有量は30〜90体積%形成されることが望ましい。
【0033】
また、配線層8aの組織は、Cuのマトリックス中に1〜10μmの粒状のWおよび/またはMoが分散した構成からなることが望ましい。なお、配線層8a中には、Wおよび/またはMo粒子の分散性を高めるために上記主成分金属の他にNi、Nb等の金属、あるいはNi、Nb等の酸化物等が1%以下含有されていても良いが、配線層8aの室温から100℃における抵抗温度係数は1000ppm/℃以下であることが望ましい。
【0034】
また、配線層8bは、配線層8aと同じ成分からなる導体層にて形成されることが望ましいが、Wおよび/またはMoを主成分金属として形成しても良い。なお、配線層8は、配線幅50〜2000μm、配線層厚み5〜30μmにて形成される。
【0035】
さらに、配線層8a、8bはその露出する表面にニッケル、金などの耐食性に優れ、かつロウ材との濡れ性に優れる金属層を1μm〜20μmの厚みにメッキ法により被着させておくと、配線層8a、8bの酸化腐食を有効に防止することができるとともに配線層8a、8bへのリード12の接続を強固と成すことができるが、前記メッキ層は、抵抗を上昇させることなく、また抵抗温度係数を上昇させない組成、厚みに形成することが望ましい。
【0036】
また、配線層8a、8bは外部リード端子13と銀ロウ等のロウ材を介してロウ付けされており、キャビティ15内部に収容する光半導体素子4及び電子冷却素子5の各電極は配線層8a、8bと、外部リード端子13とを介して外部回路に電気的に接続される。
【0037】
外部リード端子13は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金などの金属材料からなり、たとえば、鉄−ニッケル合金のインゴット(塊)に圧延加工法や打ち抜き加工法など、従来周知の金属加工法を施すことによって所定の形状に成形される。
【0038】
さらに、枠体2表面に、例えば、鉄−ニッケル−コバルト合金や鉄−ニッケル合金などの金属からなる蓋部材3が接合され、これによって基体1と枠体2と蓋部材3とからなるキャビティ15内部に光半導体素子4および電子冷却素子5が気密に封止される。なお、蓋部材3の枠体2上面への接合は例えば、シームウェルド法などの溶接によって行われる。
【0039】
上記構成からなる本発明の光半導体素子収納用パッケージにおいて、枠体2の一部に挿入した筒状の固定部材9に光ファイバ部材11をYAG溶接等によって取着接続して、光半導体装置を作製することができる。
【0040】
かかる半導体装置は電子冷却素子5により光半導体素子4を冷却しつつ光半導体素子4に外部回路から供給される駆動信号によって光励起を起こさせ、該励起した光を透光性部材10を介して光ファイバ部材11に授受させるとともに、光ファイバ部材11内を高速に伝達させることによって高速通信が可能となる。
【0041】
【実施例】
平均粒径1.7μmの表1に示す金属組成粉末と、該金属粉末の合計量に対して、NiOを0.05%添加するとともに、所定量のアクリルバインダ、有機溶剤を添加、混練し、配線層8a形成用の導体ペーストを作製した。
【0042】
一方、平均粒径1.8μmのアルミナを主成分として、MgOを0.5重量%、SiO2 を6重量%、Mn2 3 を6重量%の比率で添加、混合し、ドクターブレード法によってシート状成形体(セラミックグリーンシート)を作製し、これに上述の導体ペーストをスクリーン印刷によって配線幅150μm×配線厚み15μm×長さ45mmパターンに印刷塗布し、その表面の配線パターンの中央部20mmの部分にセラミックグリーンシートを1枚積層した後、1300℃で焼成することにより配線層8a評価用の抵抗測定用試料を得た。作製した抵抗測定用試料を温度制御可能なヒーターブロック上にセットし、試料表面の温度を室温から100℃の範囲で変化させたときの抵抗値を測定し、温度に対する抵抗値の変化率を測定し、抵抗温度係数を算出した。結果は表1に示した。
【0043】
【表1】
Figure 0003670523
【0044】
表1に示すように配線層中にCuを含有しない試料No.1では、抵抗温度係数が1000ppm/℃をはるかに越え、また、配線層の主成分金属がCu単独でWおよびMoを実質的に含まない試料No.9では、配線層が溶融し、アルミナ質セラミックスとの同時焼成ができなかった。
【0045】
これに対して、本発明の範囲内の配線層では、抵抗温度係数が1000ppm/℃以下となり、これを光半導体素子収納用パッケージの電気冷 却素子と接続される配線層として用いることによって、精度の高い光通信が可能となる。
【0046】
【発明の効果】
以上、詳述したとおり、本発明の光半導体素子収納用パッケージによれば、電子冷却素子に接続される配線層を、Cuと、Wおよび/またはMoとを含有し、かつそのいずれかを主成分とする導体層で形成するとともに、前記電子冷却素子の電極に接続される配線層の室温から100℃における抵抗温度係数を格段に小さくすることによって、配線層に光半導体素子や電子冷却素子などを作動させた際に生じる熱が作用しても電気抵抗値が大きく変わることはなく、その結果、電子冷却素子に印加される電力も均一になると共に電子冷却素子による光半導体素子の冷却も均一となり、光半導体素子の励起する光の波長を常に一定として光通信を正確に行うことができる。
【図面の簡単な説明】
【図1】本発明の光半導体素子収納用パッケージの一実施例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの蓋部材を除いた平面図である。
【符号の説明】
1………・金属基体
1a・ ……・載置部
2………・金属枠体
2a……・・貫通孔
2b・ ……・切欠部
3………・蓋部材
4………・光半導体素子
5………・電子冷却素子
6………・接続部材
7………・絶縁体
8a、8b…・配線層
9………・固定部材
10……・透光性部材
11……・光ファイバ部材
12……・リード
13……・外部接続リード
15……・キャビティ

Claims (4)

  1. 表面に光半導体素子を電子冷却素子を介して載置するための基体と、該基体表面に前記光半導体素子載置部を囲むように形成され、側部に切欠部を有する枠体と、前記切欠部に挿着され、光半導体素子または電子冷却素子の電極と電気的に接続された複数の配線層が形成された絶縁体からなる接続部材と、前記枠体の表面に形成され、光半導体素子を気密に封止する蓋部材とを具備する光半導体素子収納用パッケージであって、前記接続部材に形成された配線層のうち、少なくとも電子冷却素子の電極に接続される配線層が、Cuと、Wおよび/またはMoとを含有し、かつそのいずれかを主成分とする導体層からなるとともに、前記電子冷却素子の電極に接続される配線層の室温から100℃における抵抗温度係数が1000ppm/℃以下であることを特徴とする光半導体素子収納用パッケージ。
  2. 前記電子冷却素子の電極に接続される配線層が、10〜70体積%のCuと、30〜90体積%のWおよび/またはMoとを含有することを特徴とする請求項1記載の光半導体素子収納用パッケージ。
  3. 前記接続部材がアルミナまたは窒化アルミニウムを主成分とするセラミックスからなることを特徴とする請求項1または2記載の光半導体素子収納用パッケージ。
  4. 前記接続部材と前記配線層とが同時焼成によって形成されてなることを特徴とする請求項記載の光半導体素子収納用パッケージ。
JP21806399A 1999-07-30 1999-07-30 光半導体素子収納用パッケージ Expired - Fee Related JP3670523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21806399A JP3670523B2 (ja) 1999-07-30 1999-07-30 光半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21806399A JP3670523B2 (ja) 1999-07-30 1999-07-30 光半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2001044309A JP2001044309A (ja) 2001-02-16
JP3670523B2 true JP3670523B2 (ja) 2005-07-13

Family

ID=16714078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21806399A Expired - Fee Related JP3670523B2 (ja) 1999-07-30 1999-07-30 光半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3670523B2 (ja)

Also Published As

Publication number Publication date
JP2001044309A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
JP3670523B2 (ja) 光半導体素子収納用パッケージ
JP4771588B2 (ja) 光半導体素子収納用パッケージ
JP2740608B2 (ja) 半導体素子収納用パッケージ
JP3457906B2 (ja) 光半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP4530579B2 (ja) 半導体素子収納用パッケージ
JP3784221B2 (ja) 配線基板およびその製造方法
JP3638547B2 (ja) 半導体素子収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3464143B2 (ja) 電子部品収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3981256B2 (ja) 光半導体素子収納用パッケージ
JP2001102636A (ja) 光半導体素子収納用パッケージ
JP2003007885A (ja) 半導体素子収納用パッケージ
JP2003037196A (ja) 光半導体素子収納用パッケージ
JP3709082B2 (ja) 光半導体素子収納用パッケージ
JP2000183560A (ja) 電子部品収納用容器
JP2003124376A (ja) 半導体素子収納用パッケージ
JP2003101123A (ja) 光半導体素子収納用パッケージ
JP2003142762A (ja) 光半導体素子収納用パッケージ
JP2001102472A (ja) 半導体素子収納用パッケージ
JP2003105476A (ja) 高熱伝導性基体
JP2001244625A (ja) 窒化アルミニウム質焼結体
JP2003008130A (ja) 光半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Effective date: 20050414

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100422

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees