JP3664907B2 - パワートランジスタ - Google Patents

パワートランジスタ Download PDF

Info

Publication number
JP3664907B2
JP3664907B2 JP04841999A JP4841999A JP3664907B2 JP 3664907 B2 JP3664907 B2 JP 3664907B2 JP 04841999 A JP04841999 A JP 04841999A JP 4841999 A JP4841999 A JP 4841999A JP 3664907 B2 JP3664907 B2 JP 3664907B2
Authority
JP
Japan
Prior art keywords
bonding pad
emitter
current detection
electrode finger
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04841999A
Other languages
English (en)
Other versions
JP2000252292A (ja
Inventor
元 上内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP04841999A priority Critical patent/JP3664907B2/ja
Publication of JP2000252292A publication Critical patent/JP2000252292A/ja
Application granted granted Critical
Publication of JP3664907B2 publication Critical patent/JP3664907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、パワートランジスタに関し、特に、スイッチングレギュレータやシリーズレギュレータなどのサージ電流が発生しやすい装置に用いられる電流検出機能を持つパワートランジスタに関する。
【0002】
【従来の技術】
図13に、従来の電流検出機能を持つパワートランジスタの表面電極のパターン構造の平面図を示す。
ここで、エミッタ電極は、くし形形状の多数の電極指2と共通のエミッタボンディングパッド1とから構成される。ベースボンディングパッド3が電極指2及びエミッタボンディングパッド1を取り囲むように形成され、多数のベース電極4が、ベースボンディングパッド3を共通にしてエミッタ電極の電極指2と交互になるようにくし形形状に形成されている。
【0003】
また、エミッタ電極の電極指の1つが、電流検出用の電極指6として用いられ、エミッタボンディングパッド1から離れた位置のこの電極指6の先端部分に、電流検出用のボンディングパッド5が設けられている。この電極指6全体は、電流検出のための電流検出部を構成する。
【0004】
図14に、図13に示した領域Aの部分を拡大した平面図を示す。また、図15は、図14の平面構造を線分B−B’で切断した場合の断面図を示す。
図15に示すように、電極指2の下の基板内には、P+型のエミッタ拡散層11,N型のベース拡散層12,P型のコレクタ層13,裏面コレクタ電極14が形成され、基板内に形成された多数のトランジスタが、くし形形状に伸びた電極指2,6とエミッタボンディングパッド1によって接続された構造となっている。
【0005】
また、図14,図15における符号9は、ベース電極4と基板内のベース拡散層12との接触部を示すベースコンタクトパターンである。
図14,図15における符号10はエミッタ拡散層11の端部を示すエミッタ拡散パターンである。
図14,図15における符号7及び8は、電極指2及び6とエミッタ拡散層11との接触部分の端部を示すエミッタコンタクトパターンであり、特に符号8は電流検出部の電極指6のエミッタコンタクトパターンを示している。また、符号15はエミッタ電極とベース電極とを分離する酸化膜である。このエミッタコンタクトパターン7,8の内部の領域は、電極指とエミッタ拡散層11とが直接接触するいわゆるエミッタコンタクト領域となる。
【0006】
ところで、エミッタボンディングパッド1から電流検出用ボンディングパッド5までの間のパターンには配線抵抗があるため、一定の電圧降下(配線抵抗とこのパターンに流れる電流との積)が生じる。従来において、電極指6全体におけるこの電圧降下の値(すなわち検出電圧値)が、トランジスタの電流検出のために用いられている。
【0007】
この検出電圧値は、パワートランジスタを制御するICチップ等の特性によっても異なるが、検出電圧の増幅回路の誤差やノイズの影響等をできるだけ排除する観点からは一般的に大きいことが望ましく、さらに電流に対してリニアな特性を持ち、温度に対する変化が少ないことが望ましい。
また、検出電圧値は、電流検出部のパターンの配線抵抗と、そのパターンに流れる電流値によって決まるが、結局電流検出部の電極指6の材料の抵抗率と電極指6の膜厚と幅によって決定されることになる。
【0008】
従来、トランジスタチップの基本パターンと製造プロセスが決められた場合には、電極指6そのものの長さを変えることによって検出電圧値の制御をしていた。すなわち、希望する検出電圧値が変更された場合等において、その検出電圧値を検出できるようにするため、電極指6におけるエミッタボンディングパッド1から電流検出用ボンディング5までの全体の長さを設計変更して対応していた。
【0009】
【発明を解決するための課題】
ところが、トランジスタチップの基本パターンを決定した後に検出電圧の変更が必要になった場合、あるいはトランジスタの特性は同じであるが検出電圧のみを変更したい場合などで、従来のように電極指6の長さを変更することによって対応するためには、新規にトランジスタチップを設計し直す必要があった。また、制御用ICは検出電圧を増幅する回路に精度を高める為にトランジスタのセル比で決まる比較回路を通常使用しており、セル比で値が決まる為ステップ的な値となり、微調整を行う事は困難である。
【0010】
また、一般的に、トランジスタの特性の観点からは、配線抵抗を減らした方がよい。これは配線抵抗を減らした方がトランジスタチップ内のエミッタ電位が一定となり、電流集中が避けられ、飽和電流も低くなるからである。
しかし、配線抵抗を減らすと検出電圧も小さくなるので、電流検出の精度等の観点からは問題となる。すなわち、電流検出を精度よく行うためには、配線抵抗が高い方が望ましい。
さらに、設計上の制約からトランジスタチップの面積を小さくする必要がある場合は、電流検出のための電極指6の配線を長くすることは困難であり、希望する検出電圧が得られない場合もある。
【0011】
この発明は、以上のような事情を考慮してなされたものであり、トランジスタチップの全体形状等の大幅な設計変更をすることなく、電流検出部のみの構造の変更をすることによりトランジスタの特性を劣化させることなく希望する検出電圧を得ることのできるパワートランジスタを提供することを課題とする。
【0012】
【課題を解決するための手段】
この発明は、コレクタ層と、そのコレクタ層上に形成されたベース層と、そのベース層上に形成された複数のエミッタ層と、その各エミッタ層上に一体的かつくし形状に形成された複数の電極指部と共通の第1ボンディングパッド部とからなるエミッタ電極とを備え、前記複数の電極指部のうち少なくとも一つの電極指部が、その先端部分に電流検出用の第2ボンディングパッド部を備え、前記第1ボンディングパッド部と前記第2ボンディングパッド部との間の一定の領域に電流検出のための所定の電圧を設定することのできる電流検出部を設け、前記電流検出部が、第2ボンディングパッド部を有さない電極指部とは異なる形状のエミッタコンタクト領域を備え、前記電流検出部のエミッタコンタクト領域が、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域よりも小さい面積であることを特徴とするパワートランジスタを提供するものである。
【0013】
【発明の実施の形態】
この発明において、前記電流検出部は、第2ボンディングパッド部を有さない電極指部とは異なる形状のエミッタコンタクト領域を備える。これにより、電流検出のための所定の電圧を増減することができる。
ここで、電流検出部の形状を異なる形状とするためには、たとえば、前記電流検出部のエミッタコンタクト領域が、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域よりも小さい面積となるようにしてもよく、また、前記電流検出部のエミッタコンタクト領域の長手方向の長さが、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域の長さよりも短くするか、あるいは前記電流検出部のエミッタコンタクト領域の幅が、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域の幅よりも細くしてもよい。また、前記電流検出部のエミッタコンタクト領域は、複数個に分離されて形成されてもよい。エミッタコンタクト領域とは、上層のエミッタ電極の電極指部と下層のエミッタ拡散層とが直接接触する領域をいう。
【0014】
また、この発明のパワートランジスタにおいては、前記第2ボンディングパッド部を持つ電極指部が、他の電極指部とは異なる形状となるように形成してもよい。ここで、前記第2ボンディングパッド部を持つ電極指部が他の電極指部よりも細い電極指幅、あるいは前記第2ボンディングパッド部を持つ電極指部が他の電極指部とは異なる厚さとなるようにしてもよい。
【0015】
さらに、前記電流検出部の下であってエミッタコンタクト領域以外にあるエミッタ層の面積が、第2ボンディングパッド部を有さない電極指部の下であってエミッタコンタクト領域以外にあるエミッタ層の面積より小さくなるようにしてもよい。
この発明のパワートランジスタの第2ボンディングパッド部を持つ電極指部は、他の電極指部よりも抵抗率の大きな金属あるいはポリシリコンで形成されることが好ましい。さらに、前記第2ボンディングパッド部を持つ電極指部は、ポリシリコンで形成され、かつ、このポリシリコンの形成後にポリシリコン内にイオン注入により不純物が拡散されるようにしてもよい。
【0016】
また、この発明のパワートランジスタは、このパワートランジスタのベース電流を制御する制御用ICと組み合わせて安定化電源回路を構成することができる。
【0017】
以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発明が限定されるものではない。
この発明では、所望の検出電圧値を得るために、電流検出のための所定の電圧を設定することのできる電流検出部を設け、所定の電圧を設定するために電流検出部のみの構造を変更するようにする。
ここで、電流検出部の構造を変更するとは、たとえば、電流検出部のエミッタコンタクト領域の長手方向の長さや幅を変更すること、電流検出部のエミッタコンタクト領域を複数個の領域に分離して形成すること、電流検出部のエミッタ電極の電極指部の幅,膜厚,材料を変更することをいう。
【0018】
以下、電流検出部の構造を変更する具体例について説明する。なお、この発明においても、図13に示したパワートランジスタの基本的なパターン構成は従来と同様とする。すなわち、この発明において、エミッタ電極が、電極指部とエミッタボンディングパッドとから構成され、エミッタ電極の電極指部が共通のエミッタボンディングパッドから伸びてくし形形状にパターン化されていること、エミッタ電極の電極指部のうち1つが電流検出用の電極指部となり、このエミッタ電極の電極指部の先端部分に電流検出用のボンディングパッドが設けられていること、ベース電極が共通のベースボンディングパッドから伸びてくし形形状にパターン化されエミッタ電極と交互に配置されることは、図13に示した従来のものと同様である。
【0019】
以下の実施例においては主として、電流検出部を構成するエミッタ電極の電極指6とエミッタコンタクト領域の構造が、図13,図14及び図15に示した従来のものと異なるものを示す。
【0020】
図1に、この発明の第1実施例の表面電極のパターン構造の一部についての平面図を示す。図1は、図14に示した領域Aの部分拡大図に対応する領域を示したものである。
この第1実施例では、電流検出部となる電極指6のエミッタコンタクトパターンの長手方向の長さを、図1の符号8aのように、他の電極指2のエミッタコンタクトパターンの長さよりも短く設定することを特徴とする。
【0021】
前記したようにエミッタコンタクト領域とは、基板上のエミッタ電極の電極指2,6と基板内の表面近傍に形成されたP+型のエミッタ拡散層11とが直接接触する部分をいうが、エミッタコンタクト領域を画定する境界線の形状をエミッタコンタクトパターンと呼ぶ。このエミッタコンタクトパターン8aの長手方向の長さを、他のエミッタコンタクトパターン7の長さよりも短く設定することにより、所望の検出電圧を得ることができる。
【0022】
図7に、この発明のパワートランジスタの等価回路を示す。
図7において、トランジスタTr1からTr5,及びTr11からTr15は、通常のエミッタ電極の電極指2の位置に形成されるものであり、トランジスタTr6からTr10は、電流検出部の電極指6の位置に形成されるものとする。
【0023】
また、図7の抵抗Rc1〜Rc15は、エミッタコンタクトパターンの幅で変化するエミッタコンタクト抵抗である。図7の抵抗Rh1〜Rh15は、エミッタ電極の電極指の幅や材料の抵抗率によって変化するエミッタ配線抵抗である。図7の抵抗Rk1〜Rk15は、電極指下のエミッタ拡散層の領域面積によって変化するエミッタ拡散抵抗である。
【0024】
ここで、エミッタコンタクトパターン8aの長さが、他のエミッタコンタクトパターン7と同じ長さである場合には、トランジスタTr6からTr10のすべてが、電極指6すなわち電流検出用ボンディングパッド5に接続されていることを意味する。
一方、この第1実施例のように、エミッタコンタクトパターン8aの長さを他のエミッタコンタクトパターン7よりも短くする場合には、このトランジスタTr6からTr10のうちいくつかについて電極指6と基板表面のエミッタ拡散層11との接続を切断したこと、すなわち、エミッタコンタクト抵抗Rc6からRc10のうちいくつかをオープンにしたことを意味する。
【0025】
このようにトランジスタTr6からTr10のうちいくつかのエミッタコンタクト抵抗(Rc6〜Rc10)をオープンにした場合、電流検出部の電極部6に流れる電流は少なくなるので、この電流と電極指6の配線抵抗の積で表わされる検出電圧は小さくなる。
すなわち、エミッタコンタクトパターン8aの長さを他のものより短く設定することにより、電流検出用の検出電圧は小さくなる方向に調整することができる。
【0026】
図8に検出電圧と電流検出部のエミッタコンタクトパターン8aの長さとの関係グラフを示す。このグラフによれば、エミッタコンタクトパターン8aの長さと検出電圧とは正の相関関係があることがわかる。言いかえれば所定の検出電圧を得るためには、このグラフによりその検出電圧に対応する長さのエミッタコンタクトパターン8aを形成すればよいことがわかる。
【0027】
また、この発明のパワートランジスタの製造工程は、エミッタコンタクトパターンの形成時に用いるマスクパターンを変更する点を除いて、従来と同じ工程を用いればよく、大幅なパターン設計変更をする必要がない。
【0028】
この発明のパワートランジスタの製造は、たとえば次のような工程で行えばよい。
まずシリコン等の基板に、コレクタ層13,ベース拡散層12,エミッタ拡散層11を所定形状に形成した後、基板上全面に酸化膜15を形成する。
次に、酸化膜15をパターニングを行うが、表面に露出したベース拡散層12の上にベースコンタクトパターン9が形成され、またエミッタ拡散層11の上にエミッタコンタクトパターン7,8aが形成されるようにパターニングする。このパターニングの際、電流検出部に他よりも短いエミッタコンタクトパターン8aが形成されるようなマスクパターンを用いる。
パターニングによって酸化膜15が除去された部分が、ベースコンタクトパターン9及びエミッタコンタクトパターン7,8aとなる。
【0029】
次に、この構造の上にアルミニウム等の金属膜を蒸着した後、所定のマスクパターンを用いてベース電極4とエミッタ電極の電極指2,6とを分離形成すると共に、所定形状のボンディングパッド1,3,5を形成すれば、パワートランジスタが完成する。
【0030】
図2に、この発明の第2実施例におけるパターン構造の一部の平面図を示す。
ここでは、電流検出部の電極指6のエミッタコンタクトパターン8bの幅を、他のエミッタコンタクトパターン7よりも細く設定することを特徴とする。
この実施例では図7に示した等価回路において、エミッタコンタクト抵抗Rc6からRc10の抵抗値をすべて減少させることを意味する。
このようにエミッタコンタクトパターン8bの幅を細くした場合には、トランジスタTr6からTr10を流れる電流が均一に減少するため、電流集中を緩和することができる。この第2実施例の場合も、エミッタコンタクトパターン8bを形成する際のマスクパターンを変更するだけで検出電圧の異なるパワートランジスタを容易に製造でき、大幅な設計変更は必要でない。すなわち、第2実施例によれば、エミッタコンタクトパターンの幅を所定値に設定することにより、希望する検出電圧を得るように調整することができる。
【0031】
図3に、この発明の第3実施例におけるパターン構造の一部の平面図を示す。
ここでは、電流検出部のエミッタコンタクトパターン8cを複数個に分離して形成することを特徴とする。図3においては、一定間隔に配置された複数個の4角形状のエミッタコンタクトパターン8cを示しており、この4角形状の位置において、基板表面のエミッタ拡散層11と電極指6とが直接接続される。
【0032】
このように、エミッタコンタクトパターン8cを複数個に分離して配置すれば、一部のトランジスタを切断するものとはならないので、より電流集中を緩和することができる。また、この第3実施例においてもエミッタコンタクトパターン8cを形成する際のマスクパターンを変更するだけでなく、大幅な設計変更をする必要がない。
第3実施例によれば、エミッタコンタクトパターン8cの形成間隔を所定値に設定することにより希望する検出電圧を得るように調整することができる。なお、エミッタコンタクトパターンの形状は4角形に限定するものではなく、その他の多角形や円形であってもよい。
【0033】
図4に、この発明の第4実施例におけるパターン構造の一部の平面図を示す。ここでは、電流検出部の電極指6aの幅を他の電極指2の幅よりも細く設定したことを特徴とする。
電極指6aの幅を細くすることは、図7の等価回路によれば、エミッタコンタクト抵抗Rc6からRc10を大きくすることを意味する。すなわち、エミッタコンタクト抵抗(Rc6〜Rc10)と電極指6aの幅(すなわち断面積)との関係は逆の相関関係にある。
【0034】
図9に、エミッタ電極の電極指6aの幅(メタル線幅)と検出電圧との関係グラフを示す。これによれば、電極指6aの幅が細くなると検出電圧は大きくなる。 前記した第1実施例から第3実施例は、検出電圧を下げる方向に調整するのに有効であったが、第4実施例に示した電極指6aの幅を細くするものは、検出電圧を上げる方向に調整するのに有効な手段となる。
したがって、第4実施例では検出電圧を上げることができるので、検出精度を向上させることができる。
また、電極指6aの幅を変化させるためには、ベース電極及びエミッタ電極を形成する際のマスクパターンを変更するだけでよく、大幅な設計変更は必要でない。
【0035】
図5に、この発明の第5実施例におけるパターン構造の一部の平面図を示す。
ここでは、電流検出部の電極指6bの膜厚と他の電極指2の膜厚とを異ならせることを特徴とする。
これは、図7の等価回路によれば、電極指6bにおける配線抵抗Rh6からRh10の抵抗値を変化させることに対応する。
たとえば、電極指6bの膜厚を厚くすると配線抵抗(Rh6〜Rh10)は減少し、膜厚を薄くすると配線抵抗(Rh6〜Rh10)は増加する。
【0036】
図10に、エミッタ電極の電極指6bの膜厚(メタル膜厚)と検出電圧との関係グラフを示す。これによれば、電極指6bの膜厚を薄くすれば検出電圧が大きくなり、両者は逆の相関関係にある。
また、電極指6bの膜厚と他の電極指2の膜厚を変えてエミッタ電極を形成するためには、前記した実施例とは異なり、金属膜の形成工程とそのエッチング工程からなる一連のエミッタ電極形成工程を2回繰り返す必要がある。ただし、飽和電圧を下げる目的で、エミッタ配線をメッシュ構造に形成した1層と、絶縁膜を介して通常のくし形のエミッタ電極の電極指とベース電極を形成する2層を持つ構造のトランジスタにおいては、製造工程を増やすことなく、この第5実施例で示した構造を実現できる。
【0037】
図6に、この発明の第6実施例におけるパターン構造の一部の平面図を示す。ここでは、電流検出部のエミッタ拡散層11を形成する領域を減少させることを特徴とする。
図6では、図3に示したようにエミッタコンタクトパターン8cを形成し、さらに破線10aで囲まれた領域においてエミッタ拡散層11を形成しないようにした構成を示している。
【0038】
このように、エミッタ拡散層11の領域を減少させると、エミッタコンタクトパターン8cの領域に接続されるトランジスタの面積が小さくなるので、電流検出部に流れ込む電流は小さくなり、検出電圧を小さくすることができる。
第6実施例によれば、電流検出部のエミッタコンタクトパターン以外の領域において、エミッタ拡散層11を形成する領域を所定量減少させることにより、希望する検出電圧を得るように調整することができる。
【0039】
また、第6実施例において、エミッタコンタクトパターン8cの中でエミッタ拡散層11を減少させる領域は、図6に示した領域に限定されるものではなく、エミッタコンタクトパターン8cのごく近くの周囲についてもエミッタ拡散層11を取り除くようにしてもよい。
この第6実施例では、エミッタ拡散層11を形成する際のマスクパターンを変更するだけでよく、大幅な設計変更をする必要はない。
【0040】
以上の実施例において、エミッタ電極の電極指2,6やベース電極4等は、通常飽和電圧を下げ、チップ内の電位のバラツキによる電流集中を避けるために、配線抵抗が小さい金属材料を用いることが望ましく、たとえばアルミニウム,銅等の金属を用いることができる。
【0041】
ところが、配線抵抗が小さすぎると、検出電圧の値も小さくなるので、電流の検出精度が問題となってくる。特に、電流検出部をあまり広くとることのできない小さなトランジスタチップでは、電流検出部の配線抵抗を小さくするのは好ましくないので、電流検出部の配線抵抗のみは、他の電極指2等の配線抵抗よりも大きな金属を用いた方が大きな検出電圧を得られるので好ましい。
たとえば、電流検出部の電極指6の材料としては、他の電極指2やベース電極4とは異なる金属であるニッケルとクロムの合金,ポリシリコン等を用いることができる。
【0042】
通常電極の配線抵抗は、電極の材料の膜厚と幅によって大きく異なるため、ポリシリコンを単に形成しただけでは、当初目標としていた検出電圧が得られない場合もある。
そこで、目標とする検出電圧に相当する配線抵抗の値と、現実に形成されたポリシリコンによる配線抵抗の値の誤差を計算し、この誤差分に相当する不純物をポリシリコンに注入すれば、目標とする検出電圧が得られ、検出精度を向上させることができる。
ここで、電流検出部の電極指6にポリシリコンを用いる場合は、エミッタ電極6を形成した後、電流検出部の配線抵抗を測定し、この測定結果に基づいて、必要な量の不純物をイオン注入法によりこのポリシリコンの中に拡散するようにすればよい。これによれば、電極指6を形成した後に、設定する検出電圧の微調整をすることができる。
【0043】
また、一つの応用例として、この発明のパワートランジスタは、たとえば、定電圧安定化電源回路(シリーズレギュレータ)に利用することができる。
図11に、この発明のパワートランジスタを組み込んだシリーズレギュレータの一実施例を示す回路図を示す。
シリーズレギュレータ20は、制御用IC23と過電流検出のためのパワートランジスタとから構成されるが、符号22は、この発明の電流検出部の電極指6による配線抵抗に相当し、符号21に表われる電圧が、この発明のトランジスタの電流検出用ボンディングパット5から取り出される検出電圧に相当する。 符号24,24’は入力側端子であり、25,25’は出力側端子である。
【0044】
制御用IC23は、出力電圧を検出してトランジスタのベース電流を制御する基本回路,過電流保護回路及び付加機能回路の他、検出電圧21を検出して電流制御を行う回路が内蔵されている。
【0045】
図12に、このシリーズレギュレータにおける、検出電圧21とレギュレータの出力ピーク電流との関係グラフを示す。同図において、検出電圧21と出力ピーク電流とは逆の相関関係にあると言うことができる。
この発明のパワートランジスタから取り出される検出電圧は、定電圧電源回路のピーク電流の制限と過電流による破壊防止のために利用されるが、この発明のパワートランジスタは同様の目的を持つ他の電源回路にも利用することができる。
【0046】
【発明の効果】
この発明によれば、電流検出のための所定の電圧を設定することのできる電流検出部を設けているので、パワートランジスタの全体構成の大幅な設定変更をすることなく、製造工程において容易に電流検出用の検出電圧の調整・変更が可能であり、電流検出用の検出電圧が異なる種々の性能を持つパワートランジスタを提供することができる。
【0047】
また、このパワートランジスタの製造工程において、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域に対して、電源検出部のエミッタコンタクト領域の形状を異ならせること、電源検出部のエミッタコンタクト領域の長手方向の長さを短くすること、その幅を短くすること、あるいはその面積を小さくすることは、エミッタコンタクト領域を形成する際のマスクパターンを変更するだけでよいので、容易に検出電圧の異なるパワートランジスタを製造することができる。
【0048】
また、第2ボンディングパッド部を持つ電極指部がポリシリコンで形成される場合に、ポリシリコン形成後にポリシリコン内にイオン注入により不純物を拡散しているので、電流検出用の検出電圧の微調整が可能である。
【0049】
また、前記第2ボンディングパッド部を持つ電極指部が、他の電極指部よりも細い幅あるいは薄い厚みを持つように形成された場合には、検出電圧を大きくすることができるので、小さな面積のトランジスタチップにおいても電流検出の精度をより向上させることができる。
【0050】
また、この発明のパワートランジスタを組み込んだ安定化電源回路においては、過負荷時や短絡時のピーク電流の規定が任意にかつ高精度に行え、より高い信頼性を有する安定化電源回路を提供することができる。
【図面の簡単な説明】
【図1】この発明の第1実施例の表面電極のパターン構造の平面図である。
【図2】この発明の第2実施例の表面電極のパターン構造の平面図である。
【図3】この発明の第3実施例の表面電極のパターン構造の平面図である。
【図4】この発明の第4実施例の表面電極のパターン構造の平面図である。
【図5】この発明の第5実施例の表面電極のパターン構造の平面図である。
【図6】この発明の第6実施例の表面電極のパターン構造の平面図である。
【図7】この発明のパワートランジスタの等価回路図である。
【図8】この発明において、検出電圧と電流検出部のエミッタコンタクトパターンの長さとの関係グラフである。
【図9】この発明において、エミッタ電極の電極指の幅と検出電圧との関係グラフである。
【図10】この発明において、エミッタ電極の電極指の膜厚と検出電圧との関係グラフである。
【図11】この発明のパワートランジスタを組み込んだシリーズレギュレーターの一実施例の回路図である。
【図12】この発明のシリーズレギュレータにおける、検出電圧と出力ピーク電流との関係グラフである。
【図13】従来のパワートランジスタの表面電極のパターン構造の平面図である。
【図14】図13に示した領域Aの部分拡大平面図である。
【図15】図14の平面構造を部分B−B’で切断した断面図である。
【符号の説明】
1 エミッタボンディングパッド
2 エミッタ電極の電極指
3 ベースボンディングパッド
4 ベース電極
5 電流検出用ボンディングパッド
6 電流検出部の電極指
7 エミッタコンタクトパターン
8 電流検出部のエミッタコンタクトパターン
9 ベースコンタクトパターン
10 エミッタ拡散パターン
11 エミッタ拡散層
12 ベース拡散層
13 コレクタ層
14 裏面コレクタ電極
15 酸化膜

Claims (10)

  1. コレクタ層と、そのコレクタ層上に形成されたベース層と、そのベース層上に形成された複数のエミッタ層と、その各エミッタ層上に一体的かつくし形状に形成された複数の電極指部と共通の第1ボンディングパッド部とからなるエミッタ電極とを備え、前記複数の電極指部のうち少なくとも一つの電極指部が、その先端部分に電流検出用の第2ボンディングパッド部を備え、前記第1ボンディングパッド部と前記第2ボンディングパッド部との間の一定の領域に電流検出のための所定の電圧を設定することのできる電流検出部を設け
    前記電流検出部が、第2ボンディングパッド部を有さない電極指部とは異なる形状のエミッタコンタクト領域を備え、
    前記電流検出部のエミッタコンタクト領域が、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域よりも小さい面積であることを特徴とするパワートランジスタ。
  2. コレクタ層と、そのコレクタ層上に形成されたベース層と、そのベース層上に形成された複数のエミッタ層と、その各エミッタ層上に一体的かつくし形状に形成された複数の電極指部と共通の第1ボンディングパッド部とからなるエミッタ電極とを備え、前記複数の電極指部のうち少なくとも一つの電極指部が、その先端部分に電流検出用の第2ボンディングパッド部を備え、前記第1ボンディングパッド部と前記第2ボンディングパッド部との間の一定の領域に電流検出のための所定の電圧を設定することのできる電流検出部を設け
    前記電流検出部が、第2ボンディングパッド部を有さない電極指部とは異なる形状のエミッタコンタクト領域を備え、
    前記電流検出部のエミッタコンタクト領域の長手方向の長さが、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域の長さよりも短いことを特徴とするパワートランジスタ。
  3. コレクタ層と、そのコレクタ層上に形成されたベース層と、そのベース層上に形成された複数のエミッタ層と、その各エミッタ層上に一体的かつくし形状に形成された複数の電極指部と共通の第1ボンディングパッド部とからなるエミッタ電極とを備え、前記複数の電極指部のうち少なくとも一つの電極指部が、その先端部分に電流検出用の第2ボンディングパッド部を備え、前記第1ボンディングパッド部と前記第2ボンディングパッド部との間の一定の領域に電流検出のための所定の電圧を設定することのできる電流検出部を設け
    前記電流検出部が、第2ボンディングパッド部を有さない電極指部とは異なる形状のエミッタコンタクト領域を備え、
    前記電流検出部のエミッタコンタクト領域の幅が、第2ボンディングパッド部を有さない電極指部のエミッタコンタクト領域の幅よりも細いことを特徴とするパワートランジスタ。
  4. コレクタ層と、そのコレクタ層上に形成されたベース層と、そのベース層上に形成された複数のエミッタ層と、その各エミッタ層上に一体的かつくし形状に形成された複数の電極指部と共通の第1ボンディングパッド部とからなるエミッタ電極とを備え、前記複数の電極指部のうち少なくとも一つの電極指部が、その先端部分に電流検出用の第2ボンディングパッド部を備え、前記第1ボンディングパッド部と前記第2ボンディングパッド部との間の一定の領域に電流検出のための所定の電圧を設定することのできる電流検出部を設け
    前記電流検出部の下であってエミッタコンタクト領域以外にあるエミッタ層の面積が、第2ボンディングパッド部を有さない電極指部の下であってエミッタコンタクト領域以外にあるエミッタ層の面積より小さいことを特徴とするパワートランジスタ。
  5. 前記電流検出部のエミッタコンタクト領域が、複数個に分離されて形成されることを特徴とする請求項1,2または3のいずれかに記載のパワートランジスタ。
  6. 前記第2ボンディングパッド部を持つ電極指部が、他の電極指部よりも細い電極指幅であることを特徴とする請求項1,2または3のいずれかに記載のパワートランジスタ。
  7. 前記第2ボンディングパッド部を持つ電極指部が、他の電極指部とは異なる厚さであることを特徴とする請求項1,2または3のいずれかに記載のパワートランジスタ。
  8. 前記第2ボンディングパッド部を持つ電極指部が、他の電極指部よりも抵抗率の大きな金属あるいはポリシリコンで形成されていることを特徴とする請求項1乃至7のいずれかに記載のパワートランジスタ。
  9. 前記第2ボンディングパッド部を持つ電極指部がポリシリコンで形成されている場合に、このポリシリコンの形成後にポリシリコン内にイオン注入により不純物が拡散された構造を持つことを特徴とする請求項記載のパワートラジスタ。
  10. 請求項1乃至9のいずれかに記載のパワートランジスタと、パワートランジスタのベース電流を制御する制御用ICとを備えた安定化電源回路。
JP04841999A 1999-02-25 1999-02-25 パワートランジスタ Expired - Fee Related JP3664907B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04841999A JP3664907B2 (ja) 1999-02-25 1999-02-25 パワートランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04841999A JP3664907B2 (ja) 1999-02-25 1999-02-25 パワートランジスタ

Publications (2)

Publication Number Publication Date
JP2000252292A JP2000252292A (ja) 2000-09-14
JP3664907B2 true JP3664907B2 (ja) 2005-06-29

Family

ID=12802811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04841999A Expired - Fee Related JP3664907B2 (ja) 1999-02-25 1999-02-25 パワートランジスタ

Country Status (1)

Country Link
JP (1) JP3664907B2 (ja)

Also Published As

Publication number Publication date
JP2000252292A (ja) 2000-09-14

Similar Documents

Publication Publication Date Title
US5592006A (en) Gate resistor for IGBT
US5567977A (en) Precision integrated resistor
JP2010182954A (ja) 半導体装置
JPH1174370A (ja) 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路
JP3664907B2 (ja) パワートランジスタ
JP3063167B2 (ja) 電流検出端子付mos fetおよびその製造方法
JP2007036124A (ja) 半導体装置
JP4723827B2 (ja) 抵抗回路
JPH07109831B2 (ja) 半導体装置
US4194174A (en) Method for fabricating ballasted finger electrode
JPH0746716B2 (ja) 注入された抵抗器の製作方法および半導体抵抗器
JP2008002896A (ja) 熱式流量計測装置
JPS6310579B2 (ja)
JP2504498B2 (ja) 半導体装置
US20110181323A1 (en) Method for generating a signal representative of the current delivered to a load by a power device and relative power device
KR920007784B1 (ko) 에미터안정화저항을구비한고주파반도체장치및그제조방법
JPH05235279A (ja) 半導体集積回路装置
JPS6337657A (ja) 電力増幅トランジスタとその製造方法
JP2000294655A (ja) 半導体装置及びその製造方法
JP3662114B2 (ja) パワートランジスタ
KR100493587B1 (ko) 반도체장치및그제조방법
JPH01129461A (ja) 電流センサ付き半導体装置およびその製造方法
JP2919398B2 (ja) 半導体装置
JP2982435B2 (ja) 抵抗器
JPH03201456A (ja) コンタクト抵抗測定用の半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees