JP3654088B2 - 半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 - Google Patents
半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 Download PDFInfo
- Publication number
- JP3654088B2 JP3654088B2 JP30144099A JP30144099A JP3654088B2 JP 3654088 B2 JP3654088 B2 JP 3654088B2 JP 30144099 A JP30144099 A JP 30144099A JP 30144099 A JP30144099 A JP 30144099A JP 3654088 B2 JP3654088 B2 JP 3654088B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- shaft
- conductive shaft
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Description
【０００１】
【発明の属する技術分野】
本発明は半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
この種のパッケージ構造としては、特許第２８７０５３０号公報に開示されているように、半導体チップをインターポーザに実装したモジュールを形成し、これらモジュール同士を互いにハンダバンプにより電気的接続を図って積層する構造のものが一般的である。また、インターポーザを用いない構成例として特許第２８７１６３６号公報に開示しているものがある。これはチップを絶縁樹脂を介在させて積層し、この積層体の電極部分にレーザ照射により開孔を形成し、導電性樹脂で孔を埋め込み、最下層のチップ部分でハンダバンプによりプリント基板に実装するような構造としている。
【０００４】
【発明が解決しようとする課題】
ところが、上記いずれの場合も、プリント配線板に対してハンダバンプにより直に実装しているため、チップの温度サイクルによる熱膨張でプリント配線板とパッケージ間の熱膨張率の差で相対的な位置変位を生じて断線する可能性が高い。その対策としてボードとチップパッケージとの間にアンダーフィルによって樹脂を埋めて応力を吸収させる必要があるが、実装後にアンダーフィルを行なうことは極めて困難であり、パッケージとしては一般的ではない。したがって、前者のようにチップサイズパッケージ（ＣＳＰ）では必ずインターポーザを介在させて、アンダーフィルと同様な役割を持たせて初めてハンダバンプを用いた実装方法が実現できるものとなっている。後者のようなチップを直接接合したパッケージの場合は、依然としてボードへの実装が極めて困難となっており、実現性の問題を抱えているのである。
【０００５】
本発明の目的は、半導体マルチチップパッケージをインターポーザなしで実装できるようにした半導体マルチパッケージとこれを用いた半導体装置、電子機器並びにそれらの製造方法を提供することにある。また、第２の目的は半導体マルチチップパッケージとこれを実装するボードとの間に発生する熱応力の緩和を図ることにある。第３の目的は、半導体マルチパッケージの実装配線距離を最短にすることができる構造とすることにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体マルチパッケージは、積層された複数の半導体チップの共通電極に接続される導通シャフトを、外部接続端子として積層パッケージから突出させる半導体マルチチップパッケージにおいて、前記導通シャフトと各半導体チップの電極とは、シャフト膨出部により電気的接続を図り、前記シャフト膨出部は、前記導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成されてなることを特徴としている。
【０００７】
また、他の構成としては、複数の半導体チップを積層一体化し、これらの共通電極部に相当する位置にて積層チップに一直線上に貫通形成されたスルーホールを有し、各チップ電極部との電気的接続を図りつつ前記スルーホールに挿通される導通シャフトを設け、当該導通シャフト先端を最下層の半導体チップより突出させて外部接続端子とする半導体マルチチップパッケージにおいて、前記導通シャフトと各半導体チップの電極とは、シャフト膨出部により電気的接続を図り、前記シャフト膨出部は、前記導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成されてなることを特徴とする。
【０００８】
かかる構成を採用することにより、各チップ層と電気的接続がなされた導通シャフトをスルーホールに貫通させ、これを突出させてパッケージとしての外部電極として利用しているため、パッケージがプリント配線板に対してシャフト立て構造となって実装できる。それ故、パッケージの熱履歴に伴う応力が導通シャフトにより緩和される。しかもスルーホールからの直線上にある導通シャフトが外部電極として利用されるため、パッケージの実装スペースの極小化を実現できるものとなる。
【０００９】
上記構成において、前記導通シャフトと各半導体チップの電極とはシャフト膨出部により電気的接続を図るようにすればよく、より具体的には前記シャフト膨出部が導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成するようにし、あるいはチップ電極部にてハンダを溶着して導通シャフトに付着形成さることで実現すればよい。
【００１０】
また、本発明に係る半導体装置は、積層された複数の半導体チップの共通電極に接続される導通シャフトを外部接続端子として積層パッケージから突出させるとともに、この導通シャフトを前記積層された複数の半導体チップの共通電極と同一の配列パターンにてプリント配線板に形成された外部電極に接続することにより、プリント配線板と積層チップとの間に空隙を介在させて半導体マルチチップパッケージを実装してなる半導体装置において、前記導通シャフトをプリント配線板の裏面に貫通させ、この貫通端にてハンダボールを実装したボールグリットアレイとして形成されてなることを特徴とする。この場合において、前記導通シャフトをインターポーザとしてのプリント配線板の裏面に貫通させ、この貫通端にてハンダボールを実装したボールグリットアレイのＣＳＰとして形成するようにできる。
【００１１】
上述した半導体マルチチップパッケージ、半導体装置を組み込んで電子機器を製造することにより、半導体チップの適正なマルチチップ化による処理容量の増大を図りつつ、熱的影響による電気的特性の劣化のない電子機器とすることができる。
【００１２】
上述した半導体マルチチップパッケージの製造は、複数の半導体チップにおける共通電極部分にスルーホールを形成し、前記半導体チップのスルーホールに導通シャフトを挿通しつつ共通電極部分でカシメて導通シャフトとの電気的接続を図る作業を半導体チップを積層しつつ行なって半導体チップを積層一体化することで実施できる。また、上記スルーホールに挿通された導通シャフトとチップ電極との電気的接続をインクジェット方式で溶融ハンダを付着させて行なうようにしてもよい。あるいは、複数の半導体チップにおける共通電極部分にスルーホールを形成して前記スルーホールが一直線上となるよう積層し、この一直線上のスルーホール中に各共通電極部分と電気的導通を図る導電性樹脂を充填し、当該導電性樹脂部分に導通シャフトを差し込んで外部電極端子とする構成も可能である。
【００１３】
より具体的な製造方法としては、予め導通シャフトを必要本数だけ立設させておき、これに半導体チップが導通シャフトに串刺し状態となるようにして積層させるようにすることが可能である。すなわち、半導体チップにおける共通電極の配列パターンと同様に基台上に複数の導通シャフトを立設し、予めチップ電極部分に形成したスルーホールに対して前記導通シャフトを差し込みつつ半導体チップの共通電極部分で当該導通シャフトを圧着カシメて電気的接続を図り、これらの作業を順次半導体チップを先行チップ上に積層しつつ行なってマルチチップパッケージを製造するのである。この場合も、前記導通シャフトの圧着カシメに代えてインクジェット方式で溶融ハンダを付着させることで導通シャフトとチップ電極の電気的導通が図れる。
【００１４】
更に、前記導通シャフトを立設した基台と第１層の半導体チップとの間にスペーサを介在させて導通シャフトをチップ面から突出させて外部電極接続端子とすることで、プリント配線板に対する最短接続が可能となっている。
【００１５】
また、上記半導体マルチチップパッケージを用いた半導体装置を製造するに際しては、プリント配線板に対して導通シャフトを立設させておき、これに半導体チップを串刺し積層するようにすることでプリント配線板に一体に組み込むことができる。すなわち、複数の半導体チップの共通電極部分に予めスルーホールを形成しておくとともに、前記半導体チップが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に導通シャフトを立設させ、前記プリント配線板から離反した一定高さ位置にて導通シャフトが前記スルーホールに差し込まれるように第１層目の半導体チップを串刺し装着して導通シャフトと前記共通電極との接続を図り、以後導通シャフトと前記チップ電極との接続を図りつつ先行半導体チップ上に順次複数の半導体チップを積層させるのである。これにより、プリント配線板とマルチチップパッケージとの間に空隙が介在し、両者の熱膨張率の相違による影響を回避できるものとなる。
【００１６】
この場合において、前記導通シャフトはインターポーザとしてのプリント配線板の裏面側に貫通させておき、裏面にハンダボールを実装してボールグリッドアレイ構造のＣＳＰとすることも可能である。
また、上記目的を達成するために、本発明に係る半導体マルチパッケージは、複数の半導体チップを積層一体化し、これらの共通電極部に相当する位置にて積層チップに一直線上に貫通形成されたスルーホールを有し、各チップ電極部との電気的接続を図りつつ前記スルーホールに挿通される導通シャフトを設け、当該導通シャフト先端を最下層の半導体チップより突出させて外部接続端子とする半導体マルチチップパッケージにおいて、前記スルーホールの断面形状が紡錘形であることを特徴とする。これにより、導通シャフトと半導体チップとの接触の防止が容易に実現できるため、不良率の低減とコストダウンを図ることが出来る。
【００１７】
【発明の実施の形態】
以下に、本発明に係る半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法の具体的実施の形態をメモリ素子のマルチパッケージ化した例に付き図面を参照して詳細に説明する。
【００１８】
図１は実施形態に係る半導体マルチチップパッケージ１０を実装した半導体装置１２の模式図である。半導体マルチチップパッケージ１０を構成する半導体チップ１４は複数枚（図示の例では４枚）を積層一体化して構成される。各チップ１４はメモリ素子として構成した場合、電源ライン、データライン、アドレスラインの各電極あるいはライトイネーブルなどの制御端子を共通にすることができる。したがって、これらのチップ電極は共通配置とすることができるので、チップ１４を積層することで垂直方向に共通の電極が配置され、上下間のチップ電極の導通を図ることで、実装密度をチップ積層枚数分まで増大することができる。
【００１９】
この実施形態では共通配置されたチップ電極を有する各半導体チップ１４に対し、各電極部分を上下に貫通するスルーホール１６を形成する。これは図２に示すように、トランジスタ、抵抗素子、配線などの各種素子が形成されている面方位が（１００）面のシリコン単結晶基板１８には、アルミニウム膜からなる電極パッド２０が形成されている。この電極パッド２０の上に耐Ｓｉエッチング膜となる酸化シリコン膜２２をＣＶＤ法などにより形成する（図２（ａ））。シリコン単結晶基板１８の裏面にも同様にして酸化シリコン膜２４を形成する（同図（ｂ））。この状態で、レーザ光を照射して電極パッド２０を貫通する先行孔２６を形成する（同図（ｃ））。次いで、異方性エッチングを行なって先行孔２６を拡径する（同図（ｄ））。このとき、アルミニウムからなる電極パッド２０もエッチングにより拡径されてスルーホール１６が形成される。この異方性エッチングでは、シリコン単結晶基板１８が傾斜角度が５４．７度となる方位面（１１１）面でエッチングが止まり、さらにエッチングが進むと基板表面と垂直な面が内奥部に後退し、電極パッド２０の下層にある層間絶縁膜としての酸化シリコン膜２１および裏面側酸化シリコン膜２４はスルーホール１６の開口部分でオーバハング状態となる。エッチング時間を調整する事で、まずストレート部分が形成され、さらに時間が進むと紡錘形が形成されるため、図３に（ｄ）に示すような端部から順次拡径され、中間部分では一定の口径となるような紡錘形のスルーホール１６が形成される。異方性エッチングにより拡径されたスルーホール１６の内壁面およびパッド内周縁部分に酸化シリコン膜２８をＣＶＤ法などにより形成するとともに、電極パッド２０の表面を露出させる（同図（ｅ））。
【００２０】
このようにして各チップ電極部分にスルーホール１６が形成されるため、ダイシングした半導体チップ１４同士を重ね合わせると、共通電極部分でスルーホール１６が一直線に配列する。そこで、この一直線上に配列している各チップ１４のスルーホール１６に対して、チップ電極部分で電気的接続を行なって導通シャフト３０を串刺し挿入するのである。この導通シャフト３０はアルミニウム、タングステン、銅などの導電性金属材料により形成するもので、スルーホール１６の開口径に差込挿入できる直径を有し、かつ半導体チップ１４の積層厚さ以上の長さを有するシャフト構成とされる。通常スルーホール１６の開口は５０〜１００μｍであり、本実施例におけるチップ厚さは５００μｍ前後の厚みを有するので、これに応じたサイズに設定すればよい。したがって、積層された複数の半導体チップ１４の共通電極に接続される導通シャフト３０は最下層の半導体チップ１４の裏面から突出し、これをパッケージの外部接続端子として用いることができる。ここで、半導体チップ１４を積層一体化し、これらの一直線上に配列したスルーホール１６に導通シャフト３０を串刺し挿入することによってマルチチップパッケージ１０が構成されるが、これをプリント配線板３４に実装する際には、図１左半部に示すように、予めプリント配線板３４の実装面に形成された外部電極パッド３８上に配置されたハンダボール３６に導通シャフト３０の先端を突き当てて溶着する。あるいは、図１右半部に示すように、インターポーザとしてのプリント配線板３４に導通シャフト３０を貫通させ、ボード裏面への貫通端部にハンダボール３６を配列し、いわゆるボールグリッドアレイのＣＳＰとして半導体装置を提供することができる。このため、プリント配線板３４側には、半導体チップ１４の共通電極としての電極パッド２０と同一の配列パターンにてプリント配線板３４に外部電極形成された外部電極パッド３８が形成されている。
【００２１】
このようにプリント配線板３４にマルチチップパッケージ１０を実装するが、上述したように、パッケージ裏面から突出する導通シャフト３０をプリント配線板３４への接続端子として用い、パッケージ１０とプリント配線板３４の間に空隙４０を積極的に形成するようにしている。これによりマルチチップパッケージ１０の熱履歴に伴って発生する応力の影響をプリント配線板３４から切り離して応力緩和を図るようにしているのである。
【００２２】
ところで、スルーホール１６に挿入される導通シャフト３０とチップ電極としての電極パッド２０との電気的接続をなすため、実施形態では各半導体チップ１４の能動面部分において、導通シャフト３０にシャフト膨出部４２を形成し、これをチップ電極パッド２０との接続に利用している。このシャフト膨出部４２は導通シャフト３０をチップ電極パッド２０でカシメ圧着して形成されるコブ４２Ａ（図３参照）によって形成し、あるいは、チップ電極パッド２０部にて溶融ハンダを吐出付着させ、導通シャフトの周りに付着させた膨出ハンダ４２Ｂにより構成することができる（図４参照）。
【００２３】
次に、各層の半導体チップ１４の電極パッド２０と導通シャフト３０の電気的接続を図りながら半導体マルチチップパッケージ１０を製造する方法を図３〜図４を参照して説明する。まず、図３には導通シャフト３０をカシメ圧着することによって接続を図るための方法を示している。導通シャフト３０を半導体チップ１４に形成されているスルーホール１６の配列パターンに応じて仮設基台４４に立設保持させる（図３（１）（ａ））。もちろん直接プリント配線板３４の外部電極パッド３８上に立設させてもよい。このよう立設されている複数の導通シャフト３０に対し、予め図２に示した工程でスルーホール１６をチップ電極部分に形成してダイシングされた半導体チップ１４が供給され、第１層のチップをスルーホール１６に対して能動面が上面となるように串刺し挿入する。このとき、基台４４もしくはプリント配線板３４の間にスペーサなどの補助部材を介在させ、空隙４０を確保するようにしてもよい。そして、導通シャフト３０に装着された半導体チップ１４の電極パッド２０に対し、図３（２）に示すように、シャフト３０をカシメ圧着治具４６により把持し、電極パッド２０側に押し下げ、シャフト周りにコブ４２Ａを形成することによって、電極パッド２０と導通シャフト３０の電気的接続をなすのである（図３（１）（ｂ））。次いで、２層目の半導体チップ１４を供給し、同様に串刺し挿入、カシメ圧着を積層枚数分だけ繰り返す。その後、仮設貴台４４から導通シャフト３０を切断分離することによって、最終的に外部接続端子シャフトを有する半導体マルチチップパッケージ１０が形成されるのである。出来上がったパッケージ１０には必要に応じて樹脂被覆をなせばよい。直接プリント配線板３４に導通シャフト３０を立設させて積層した場合には、プリント配線板３４上の他のロジック回路チップや電源回路チップと配線接続された外部電極パッド３８と導通が取られるので、上記作業により半導体装置が同時に完成する。
【００２４】
図４は他の製造方法を示している。これは導通シャフト３０を立設し、半導体チップ１４を串刺し装着するまでは先の例と同様であるが（図４（１）（ａ））、チップ電極パッド２０と導通シャフト３０との接続をなすためのシャフト膨出部４２の形成方法が異なる。すなわち、貴台４４もしくはプリント配線板３４に立設された導通シャフト３０にチップ１４を串刺し装着した後、図４（２）に示すように、溶融ハンダ４８を吐出ノズル５０からインクジェット方式により吐出させ、導通シャフト３０の周囲に膨出ハンダ４２Ｂを形成することによってチップ電極パッド２０との電気的接続をなしている（図４（１）（ｂ））。以後、順次チップ１４を積層しつつ膨出ハンダ４２Ｂによる接続をなしつつ、必要枚数だけ積層するのである（図４（１）（ｃ））。
【００２５】
次に、図５にその他の実施形態を示す。先に示した実施形態に係る製造方法では、導通シャフト３０に対して１枚ずつ半導体チップ１４を積層する例を示したが、この実施形態では、予め半導体チップ１４を積層形成しておき、これに導通シャフト３０を差し込み形成するようにしたものである。すなわち、半導体チップ１４に図２に示した工程でスルーホール１６を予め形成しておき、これらのスルーホール１６が一直線上に配列するように積層する。このとき接合面部分には電極パッド２０部分を残して絶縁樹脂層５２を介在させて相互密着状態にしておく（図５（２）（ａ））。そして、積層チップのスルーホール１６部分に導電性樹脂を充填する（図５（２）（ｂ））。これによって、スルーホール１６内には導電性樹脂柱５４が形成され、各層チップ１４間の電気的導通が確保される。次いで、積層チップの裏面側の各導伝性樹脂柱５４が硬化する前に金属製の導通シャフト３０を差込挿入させ、加熱により樹脂硬化を行なって図５（１）に示すような導通シャフト３０をパッケージ裏面から突出させたマルチチップパッケージ１０Ａが完成するのである。
【００２６】
このような実施形態によれば、プリント配線板３４に対してマルチチップパッケージ１０、１０Ａは裏面から突出させた導通シャフト３０によって空隙４０を確保した状態で実装することができる。これによりチップの温度サイクルによる熱膨張でプリント配線板３４とパッケージ１０、１０Ａ間の熱膨張率の差で発生する位置変位は空隙４０領域に存在する導通シャフト３０によって吸収され、断線を発生するような応力の発生を緩和することができる。したがって、半導体チップ１４をインターポーザを用いることなくマルチチップパッケージ化することができる。また、特にマルチチップパッケージ１０、１０Ａの裏面に外部接続端子を一直線上に配列されたスルーホール上に設けたので、パッケージとプリント配線板３４との最短の配線が可能となり、配線を引き回すよりは電気的特性を最善の状態にすることができる利点がある。
【００２７】
また、図６には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを電気的に接続することでそれらの電気的導通が図られる。
【００２８】
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００２９】
そして、この回路基板１０００を備える電子機器として、図７にノート型パーソナルコンピュータ１２００を示している。前記ノート型パーソナルコンピュータ１２００は、高機能化を図った回路基板１０００を備えているため、性能を向上させることができる。
【００３０】
【発明の効果】
以上説明したように、本発明は、積層された複数の半導体チップの共通電極に接続される導通シャフトを外部接続端子として積層パッケージから突出させるようにした半導体マルチチップパッケージ、およびこれを用いた半導体装置、並びに電子機器としたので、インターポーザなしでボードへの実装でき、半導体マルチチップパッケージとこれを実装するボードとの間に発生する熱応力の緩和を有効かつ効果的に実現することができる。
【図面の簡単な説明】
【図１】実施形態に係る半導体マルチチップパッケージを実装した半導体装置の模式図である。
【図２】半導体チップへのスルーホール形成工程の説明図である。
【図３】実施形態に係るマルチチップパッケージの製造方法を示す工程図と要部説明断面図である。
【図４】実施形態に係るマルチチップパッケージの他の製造方法を示す工程図と要部説明断面図である。
【図５】マルチチップパッケージの他の構成例とその製造工程の説明図である。
【図６】実施形態に係るマルチチップパッケージの回路基板への適用例の説明図である。
【図７】実施形態に係るマルチチップパッケージの電子機器への適用例の説明図である。
【符号の説明】
１０ 半導体マルチパッケージ
１２ 半導体装置
１４ 半導体チップ（メモリチップ）
１６ スルーホール
１８ シリコン単結晶基板
２０ 電極パッド（チップ電極）
２２、２４ 酸化シリコン膜
２６ 先行孔
２８ 酸化シリコン膜
３０ 導通シャフト
３４ プリント配線板
３６ ハンダボール
３８ 外部電極パッド
４０ 空隙
４２ シャフト膨出部
４４ 仮設基台
４６ カシメ圧着治具
４８ 溶融ハンダ
５０ 吐出ノズル
５２ 絶縁樹脂層
５４ 導電性樹脂柱
【発明の属する技術分野】
本発明は半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
この種のパッケージ構造としては、特許第２８７０５３０号公報に開示されているように、半導体チップをインターポーザに実装したモジュールを形成し、これらモジュール同士を互いにハンダバンプにより電気的接続を図って積層する構造のものが一般的である。また、インターポーザを用いない構成例として特許第２８７１６３６号公報に開示しているものがある。これはチップを絶縁樹脂を介在させて積層し、この積層体の電極部分にレーザ照射により開孔を形成し、導電性樹脂で孔を埋め込み、最下層のチップ部分でハンダバンプによりプリント基板に実装するような構造としている。
【０００４】
【発明が解決しようとする課題】
ところが、上記いずれの場合も、プリント配線板に対してハンダバンプにより直に実装しているため、チップの温度サイクルによる熱膨張でプリント配線板とパッケージ間の熱膨張率の差で相対的な位置変位を生じて断線する可能性が高い。その対策としてボードとチップパッケージとの間にアンダーフィルによって樹脂を埋めて応力を吸収させる必要があるが、実装後にアンダーフィルを行なうことは極めて困難であり、パッケージとしては一般的ではない。したがって、前者のようにチップサイズパッケージ（ＣＳＰ）では必ずインターポーザを介在させて、アンダーフィルと同様な役割を持たせて初めてハンダバンプを用いた実装方法が実現できるものとなっている。後者のようなチップを直接接合したパッケージの場合は、依然としてボードへの実装が極めて困難となっており、実現性の問題を抱えているのである。
【０００５】
本発明の目的は、半導体マルチチップパッケージをインターポーザなしで実装できるようにした半導体マルチパッケージとこれを用いた半導体装置、電子機器並びにそれらの製造方法を提供することにある。また、第２の目的は半導体マルチチップパッケージとこれを実装するボードとの間に発生する熱応力の緩和を図ることにある。第３の目的は、半導体マルチパッケージの実装配線距離を最短にすることができる構造とすることにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体マルチパッケージは、積層された複数の半導体チップの共通電極に接続される導通シャフトを、外部接続端子として積層パッケージから突出させる半導体マルチチップパッケージにおいて、前記導通シャフトと各半導体チップの電極とは、シャフト膨出部により電気的接続を図り、前記シャフト膨出部は、前記導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成されてなることを特徴としている。
【０００７】
また、他の構成としては、複数の半導体チップを積層一体化し、これらの共通電極部に相当する位置にて積層チップに一直線上に貫通形成されたスルーホールを有し、各チップ電極部との電気的接続を図りつつ前記スルーホールに挿通される導通シャフトを設け、当該導通シャフト先端を最下層の半導体チップより突出させて外部接続端子とする半導体マルチチップパッケージにおいて、前記導通シャフトと各半導体チップの電極とは、シャフト膨出部により電気的接続を図り、前記シャフト膨出部は、前記導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成されてなることを特徴とする。
【０００８】
かかる構成を採用することにより、各チップ層と電気的接続がなされた導通シャフトをスルーホールに貫通させ、これを突出させてパッケージとしての外部電極として利用しているため、パッケージがプリント配線板に対してシャフト立て構造となって実装できる。それ故、パッケージの熱履歴に伴う応力が導通シャフトにより緩和される。しかもスルーホールからの直線上にある導通シャフトが外部電極として利用されるため、パッケージの実装スペースの極小化を実現できるものとなる。
【０００９】
上記構成において、前記導通シャフトと各半導体チップの電極とはシャフト膨出部により電気的接続を図るようにすればよく、より具体的には前記シャフト膨出部が導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成するようにし、あるいはチップ電極部にてハンダを溶着して導通シャフトに付着形成さることで実現すればよい。
【００１０】
また、本発明に係る半導体装置は、積層された複数の半導体チップの共通電極に接続される導通シャフトを外部接続端子として積層パッケージから突出させるとともに、この導通シャフトを前記積層された複数の半導体チップの共通電極と同一の配列パターンにてプリント配線板に形成された外部電極に接続することにより、プリント配線板と積層チップとの間に空隙を介在させて半導体マルチチップパッケージを実装してなる半導体装置において、前記導通シャフトをプリント配線板の裏面に貫通させ、この貫通端にてハンダボールを実装したボールグリットアレイとして形成されてなることを特徴とする。この場合において、前記導通シャフトをインターポーザとしてのプリント配線板の裏面に貫通させ、この貫通端にてハンダボールを実装したボールグリットアレイのＣＳＰとして形成するようにできる。
【００１１】
上述した半導体マルチチップパッケージ、半導体装置を組み込んで電子機器を製造することにより、半導体チップの適正なマルチチップ化による処理容量の増大を図りつつ、熱的影響による電気的特性の劣化のない電子機器とすることができる。
【００１２】
上述した半導体マルチチップパッケージの製造は、複数の半導体チップにおける共通電極部分にスルーホールを形成し、前記半導体チップのスルーホールに導通シャフトを挿通しつつ共通電極部分でカシメて導通シャフトとの電気的接続を図る作業を半導体チップを積層しつつ行なって半導体チップを積層一体化することで実施できる。また、上記スルーホールに挿通された導通シャフトとチップ電極との電気的接続をインクジェット方式で溶融ハンダを付着させて行なうようにしてもよい。あるいは、複数の半導体チップにおける共通電極部分にスルーホールを形成して前記スルーホールが一直線上となるよう積層し、この一直線上のスルーホール中に各共通電極部分と電気的導通を図る導電性樹脂を充填し、当該導電性樹脂部分に導通シャフトを差し込んで外部電極端子とする構成も可能である。
【００１３】
より具体的な製造方法としては、予め導通シャフトを必要本数だけ立設させておき、これに半導体チップが導通シャフトに串刺し状態となるようにして積層させるようにすることが可能である。すなわち、半導体チップにおける共通電極の配列パターンと同様に基台上に複数の導通シャフトを立設し、予めチップ電極部分に形成したスルーホールに対して前記導通シャフトを差し込みつつ半導体チップの共通電極部分で当該導通シャフトを圧着カシメて電気的接続を図り、これらの作業を順次半導体チップを先行チップ上に積層しつつ行なってマルチチップパッケージを製造するのである。この場合も、前記導通シャフトの圧着カシメに代えてインクジェット方式で溶融ハンダを付着させることで導通シャフトとチップ電極の電気的導通が図れる。
【００１４】
更に、前記導通シャフトを立設した基台と第１層の半導体チップとの間にスペーサを介在させて導通シャフトをチップ面から突出させて外部電極接続端子とすることで、プリント配線板に対する最短接続が可能となっている。
【００１５】
また、上記半導体マルチチップパッケージを用いた半導体装置を製造するに際しては、プリント配線板に対して導通シャフトを立設させておき、これに半導体チップを串刺し積層するようにすることでプリント配線板に一体に組み込むことができる。すなわち、複数の半導体チップの共通電極部分に予めスルーホールを形成しておくとともに、前記半導体チップが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に導通シャフトを立設させ、前記プリント配線板から離反した一定高さ位置にて導通シャフトが前記スルーホールに差し込まれるように第１層目の半導体チップを串刺し装着して導通シャフトと前記共通電極との接続を図り、以後導通シャフトと前記チップ電極との接続を図りつつ先行半導体チップ上に順次複数の半導体チップを積層させるのである。これにより、プリント配線板とマルチチップパッケージとの間に空隙が介在し、両者の熱膨張率の相違による影響を回避できるものとなる。
【００１６】
この場合において、前記導通シャフトはインターポーザとしてのプリント配線板の裏面側に貫通させておき、裏面にハンダボールを実装してボールグリッドアレイ構造のＣＳＰとすることも可能である。
また、上記目的を達成するために、本発明に係る半導体マルチパッケージは、複数の半導体チップを積層一体化し、これらの共通電極部に相当する位置にて積層チップに一直線上に貫通形成されたスルーホールを有し、各チップ電極部との電気的接続を図りつつ前記スルーホールに挿通される導通シャフトを設け、当該導通シャフト先端を最下層の半導体チップより突出させて外部接続端子とする半導体マルチチップパッケージにおいて、前記スルーホールの断面形状が紡錘形であることを特徴とする。これにより、導通シャフトと半導体チップとの接触の防止が容易に実現できるため、不良率の低減とコストダウンを図ることが出来る。
【００１７】
【発明の実施の形態】
以下に、本発明に係る半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法の具体的実施の形態をメモリ素子のマルチパッケージ化した例に付き図面を参照して詳細に説明する。
【００１８】
図１は実施形態に係る半導体マルチチップパッケージ１０を実装した半導体装置１２の模式図である。半導体マルチチップパッケージ１０を構成する半導体チップ１４は複数枚（図示の例では４枚）を積層一体化して構成される。各チップ１４はメモリ素子として構成した場合、電源ライン、データライン、アドレスラインの各電極あるいはライトイネーブルなどの制御端子を共通にすることができる。したがって、これらのチップ電極は共通配置とすることができるので、チップ１４を積層することで垂直方向に共通の電極が配置され、上下間のチップ電極の導通を図ることで、実装密度をチップ積層枚数分まで増大することができる。
【００１９】
この実施形態では共通配置されたチップ電極を有する各半導体チップ１４に対し、各電極部分を上下に貫通するスルーホール１６を形成する。これは図２に示すように、トランジスタ、抵抗素子、配線などの各種素子が形成されている面方位が（１００）面のシリコン単結晶基板１８には、アルミニウム膜からなる電極パッド２０が形成されている。この電極パッド２０の上に耐Ｓｉエッチング膜となる酸化シリコン膜２２をＣＶＤ法などにより形成する（図２（ａ））。シリコン単結晶基板１８の裏面にも同様にして酸化シリコン膜２４を形成する（同図（ｂ））。この状態で、レーザ光を照射して電極パッド２０を貫通する先行孔２６を形成する（同図（ｃ））。次いで、異方性エッチングを行なって先行孔２６を拡径する（同図（ｄ））。このとき、アルミニウムからなる電極パッド２０もエッチングにより拡径されてスルーホール１６が形成される。この異方性エッチングでは、シリコン単結晶基板１８が傾斜角度が５４．７度となる方位面（１１１）面でエッチングが止まり、さらにエッチングが進むと基板表面と垂直な面が内奥部に後退し、電極パッド２０の下層にある層間絶縁膜としての酸化シリコン膜２１および裏面側酸化シリコン膜２４はスルーホール１６の開口部分でオーバハング状態となる。エッチング時間を調整する事で、まずストレート部分が形成され、さらに時間が進むと紡錘形が形成されるため、図３に（ｄ）に示すような端部から順次拡径され、中間部分では一定の口径となるような紡錘形のスルーホール１６が形成される。異方性エッチングにより拡径されたスルーホール１６の内壁面およびパッド内周縁部分に酸化シリコン膜２８をＣＶＤ法などにより形成するとともに、電極パッド２０の表面を露出させる（同図（ｅ））。
【００２０】
このようにして各チップ電極部分にスルーホール１６が形成されるため、ダイシングした半導体チップ１４同士を重ね合わせると、共通電極部分でスルーホール１６が一直線に配列する。そこで、この一直線上に配列している各チップ１４のスルーホール１６に対して、チップ電極部分で電気的接続を行なって導通シャフト３０を串刺し挿入するのである。この導通シャフト３０はアルミニウム、タングステン、銅などの導電性金属材料により形成するもので、スルーホール１６の開口径に差込挿入できる直径を有し、かつ半導体チップ１４の積層厚さ以上の長さを有するシャフト構成とされる。通常スルーホール１６の開口は５０〜１００μｍであり、本実施例におけるチップ厚さは５００μｍ前後の厚みを有するので、これに応じたサイズに設定すればよい。したがって、積層された複数の半導体チップ１４の共通電極に接続される導通シャフト３０は最下層の半導体チップ１４の裏面から突出し、これをパッケージの外部接続端子として用いることができる。ここで、半導体チップ１４を積層一体化し、これらの一直線上に配列したスルーホール１６に導通シャフト３０を串刺し挿入することによってマルチチップパッケージ１０が構成されるが、これをプリント配線板３４に実装する際には、図１左半部に示すように、予めプリント配線板３４の実装面に形成された外部電極パッド３８上に配置されたハンダボール３６に導通シャフト３０の先端を突き当てて溶着する。あるいは、図１右半部に示すように、インターポーザとしてのプリント配線板３４に導通シャフト３０を貫通させ、ボード裏面への貫通端部にハンダボール３６を配列し、いわゆるボールグリッドアレイのＣＳＰとして半導体装置を提供することができる。このため、プリント配線板３４側には、半導体チップ１４の共通電極としての電極パッド２０と同一の配列パターンにてプリント配線板３４に外部電極形成された外部電極パッド３８が形成されている。
【００２１】
このようにプリント配線板３４にマルチチップパッケージ１０を実装するが、上述したように、パッケージ裏面から突出する導通シャフト３０をプリント配線板３４への接続端子として用い、パッケージ１０とプリント配線板３４の間に空隙４０を積極的に形成するようにしている。これによりマルチチップパッケージ１０の熱履歴に伴って発生する応力の影響をプリント配線板３４から切り離して応力緩和を図るようにしているのである。
【００２２】
ところで、スルーホール１６に挿入される導通シャフト３０とチップ電極としての電極パッド２０との電気的接続をなすため、実施形態では各半導体チップ１４の能動面部分において、導通シャフト３０にシャフト膨出部４２を形成し、これをチップ電極パッド２０との接続に利用している。このシャフト膨出部４２は導通シャフト３０をチップ電極パッド２０でカシメ圧着して形成されるコブ４２Ａ（図３参照）によって形成し、あるいは、チップ電極パッド２０部にて溶融ハンダを吐出付着させ、導通シャフトの周りに付着させた膨出ハンダ４２Ｂにより構成することができる（図４参照）。
【００２３】
次に、各層の半導体チップ１４の電極パッド２０と導通シャフト３０の電気的接続を図りながら半導体マルチチップパッケージ１０を製造する方法を図３〜図４を参照して説明する。まず、図３には導通シャフト３０をカシメ圧着することによって接続を図るための方法を示している。導通シャフト３０を半導体チップ１４に形成されているスルーホール１６の配列パターンに応じて仮設基台４４に立設保持させる（図３（１）（ａ））。もちろん直接プリント配線板３４の外部電極パッド３８上に立設させてもよい。このよう立設されている複数の導通シャフト３０に対し、予め図２に示した工程でスルーホール１６をチップ電極部分に形成してダイシングされた半導体チップ１４が供給され、第１層のチップをスルーホール１６に対して能動面が上面となるように串刺し挿入する。このとき、基台４４もしくはプリント配線板３４の間にスペーサなどの補助部材を介在させ、空隙４０を確保するようにしてもよい。そして、導通シャフト３０に装着された半導体チップ１４の電極パッド２０に対し、図３（２）に示すように、シャフト３０をカシメ圧着治具４６により把持し、電極パッド２０側に押し下げ、シャフト周りにコブ４２Ａを形成することによって、電極パッド２０と導通シャフト３０の電気的接続をなすのである（図３（１）（ｂ））。次いで、２層目の半導体チップ１４を供給し、同様に串刺し挿入、カシメ圧着を積層枚数分だけ繰り返す。その後、仮設貴台４４から導通シャフト３０を切断分離することによって、最終的に外部接続端子シャフトを有する半導体マルチチップパッケージ１０が形成されるのである。出来上がったパッケージ１０には必要に応じて樹脂被覆をなせばよい。直接プリント配線板３４に導通シャフト３０を立設させて積層した場合には、プリント配線板３４上の他のロジック回路チップや電源回路チップと配線接続された外部電極パッド３８と導通が取られるので、上記作業により半導体装置が同時に完成する。
【００２４】
図４は他の製造方法を示している。これは導通シャフト３０を立設し、半導体チップ１４を串刺し装着するまでは先の例と同様であるが（図４（１）（ａ））、チップ電極パッド２０と導通シャフト３０との接続をなすためのシャフト膨出部４２の形成方法が異なる。すなわち、貴台４４もしくはプリント配線板３４に立設された導通シャフト３０にチップ１４を串刺し装着した後、図４（２）に示すように、溶融ハンダ４８を吐出ノズル５０からインクジェット方式により吐出させ、導通シャフト３０の周囲に膨出ハンダ４２Ｂを形成することによってチップ電極パッド２０との電気的接続をなしている（図４（１）（ｂ））。以後、順次チップ１４を積層しつつ膨出ハンダ４２Ｂによる接続をなしつつ、必要枚数だけ積層するのである（図４（１）（ｃ））。
【００２５】
次に、図５にその他の実施形態を示す。先に示した実施形態に係る製造方法では、導通シャフト３０に対して１枚ずつ半導体チップ１４を積層する例を示したが、この実施形態では、予め半導体チップ１４を積層形成しておき、これに導通シャフト３０を差し込み形成するようにしたものである。すなわち、半導体チップ１４に図２に示した工程でスルーホール１６を予め形成しておき、これらのスルーホール１６が一直線上に配列するように積層する。このとき接合面部分には電極パッド２０部分を残して絶縁樹脂層５２を介在させて相互密着状態にしておく（図５（２）（ａ））。そして、積層チップのスルーホール１６部分に導電性樹脂を充填する（図５（２）（ｂ））。これによって、スルーホール１６内には導電性樹脂柱５４が形成され、各層チップ１４間の電気的導通が確保される。次いで、積層チップの裏面側の各導伝性樹脂柱５４が硬化する前に金属製の導通シャフト３０を差込挿入させ、加熱により樹脂硬化を行なって図５（１）に示すような導通シャフト３０をパッケージ裏面から突出させたマルチチップパッケージ１０Ａが完成するのである。
【００２６】
このような実施形態によれば、プリント配線板３４に対してマルチチップパッケージ１０、１０Ａは裏面から突出させた導通シャフト３０によって空隙４０を確保した状態で実装することができる。これによりチップの温度サイクルによる熱膨張でプリント配線板３４とパッケージ１０、１０Ａ間の熱膨張率の差で発生する位置変位は空隙４０領域に存在する導通シャフト３０によって吸収され、断線を発生するような応力の発生を緩和することができる。したがって、半導体チップ１４をインターポーザを用いることなくマルチチップパッケージ化することができる。また、特にマルチチップパッケージ１０、１０Ａの裏面に外部接続端子を一直線上に配列されたスルーホール上に設けたので、パッケージとプリント配線板３４との最短の配線が可能となり、配線を引き回すよりは電気的特性を最善の状態にすることができる利点がある。
【００２７】
また、図６には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを電気的に接続することでそれらの電気的導通が図られる。
【００２８】
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００２９】
そして、この回路基板１０００を備える電子機器として、図７にノート型パーソナルコンピュータ１２００を示している。前記ノート型パーソナルコンピュータ１２００は、高機能化を図った回路基板１０００を備えているため、性能を向上させることができる。
【００３０】
【発明の効果】
以上説明したように、本発明は、積層された複数の半導体チップの共通電極に接続される導通シャフトを外部接続端子として積層パッケージから突出させるようにした半導体マルチチップパッケージ、およびこれを用いた半導体装置、並びに電子機器としたので、インターポーザなしでボードへの実装でき、半導体マルチチップパッケージとこれを実装するボードとの間に発生する熱応力の緩和を有効かつ効果的に実現することができる。
【図面の簡単な説明】
【図１】実施形態に係る半導体マルチチップパッケージを実装した半導体装置の模式図である。
【図２】半導体チップへのスルーホール形成工程の説明図である。
【図３】実施形態に係るマルチチップパッケージの製造方法を示す工程図と要部説明断面図である。
【図４】実施形態に係るマルチチップパッケージの他の製造方法を示す工程図と要部説明断面図である。
【図５】マルチチップパッケージの他の構成例とその製造工程の説明図である。
【図６】実施形態に係るマルチチップパッケージの回路基板への適用例の説明図である。
【図７】実施形態に係るマルチチップパッケージの電子機器への適用例の説明図である。
【符号の説明】
１０ 半導体マルチパッケージ
１２ 半導体装置
１４ 半導体チップ（メモリチップ）
１６ スルーホール
１８ シリコン単結晶基板
２０ 電極パッド（チップ電極）
２２、２４ 酸化シリコン膜
２６ 先行孔
２８ 酸化シリコン膜
３０ 導通シャフト
３４ プリント配線板
３６ ハンダボール
３８ 外部電極パッド
４０ 空隙
４２ シャフト膨出部
４４ 仮設基台
４６ カシメ圧着治具
４８ 溶融ハンダ
５０ 吐出ノズル
５２ 絶縁樹脂層
５４ 導電性樹脂柱
Claims (14)
- 積層された複数の半導体チップの共通電極に接続される導通シャフトを、外部接続端子として積層パッケージから突出させる半導体マルチチップパッケージにおいて、
前記導通シャフトと各半導体チップの電極とは、シャフト膨出部により電気的接続を図り、
前記シャフト膨出部は、前記導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成されてなることを特徴とする半導体マルチチップパッケージ。 - 複数の半導体チップを積層一体化し、これらの共通電極部に相当する位置にて積層チップに一直線上に貫通形成されたスルーホールを有し、各チップ電極部との電気的接続を図りつつ前記スルーホールに挿通される導通シャフトを設け、当該導通シャフト先端を最下層の半導体チップより突出させて外部接続端子とする半導体マルチチップパッケージにおいて、
前記導通シャフトと各半導体チップの電極とは、シャフト膨出部により電気的接続を図り、
前記シャフト膨出部は、前記導通シャフトをチップ電極部でカシメ圧着して形成されるコブによって形成されてなることを特徴とする半導体マルチチップパッケージ。 - 前記シャフト膨出部はチップ電極部にてハンダを溶着して導通シャフトに付着形成させてなることを特徴とする請求項１または２に記載の半導体マルチチップパッケージ。
- 積層された複数の半導体チップの共通電極に接続される導通シャフトを外部接続端子として積層パッケージから突出させるとともに、この導通シャフトを前記積層された複数の半導体チップの共通電極と同一の配列パターンにてプリント配線板に形成された外部電極に接続することにより、プリント配線板と積層チップとの間に空隙を介在させて半導体マルチチップパッケージを実装してなる半導体装置において、
前記導通シャフトをプリント配線板の裏面に貫通させ、この貫通端にてハンダボールを実装したボールグリットアレイとして形成されてなることを特徴とする半導体装置。 - 請求項１乃至４に記載の半導体マルチパッケージまたは半導体装置を備えたことを特徴とする電子機器。
- 複数の半導体チップにおける共通電極部分にスルーホールを形成し、前記半導体チップのスルーホールに導通シャフトを挿通しつつチップ電極部分でカシメて導通シャフトとの電気的接続を図る作業を半導体チップを積層しつつ行なって半導体チップを積層一体化することを特徴とする半導体マルチチップパッケージの製造方法。
- 複数の半導体チップにおける共通電極部分にスルーホールを形成し、前記半導体チップのスルーホールに導通シャフトを挿通しつつチップ電極部分にインクジェット方式で溶融ハンダを付着させて導通シャフトとの電気的接続を図り、順次半導体チップを積層して一体化することを特徴とする半導体マルチチップパッケージの製造方法。
- 複数の半導体チップにおける共通電極部分にスルーホールを形成して前記スルーホールが一直線上となるよう積層し、この一直線上のスルーホール中に各チップ電極部分と電気的導通を図る導電性樹脂を充填し、当該導電性樹脂部分に導通シャフトを差し込んで外部電極端子としたことを特徴とする半導体マルチチップパッケージの製造方法。
- 半導体チップにおける共通電極の配列パターンと同様に基台上に複数の導通シャフトを立設し、予めチップ電極部分に形成したスルーホールに対して前記導通シャフトを差し込みつつチップ電極部分で当該導通シャフトを圧着カシメて電気的接続を図り、これらの作業を順次半導体チップを先行チップ上に積層しつつ行なってマルチチップパッケージを製造することを特徴とする半導体マルチチップパッケージの製造方法。
- 前記導通シャフトの圧着カシメに代えてインクジェット方式で溶融ハンダを付着させることで電気的接続をなすことを特徴とする請求項９に記載の半導体マルチチップパッケージの製造方法。
- 前記導通シャフトを立設した基台と第１層の半導体チップとの間にスペーサを介在させて導通シャフトをチップ面から突出させて外部電極接続端子とすることを特徴とする請求項９または１０に記載の半導体マルチチップパッケージの製造方法。
- 複数の半導体チップの共通電極部分に予めスルーホールを形成しておくとともに、前記半導体チップが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に導通シャフトを立設させ、前記プリント配線板から離反した一定高さ位置にて導通シャフトが前記スルーホールに差し込まれるように第１層目の半導体チップを串刺し装着して導通シャフトと前記チップ電極との接続を図り、以後導通シャフトと前記チップ電極との接続を図りつつ先行半導体チップ上に順次複数の半導体チップを積層させることを特徴とする半導体装置の製造方法。
- 前記導通シャフトはプリント配線板の裏面側に貫通させておき、裏面にハンダボールを実装してボールグリッドアレイ構造とすることを特徴とする請求項１２に記載の半導体装置の製造方法。
- 複数の半導体チップを積層一体化し、これらの共通電極部に相当する位置にて積層チップに一直線上に貫通形成されたスルーホールを有し、各チップ電極部との電気的接続を図りつつ前記スルーホールに挿通される導通シャフトを設け、当該導通シャフト先端を最下層の半導体チップより突出させて外部接続端子とする半導体マルチチップパッケージにおいて、
前記スルーホールの断面形状が紡錘形であることを特徴とする半導体マルチチップパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144099A JP3654088B2 (ja) | 1999-10-22 | 1999-10-22 | 半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30144099A JP3654088B2 (ja) | 1999-10-22 | 1999-10-22 | 半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127241A JP2001127241A (ja) | 2001-05-11 |
| JP3654088B2 true JP3654088B2 (ja) | 2005-06-02 |
Family
ID=17896928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30144099A Expired - Fee Related JP3654088B2 (ja) | 1999-10-22 | 1999-10-22 | 半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3654088B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3978681B2 (ja) * | 2004-03-26 | 2007-09-19 | 富士フイルム株式会社 | インクジェット記録ヘッド及びインクジェット記録装置 |
| KR100735825B1 (ko) * | 2006-03-03 | 2007-07-06 | 한국과학기술원 | 다층 패키지 구조물 및 그의 제조방법 |
| JP2015079827A (ja) * | 2013-10-16 | 2015-04-23 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
| FR3042308B1 (fr) * | 2015-10-13 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Boitier pour composants microelectroniques |
-
1999
- 1999-10-22 JP JP30144099A patent/JP3654088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127241A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100868419B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7087514B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
| JP2002026072A (ja) | 半導体装置の製造方法 | |
| JP5394603B2 (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
| JP2001135785A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法 | |
| JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
| JP3769997B2 (ja) | マルチチップパッケージの製造方法 | |
| JP3654088B2 (ja) | 半導体マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 | |
| JP2001127242A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 | |
| JP4829853B2 (ja) | 半導体ｐｏｐ装置 | |
| JP3661528B2 (ja) | 半導体装置の製造方法 | |
| JP2001085600A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| CN113257772A (zh) | 半导体装置及其制造方法 | |
| US20210082854A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US8525312B2 (en) | Area array quad flat no-lead (QFN) package | |
| TWI337401B (en) | Side surface mounting device of multi-chip stack | |
| JP2008021712A (ja) | 半導体モジュールならびにその製造方法 | |
| JP2008091954A (ja) | 半導体装置の製造方法 | |
| JP2001077296A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |