JP2001077296A - 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 - Google Patents

半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法

Info

Publication number
JP2001077296A
JP2001077296A JP25225899A JP25225899A JP2001077296A JP 2001077296 A JP2001077296 A JP 2001077296A JP 25225899 A JP25225899 A JP 25225899A JP 25225899 A JP25225899 A JP 25225899A JP 2001077296 A JP2001077296 A JP 2001077296A
Authority
JP
Japan
Prior art keywords
hole
chip
semiconductor
semiconductor chip
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25225899A
Other languages
English (en)
Inventor
Kazunari Umetsu
一成 梅津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP25225899A priority Critical patent/JP2001077296A/ja
Publication of JP2001077296A publication Critical patent/JP2001077296A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

(57)【要約】 【課題】 積層される半導体チップの電極と層間接続を
なすスルーホールに設定される導通手段との電気的接続
を確実に実現し、積層してマルチチップ化する場合の接
合作業を効率よく実現する。 【解決手段】 信号入出力用の電極パッドが形成された
マルチチップパッケージ用半導体チップである。前記電
極パッド部分にて上下にチップ基板を貫通し基板シリコ
ン部分が拡径されたスルーホールを設けている。このス
ルーホール部分には前記電極パッドに接合された頭部と
スルーホールに挿通され先端をチップ裏面から突出させ
たシャフト部からなり導電材料により形成された導通ピ
ンを装着する。この導通ピンは基板シリコン部分より張
り出された絶縁層の開口部を通じて前記シャフト部を貫
通装着させる。このような導通ピンを装着した半導体チ
ップを積層して一直線上の導通ピンを圧着して相互に接
合することによりマルチチップパッケージが形成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マルチチップパッ
ケージ用半導体チップ、および当該半導体チップを積層
一体化して形成されるマルチチップパッケージ、ならび
にマルチチップパッケージを実装して製造される半導体
装置、並びに電子機器、およびそれらの製造方法に関す
る。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化に伴
って１つのパッケージ内に複数の半導体チップを配置し
てマルチチップパッケージ(Multi Chip Pacage)とする
ことにより、半導体装置の高機能化と小型化とが図られ
ている。そして、マルチチップパッケージには、複数の
半導体チップを平面的に並べたものと、複数の半導体チ
ップを厚み方向に積層したものとがある。半導体チップ
を平面的に並べたマルチチップパッケージは、広い実装
面積を必要とするため、電子機器の小型化への寄与が小
さい。このため、半導体チップを積層したスタックドＭ
ＣＰの開発が盛んに行われている。
【０００３】この種のパッケージ構造としては、特許第
２８７０５３０号公報に開示されているように、半導体
チップをインターポーザに実装したモジュールを形成
し、これらモジュール同士を互いにハンダバンプにより
電気的接続を図って積層する構造のものが一般的であ
る。また、インターポーザを用いない構成例として特許
第２８７１６３６号公報に開示しているものがある。こ
れはチップを絶縁樹脂を介在させて積層し、この積層体
の電極部分にレーザ照射により開孔を形成し、導電性樹
脂で孔を埋め込み、最下層のチップ部分でハンダバンプ
によりプリント基板に実装するような構造としている。
【０００４】
【発明が解決しようとする課題】ところが、上記いずれ
の場合も、マザーボードに対してハンダバンプにより直
に実装しているため、チップの温度サイクルによる熱膨
張でマザーボードとパッケージ間の熱膨張率の差で相対
的な位置変位を生じて断線する可能性が高い。その対策
としてボードとチップパッケージとの間にアンダーフィ
ルによって樹脂を埋めて応力を吸収させる必要がある
が、実装後にアンダーフィルを行なうことは極めて困難
であり、パッケージとしては一般的ではない。したがっ
て、前者のようにチップサイズパッケージ（ＣＳＰ）で
は必ずインターポーザを介在させて、アンダーフィルと
同様な役割を持たせて初めてハンダバンプを用いた実装
方法が実現できるものとなっている。後者のようなチッ
プを直接接合したパッケージの場合は、依然としてボー
ドへの実装が極めて困難となっており、実現性の問題を
抱えているのである。
【０００５】また、特に、後者のようにチップを直接接
合するタイプでは、各層のチップ電極相互を接続するの
に導電性樹脂をスルーホールに注入する構成となってい
るが、層間でチップ電極と導電性樹脂との電気的接続を
確実になすことは困難で、特に数十μｍの間に樹脂を的
確に充填せず、接続不良を発生するおそれがあった。
【０００６】本発明は、上記従来の問題点に着目してな
されたもので、積層される半導体チップの電極と層間接
続をなすスルーホールに設定される導通手段との電気的
接続を確実に実現できるとともに、積層してマルチチッ
プ化する場合の接合作業を効率よく実現できるようにし
た半導体チップ、ならびにこれを利用したマルチチップ
パッケージ、半導体装置、および電子機器を提供するこ
とを目的とする。また、マルチチップパッケージをマザ
ーボードに実装する場合の配線距離を短くすることがで
き、これにより電気的特性が良好な半導体装置や電子機
器を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るマルチチップパッケージ用半導体チッ
プは、信号入出力用の電極パッドが形成されたマルチチ
ップパッケージ用半導体チップであって、前記電極パッ
ド部分にて上下にチップ基板を貫通するスルーホールを
有し、このスルーホール部分には前記電極パッドに接合
された頭部とスルーホールに挿通され先端をチップ裏面
から突出させたシャフト部からなり導電材料により形成
された導通ピンを装着し、前記スルーホール開口側の絶
縁層の開口部を通じて前記シャフト部を絶縁保持して貫
通装着させてなることを特徴とするものである。この場
合において、前記スルーホール内に絶縁樹脂をモールド
して前記導通ピンの位置保持をなすように構成すること
ができる。
【０００８】また、本発明に係るマルチチップパッケー
ジは、信号入出力用の電極パッド電極パッド部分にて上
下にチップ基板を貫通するスルーホールを有し、このス
ルーホール部分には前記電極パッドに接合された頭部と
スルーホールに挿通され先端をチップ裏面から突出させ
たシャフト部からなり導電材料により形成された導通ピ
ンを装着し、前記スルーホール開口側の絶縁層の開口部
を通じて前記シャフト部を絶縁保持して前記シャフト部
を貫通装着させてなる半導体チップを複数積層し、積層
された半導体チップの一直線上に配列されたスルーホー
ルに装着された前記導通ピン同士を接合圧着して連結す
ることにより積層された半導体チップの共通する電極パ
ッド間の導通をなしたことを特徴とするものである。こ
の場合においても、前記スルーホール内に絶縁樹脂をモ
ールドして前記導通ピンの位置保持をなすように構成で
きる。
【０００９】更に、本発明に係る半導体装置は、上記の
ように構成された半導体チップまたはマルチチップパッ
ケージを備えて構成され、本発明に係る電子機器は半導
体チップ、マルチチップパッケージ、あるいは、上記半
導体装置を備えて構成されることを特徴とするものであ
る。
【００１０】本発明に係るマルチチップパッケージ用半
導体チップの製造方法は、半導体チップにおける電極パ
ッド部分にスルーホールを形成してホール開口部に絶縁
層を形成し、当該スルーホールに前記電極パッドに圧着
される頭部とスルーホールを貫通されるシャフト部を有
する導通ピンを前記絶縁層により絶縁保持して装着した
後、前記スルーホールを貫通した前記シャフト部をチッ
プ裏面に導電金属を溶着する構成を採用している。
【００１１】また、半導体チップにおける電極パッド部
分にスルーホールを形成し、当該スルーホールに前記電
極パッドに圧着される頭部とスルーホールを貫通される
シャフト部を有する導通ピンを装着した後、前記スルー
ホール内に絶縁樹脂をモールドして硬化させるようにし
てもよい。
【００１２】また、マルチチップパッケージ用半導体チ
ップの製造方法としては、半導体チップにおける電極パ
ッド部分にスルーホールを形成し、当該スルーホール内
に絶縁樹脂を充填した後、スルーホール内絶縁樹脂を貫
通する透孔を穿設し、当該透孔に前記電極パッドに圧着
される頭部と透孔内部を貫通されるシャフト部を有する
導通ピンを装着するようにする構成としてもよい。この
場合においても、前記スルーホールへの絶縁樹脂充填後
に半導体チップの裏面をラッピングして薄膜化する構成
を採用することもできる。
【００１３】更に、本発明に係る半導体マルチチップパ
ッケージの製造方法は、上述したいずれかの方法により
製造された半導体チップを、各電極パッド部分の導通ピ
ンが一直線上に配列するように積層し、導通ピン相互を
圧着することにより積層半導体チップの共通電極部分の
導通をなすようにしたものである。
【００１４】また、本発明に係る半導体装置の製造方法
は、上述のいずれかの方法により製造された半導体チッ
プを複数準備し、この半導体チップの電極パッドと同一
の配列パターンに配置された外部電極パッドを有するマ
ザーボードに前記半導体チップをアライメントして積層
し、一直線上に配列された導通ピンを前記外部電極パッ
ドに圧着することにより電極同士の導通をなして実装す
ることを特徴としている。この構成において、前記マザ
ーボードへの実装は半導体チップを予め積層一体化した
マルチチップパッケージの下層から突出する導通ピンを
外部電極パッドに圧着させて行なうようにし、あるい
は、前記マザーボードへの実装は最下層の半導体チップ
の導通ピンを外部電極パッドに圧着実装した後、順次上
方に半導体チップを必要枚数だけ積層させるように構成
してもよい。
【００１５】
【発明の実施の形態】以下に、本発明に係る半導体チッ
プ、マルチチップパッケージ、半導体装置、並びに電子
機器、およびそれらの製造方法の具体的実施の形態を図
面を参照して詳細に説明する。
【００１６】図１は実施形態に係る半導体マルチチップ
パッケージ１０を実装した半導体装置１２の模式図であ
る。半導体マルチチップパッケージ１０を構成する半導
体チップ１４は複数枚（図示の例では４枚）を積層一体
化して構成される。各チップ１４はメモリ素子として構
成した場合、電源ライン、データライン、アドレスライ
ン、チップセレクトの各電極を共通にすることができ
る。したがって、これらのチップ電極はチップ平面上に
おいて共通配置することができるので、チップ１４を積
層することで垂直方向に共通の電極が同一の縁直線上に
配置され、上下間のチップ電極の導通を図ることで、実
装密度をチップ積層枚数分まで増大することができる。
【００１７】この実施形態では共通配置されたチップ電
極を有する各半導体チップ１４に対し、各電極部分を上
下に貫通するスルーホール１６を形成する。これは図３
に示すように、トランジスタ、抵抗素子、配線などの各
種素子が形成されている方位面が（１００）面のシリコ
ン単結晶基板１８に対し、アルミニウム膜からなる電極
パッド２０を形成している。この電極パッド２０の上に
耐Ｓｉエッチング膜となる酸化シリコン膜２２をＣＶＤ
法などにより形成する（図３（ａ））。シリコン単結晶
基板１８の裏面にも同様にして酸化シリコン膜２４を形
成する（同図（ｂ））。この状態で、レーザ光を照射し
て電極パッド２０を貫通する先行孔２６を形成する（同
図（ｃ））。次いで、異方性エッチングを行なって先行
孔２６を拡径する（同図（ｄ））。このとき、アルミニ
ウムからなる電極パッド２０もエッチングにより拡径さ
れてスルーホール１６が形成される。この異方性エッチ
ングでは、シリコン単結晶基板１８が傾斜角度が５４．
７度となる方位面（１１１）面でエッチングが止まり、
さらにエッチングが進むと基板表面と垂直な面が内奥部
に後退し、電極パッド２０の下層にある層間絶縁膜とし
ての酸化シリコン膜２１および裏面側酸化シリコン膜２
４はスルーホール１６の開口部分でオーバハング状態と
なる。エッチング時間を調整する事で、まずストレート
部分が形成され、さらに時間が進むと紡錘形が形成され
るため、図３に（ｄ）に示すような端部から順次拡径さ
れ、中間部分では一定の口径となるような紡錘形のスル
ーホール１６が形成される。異方性エッチングにより拡
径されたスルーホール１６の電極パッド内周縁部分に酸
化シリコン膜２８をＣＶＤ法などにより形成するととも
に（スルーホール内壁面にも施してもよい）、電極パッ
ド２０の表面を露出させる（同図（ｅ））。
【００１８】このようにして各チップ電極パッド２０部
分にスルーホール１６が形成されるため、ウェハからダ
イシングした半導体チップ１４同士をアライメントして
重ね合わせると、共通電極部分でスルーホール１６が鉛
直線上に一直線に配列することになる。そこで、各チッ
プ１４のスルーホール１６に対して、導通ピン３０を装
着し、電極パッド２０の信号入出力導電路をチップ裏面
側に導くようにした後、複数の半導体チップ１４をスタ
ックすることにより、マルチチップパッケージ１０を作
製することができる。
【００１９】導通ピン３０を半導体チップ１４のスルー
ホール１６に装着した構成例を図２を参照して説明す
る。図２は半導体チップ１４のスルーホール１６部分の
拡大断面図である。図示のように、半導体チップ１４に
図３に示した方法によりスルーホール１６が形成される
が、層間絶縁用の酸化シリコン膜２１と裏面の保護用酸
化シリコン膜２４は、スルーホール１６の開口部分でオ
ーバハング状態となり、単結晶シリコン基板１８はこれ
らの酸化シリコン膜２１，２４の開口縁より後退した状
態にエッチングされ、その結果、スルーホール１６は紡
錘形に形成される。このため、導通ピン３０をこのスル
ーホール１６に装着しても、前記酸化シリコン膜２１，
２４の開口部により単結晶シリコン基板１８に接触する
ことがない。したがって、導通ピン３０の全体を導電材
料とすることができる。
【００２０】このため、導通ピン３０は次のように形成
される。すなわち、チップ電極パッド２０に接合可能な
頭部３２を設け、この頭部３２の中心部に前記スルーホ
ール１６に挿通可能な外径を有するシャフト部３４を一
体的に形成した断面Ｔ字形状とされている。スルーホー
ル１６の開口径は直径５０〜１００μｍ程度であり、し
たがって、前記シャフト部３４はこのスルーホール開口
部より差し込み可能な直径を有するようなサイズに設定
すればよい。また、シャフト部３４の長さは、スルーホ
ール１６への装着状態で、チップ１４の裏面から突出す
る長さとする。本実施例におけるチップ厚さは５００μ
ｍ程度であるので、それ以上の長さに設定する。なお、
頭部３２はチップ電極パッド２０の露出形状に合わせて
作製すればよい。
【００２１】このような導通ピン３０の製造工程を図４
に示す。５０〜１００μｍ直径のアルミ、タングステ
ン、あるいは銅からなる導電材料からなる線材３６を素
材とし、これを２分割の圧着治具３８により挟み込んで
カシメ保持するプレス装置を用いるようにしている。こ
の装置は、一対の圧着治具３８からなる固定型４０と、
この固定型４０に対して接離可能とされた可動型４２を
設けている。固定型４０のカシメ部分から頭部３２を形
成するに必要な材料長さを突出させ、この突出先端を固
定型４０により押しつぶして頭部３２を成形するキャビ
ティ４４が可動型４２に形成されている。線材送り装置
により一定量ずつ線材３６を送り（図４（１））、圧着
治具３８により線材３６をカシメ保持することで固定型
４０により一定量だけ線材３６の先端を送り出した後、
可動型４２を固定型４０に接合する（図４（２））。こ
れにより線材３６の先端は圧潰され、キャビティ４４の
形状に倣うように成形される。なお、電極パッド２０の
内周側に設けられた酸化シリコン膜２８を逃げるために
凹部４６（図２参照）を形成するための凸条４８を固定
型４０に設けておけばよい。また、導通ピン３０の頭部
３２の外面中央に窪み５０を形成することで、導通ピン
３０同士の接合が良好になるので、キャビティ４４にそ
の窪み５０（図２参照）を形成するための突起５２を形
成してもよい。このような頭部３２の成形処理が終了し
た後、可動型４２を後退させるが、このとき、一旦圧着
治具３８を分離して線材３６の引き抜きを可能にし、可
動型４２の後退に合わせて頭部３２とともに引き抜き移
動させる（図４（３））。可動型４２に設けた吸引路５
４を通じて負圧力を発生させるようにしてもよい。この
後、固定型４０の端面に沿うカッタ５６を用いてシャフ
ト部３４の分離を行なう（図４（４））。このようにし
て導通ピン３０を連続的に製造することができる。必要
に応じてこの導通ピン３０の頭部３２とシャフト部３４
の先端部、あるいは全体を金メッキ処理するようにすれ
ばよい（図４（５））。
【００２２】上記のように作製された導通ピン３０は、
半導体チップ１４の能動面側からスルーホール１６に装
着され、頭部３２の内面に形成されている凹部４６によ
りフランジ状に形成されている外周部分をチップ電極パ
ッド２０に導通接合させることができ、スルーホール１
６を貫通するシャフト部３４は酸化シリコン層２１、２
４の開口部により位置保持されつつ、先端がチップ裏面
から突出される。この時、スルーホール１６が紡錘形と
なるように図３に示した方法で形成されているため、シ
ャフト部３４はシリコン単結晶基板１８と接触されるこ
とがない。半導体チップ１４の裏面から突出した導通ピ
ン３０のシャフト部３４に対し、ハンダ溶着４８するこ
とで定位置に固定される。
【００２３】図２に示したように、半導体チップ１４に
形成されたスルーホール１６に対して電極パッド２０が
形成されている能動面側から導通ピン３０のシャフト部
３４側から差込装着する。通常一つの半導体チップ１４
には電源ライン、データ・アドレスラインが存在し、こ
の実施形態の場合にはチップセレクトをなす端子電極も
存在するので、その電極ライン数に応じた数のスルーホ
ール１６が形成される。そこで、図５に示しているよう
に、電極パッド２０の配列パターンに対応して配列さ
れ、導通ピン３０の頭部３２を把持可能な複数のロボッ
トハンド６０を有するマルチハンドリング装置６２を設
けておき、各半導体チップ１４の全てのスルーホール１
６に対して一括装着するようにしている。もちろん、区
分されたゾーン単位に分けて装着してもよい。そして、
裏面側からも一括してハンダ溶着するようにすればよ
い。
【００２４】ここで、導通ピン３０をスルーホール１６
に装着した状態では、シャフト部３４とスルーホール１
６との間が空隙となる。このため、内部に絶縁樹脂をモ
ールドしてもよい。絶縁確保と導通ピン３０の安定保持
のためには樹脂モールドすることが望ましい。この場合
には、チップ１４を貫通した導通ピン３０のシャフト部
３４の先端へのハンダ溶着５８を省略することができ
る。
【００２５】このように各半導体チップ１４の電極パッ
ド２０部分にスルーホール１６を形成し、導通ピン３０
を装着した後、図１に示すように、半導体チップ１４を
相互に積層して一体化する。この工程を図６を参照して
説明する。半導体チップ１４の電極パッド２０に相当す
る箇所に図３に示した方法でスルーホール１６を貫通形
成する（図６（１））。マルチハンドリング装置６２
（図５参照）を用いて各半導体チップ１４に設けられて
いるスルーホール１６に対し導通ピン３０を装着し、そ
の頭部３２を圧着して電極パッド２０との導通をとる
（図６（２））。スルーホール１６を貫通してチップ裏
面から突出した導通ピン３０のシャフト部３４の先端部
をハンダ溶着するか、図６に示したように、スルーホー
ル１６の内部に熱硬化性の絶縁樹脂６４をモールドす
る。これによって導通ピン３０はスルーホール内にてシ
リコン単結晶基板１８と接触すること無く、安定保持さ
れる。同様の処理が行われた複数の半導体チップ１４を
積層してアライメントし、共通する電極パッド２０のス
ルーホール１６が一直線上になるように配列させる。こ
の状態で、一直線上に並んだ導通ピン３０部分を加圧
し、上位の導通ピン３０の貫通シャフト部先端を下位の
導通ピン３０の頭部に圧潰接続して導通をとる。これに
より、複数の半導体チップ１４が積層されたマルチチッ
プパッケージ１０が作製される。このとき、必要に応じ
て各半導体チップ１４の間にポリイミドなどの接着層６
６（図１参照）を介在させて一体化させればよい。
【００２６】ところで、上記のように複数の半導体チッ
プ１４を積層一体化することによってマルチチップパッ
ケージ１０が形成されるが、最下層の半導体チップ１４
の裏面から導通ピン３０の先端電極が突出する。この導
通ピン３０のシャフト部３４の先端電極はパッケージと
しての外部接続端子３４Ｆoutとなる。そこで、図１、
図６（４）に示しているように、マルチチップパッケー
ジ１０を実装するマザーボード６８の外部電極パッド７
０に対して外部接続端子３４Ｆoutを接続するようにし
ている。マザーボード６８側には、半導体チップ１４の
共通電極としての電極パッド２０と同一の配列パターン
にて外部電極パッド７０が形成されている。したがっ
て、マルチチップパッケージ１０をマザーボード６８に
対して位置合わせすることによって外部接続端子３４Ｆ
outと外部電極パッド７０とのアライメントが行われ
る。マザーボード６８側ではハンダボール７２が実装さ
れているので、このハンダボール７２に外部接続端子３
４Ｆoutの先端を突き当てて溶着することで、マルチチ
ップパッケージ１０をマザーボード６８上に実装するこ
とができる。
【００２７】このようにマザーボード６８にマルチチッ
プパッケージ１０を実装するが、上述したように、パッ
ケージ裏面から突出する外部接続端子３４Ｆoutを有す
る導通ピン３０をマザーボード６８への接続端子として
用い、外部接続端子３４Ｆoutの突出長さの分だけパッ
ケージ１０とマザーボード６８の間に空隙７４が形成さ
れる。この空隙７４によりマルチチップパッケージ１０
の熱履歴に伴って発生する応力の影響をマザーボー６８
から切り離して応力緩和を図ることができる。このよう
な実施形態に依れば、予め半導体チップ１４の各々に導
通ピン３０を装着しておき、これを導通ピン３０同士の
圧着接合を行なうことで、相互に積層一体化するように
しているので、マルチチップパッケージ１０の製造を容
易に実現することができる。そして、パッケージ１０の
外部接続端子として下層チップの裏面から突出した導通
ピン３０を利用するため、マザーボード６８の外部電極
パッド７０との接続配線距離を最短に設定することがで
きる。そして、パッケージ１０の外部接続端子３４Ｆou
tは所定の長さを有し、マザーボード６８への実装に際
して空隙７４を介在させることができるので、マザーボ
ード６８とマルチチップパッケージ１０との間の熱応力
緩和を実現でき、電気的特性を劣化させることが防止さ
れる。
【００２８】図７は半導体チップ１４の薄膜化処理を行
なってマルチチップパッケージおよびこれを実装する半
導体装置を作製する場合の製造工程を示している。半導
体チップ１４に図３に示した方法によりスルーホール１
６を穿孔し（図７（１））、その後にスルーホール１６
の内部に熱硬化性の絶縁樹脂６４を充填して硬化させる
（図７（２））。これによりスルーホール１６が埋めら
れ、ラッピングによる割れの発生を防止できるので、半
導体チップ１４の裏面側のラッピングが可能となる。そ
こで、必要な厚さとなるまでバックラッピングを行なっ
て半導体チップ１４の薄膜化を行なう（図７（３））。
薄膜化処理された半導体チップ１４Ｈの各スルーホール
１６の絶縁樹脂６４に対しレーザ光を照射し、５０〜１
００μｍの貫通孔７６を開口させる（図７（４））。こ
れにより導通ピン３０が装着可能となるので、導通ピン
３０をマルチハンドリング装置６２を用いて半導体チッ
プ１４Ｈの各レーザ貫通孔７６に対して一括装着する
（図７（５））。以後は、図６に示した実施形態と同様
に、複数の半導体チップ１４を積層してアライメント
し、共通する電極パッド２０のスルーホール１６が一直
線上になるように配列させる。この状態で、一直線上に
並んだ導通ピン３０部分を加圧し、上位の導通ピン３０
の貫通シャフト部先端を下位の導通ピン３０の頭部に圧
潰接続して導通をとる。これにより、複数の半導体チッ
プ１４が積層されたマルチチップパッケージ１０が作製
される。そして、これを実装するマザーボード６８の外
部電極７０に対して最下層の半導体チップ１４から突出
した導通ピン３０のシャフト先端電極をパッケージとし
ての外部接続端子３４Ｆoutを利用して接続すればよい
（図７（６））。
【００２９】上記レーザによる貫通孔７６を穿設する場
合、積層すべき半導体チップ１４を積層した状態で一括
して穿設するようにすることができる。これにより、導
通ピン３０はチップアライメントした状態で一直線上に
配列した貫通孔７６のアライメントがより正確に行わ
れ、導通ピン３０同士の接合不良の発生率を小さくでき
る利点が得られる。
【００３０】また、図８には、本発明の実施の形態に係
る半導体装置１１００を実装した回路基板１０００を示
している。回路基板１０００には、例えばガラスエポキ
シ基板等の有機系基板を用いることが一般的である。回
路基板１０００には、例えば銅からなるボンディング部
が所望の回路となるように形成されている。そして、ボ
ンディング部と半導体装置１１００の外部電極とを機械
的に接続することでそれらの電気的導通が図られる。
【００３１】なお、半導体装置１１００は、実装面積を
ベアチップにて実装する面積にまで小さくすることがで
きるので、この回路基板１０００を電子機器に用いれば
電気機器自体の小型化が図れる。また、同一面積内にお
いては、より実装スペースを確保することができ、高機
能化を図ることも可能である。
【００３２】そして、この回路基板１０００を備える電
子機器として、図９にノート型パーソナルコンピュータ
１２００を示している。前記ノート型パーソナルコンピ
ュータ１２００は、高機能化を図った回路基板１０００
を備えているため、性能を向上させることができる。
【００３３】
【発明の効果】以上説明したように、本発明は、信号入
出力用の電極パッドが形成されたマルチチップパッケー
ジ用半導体チップであって、前記電極パッド部分にて上
下にチップ基板を貫通し基板シリコン部分が拡径された
スルーホールを有し、このスルーホール部分には前記電
極パッドに接合された頭部とスルーホールに挿通され先
端をチップ裏面から突出させたシャフト部からなり導電
材料により形成された導通ピンを装着し、前記基板シリ
コン部分より張り出された絶縁層の開口部を通じて前記
シャフト部を貫通装着させた半導体チップとし、これを
積層することによりマルチチップパッケージを形成し、
およびこれを用いた半導体装置、並びに電子機器の構成
としたので、積層される半導体チップの電極と層間接続
をなすスルーホールに設定される導通手段との電気的接
続を確実に実現できるとともに、積層してマルチチップ
化する場合の接合作業を効率よく実現できる効果が得ら
れる。
【図面の簡単な説明】
【図１】実施形態に係る半導体チップを積層したマルチ
チップパッケージの構成を示す断面図である。
【図２】実施形態に係る半導体チップのスルーホール部
分の拡大断面図である。
【図３】半導体チップへのスルーホール形成工程の説明
図である。
【図４】導通ピンの製造工程図である。
【図５】導通ピンの装着例を示す説明図である。
【図６】実施形態に係るマルチパッケージの製造方法の
工程を示す説明図である。
【図７】他の実施形態に係るマルチパッケージの製造方
法の工程を示す説明図である。
【図８】実施形態に係るマルチチップパッケージの回路
基板への適用例の説明図である。
【図９】実施形態に係るマルチチップパッケージの電子
機器への適用例の説明図である。
【符号の説明】
１０ 半導体マルチパッケージ １２ 半導体装置 １４ 半導体チップ（メモリチップ） １６ スルーホール １８ シリコン単結晶基板 ２０ 電極パッド（チップ電極） ２２、２４ 酸化シリコン膜 ２６ 先行孔 ２８ 酸化シリコン膜 ３０ 導通ピン ３２ 頭部 ３４ シャフト部 ３６ 線材 ３８ 圧着治具 ４０ 固定型 ４２ 可動型 ４４ キャビティ ４６ 逃げ凹部 ４８ 凸条 ５０ 窪み ５２ 突起 ５４ 吸引路 ５６ カッタ ５８ ハンダ溶着 ６０ ロボットハンド ６２ マルチハンドリング装置 ６４ 絶縁樹脂 ６６ 接着層 ６８ マザーボード ７０ 外部電極パッド ７２ ハンダボール ７４ 空隙 ７６ レーザ貫通孔

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 信号入出力用の電極パッドが形成された
    マルチチップパッケージ用半導体チップであって、前記
    電極パッド部分にて上下にチップ基板を貫通するスルー
    ホールを有し、このスルーホール部分には前記電極パッ
    ドに接合された頭部とスルーホールに挿通され先端をチ
    ップ裏面から突出させたシャフト部からなり導電材料に
    より形成された導通ピンを装着し、前記スルーホール開
    口側の絶縁層の開口部を通じて前記シャフト部を絶縁保
    持して貫通装着させてなることを特徴とするマルチチッ
    プパッケージ用半導体チップ。
  2. 【請求項２】 前記スルーホール内に絶縁樹脂をモール
    ドして前記導通ピンの位置保持をしてなることを特徴と
    する請求項１に記載のマルチチップパッケージ用半導体
    チップ。
  3. 【請求項３】 信号入出力用の電極パッド電極パッド部
    分にて上下にチップ基板を貫通するスルーホールを有
    し、このスルーホール部分には前記電極パッドに接合さ
    れた頭部とスルーホールに挿通され先端をチップ裏面か
    ら突出させたシャフト部からなり導電材料により形成さ
    れた導通ピンを装着し、前記スルーホール開口側の絶縁
    層の開口部を通じて前記シャフト部を絶縁保持して前記
    シャフト部を貫通装着させてなる半導体チップを複数積
    層し、積層された半導体チップの一直線上に配列された
    スルーホールに装着された前記導通ピン同士を接合圧着
    して連結することにより積層された半導体チップの共通
    する電極パッド間の導通をなしたことを特徴とするマル
    チチップパッケージ。
  4. 【請求項４】 前記スルーホール内に絶縁樹脂をモール
    ドして前記導通ピンの位置保持をしてなることを特徴と
    する請求項３に記載のマルチチップパッケージ。
  5. 【請求項５】 請求項１乃至４に記載の半導体チップま
    たはマルチチップパッケージを備えたことを特徴とする
    半導体装置。
  6. 【請求項６】 請求項１乃至５に記載の半導体チップ、
    マルチチップパッケージまたは半導体装置を備えたこと
    を特徴とする電子機器。
  7. 【請求項７】 半導体チップにおける電極パッド部分に
    スルーホールを形成してホール開口部に絶縁層を形成
    し、当該スルーホールに前記電極パッドに圧着される頭
    部とスルーホールを貫通されるシャフト部を有する導通
    ピンを前記絶縁層により絶縁保持して装着した後、前記
    スルーホールを貫通した前記シャフト部をチップ裏面に
    導電金属を溶着してなることを特徴とするマルチチップ
    パッケージ用半導体チップの製造方法。
  8. 【請求項８】 半導体チップにおける電極パッド部分に
    スルーホールを形成し、当該スルーホールに前記電極パ
    ッドに圧着される頭部とスルーホールを貫通されるシャ
    フト部を有する導通ピンを装着した後、前記スルーホー
    ル内に絶縁樹脂をモールドして硬化させてなることを特
    徴とするマルチチップパッケージ用半導体チップの製造
    方法。
  9. 【請求項９】 半導体チップにおける電極パッド部分に
    スルーホールを形成し、当該スルーホール内に絶縁樹脂
    を充填した後、スルーホール内絶縁樹脂を貫通する透孔
    を穿設し、当該透孔に前記電極パッドに圧着される頭部
    と透孔内部を貫通されるシャフト部を有する導通ピンを
    装着することを特徴とするマルチチップパッケージ用半
    導体チップの製造方法。
  10. 【請求項１０】 前記スルーホールへの絶縁樹脂充填後
    に半導体チップの裏面をラッピングして薄膜化すること
    を特徴とする請求項９に記載のマルチチップパッケージ
    用半導体チップの製造方法。
  11. 【請求項１１】 請求項７乃至１０のいずれかに記載の
    方法により製造された半導体チップを各電極パッド部分
    の導通ピンが一直線上に配列するように積層し、導通ピ
    ン相互を圧着することにより積層半導体チップの共通電
    極部分の導通をなすようにしたことを特徴とする半導体
    マルチチップパッケージの製造方法。
  12. 【請求項１２】 請求項７乃至１０のいずれかに記載の
    方法により製造された半導体チップを複数準備し、この
    半導体チップの電極パッドと同一の配列パターンに配置
    された外部電極パッドを有するマザーボードに前記半導
    体チップをアライメントして積層し、一直線上に配列さ
    れた導通ピンを前記外部電極パッドに圧着することによ
    り電極同士の導通をなして実装することを特徴とする半
    導体装置の製造方法。
  13. 【請求項１３】 前記マザーボードへの実装は半導体チ
    ップを予め積層一体化したマルチチップパッケージの下
    層から突出する導通ピンを外部電極パッドに圧着させて
    行なうことを特徴とする請求項１２に記載の半導体装置
    の製造方法。
  14. 【請求項１４】 前記マザーボードへの実装は最下層の
    半導体チップの導通ピンを外部電極パッドに圧着実装し
    た後、順次上方に半導体チップを必要枚数だけ積層させ
    ることを特徴とする請求項１２に記載の半導体装置の製
    造方法。
JP25225899A 1999-09-06 1999-09-06 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法 Withdrawn JP2001077296A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25225899A JP2001077296A (ja) 1999-09-06 1999-09-06 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25225899A JP2001077296A (ja) 1999-09-06 1999-09-06 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2001077296A true JP2001077296A (ja) 2001-03-23

Family

ID=17234737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25225899A Withdrawn JP2001077296A (ja) 1999-09-06 1999-09-06 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2001077296A (ja)

Similar Documents

Publication Publication Date Title
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
US7087514B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US7345365B2 (en) Electronic component with die and passive device
JP5341337B2 (ja) 半導体装置及びその製造方法
US7148081B2 (en) Method of manufacturing a semiconductor device
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
KR20070045901A (ko) 적층반도체장치 및 적층반도체장치의 하층모듈
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JPH09213749A (ja) 半導体装置及びその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JP2001135785A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2626621B2 (ja) 半導体装置の製造方法
JP2001094041A (ja) マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
JP3661528B2 (ja) 半導体装置の製造方法
US20160007463A1 (en) Electronic device module and method of manufacturing the same
JP2001085600A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107