JP3650626B2 - Dc−dcコンバータを有する同調システム - Google Patents
Dc−dcコンバータを有する同調システム Download PDFInfo
- Publication number
- JP3650626B2 JP3650626B2 JP51670196A JP51670196A JP3650626B2 JP 3650626 B2 JP3650626 B2 JP 3650626B2 JP 51670196 A JP51670196 A JP 51670196A JP 51670196 A JP51670196 A JP 51670196A JP 3650626 B2 JP3650626 B2 JP 3650626B2
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- voltage
- converter
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dc-Dc Converters (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
同調システムは、例えばテレビジョン受信機のチューナを制御するのに用いられる。チューナは所望な入力信号を固定の中間周波数に変換することにより周波数ドメイン内の信号を選択する。多数の具体的な例では、周波数変換を電圧制御により行う。このような実施に当り、同調システムは所望な入力信号の周波数に従って同調制御電圧を合成する。
現今では同調システムの殆どの機能部を1個以上の集積回路内に納めている。例えば、同期検波器、プログラマブル分周器、ループ増幅器等を具えている周波数シンセサイザICが市販されている。同調システムを作製するには、ごく限られた数の個別電子部品を1個以上のシンセサイザICと組合わせるだけで済む。
同調システムを用いる比較的新しい分野にマルチメディア装置がある。マルチメディア装置は様々な情報源及び様々なタイプの情報にアクセスし得る装置と見なすことができる。例えば、このマルチメディア装置は、それが伝送ネットワークを介して接続される遠隔中央配布センターにおけるコンパクトディスク(CD)からビデオ情報をアクセスすることができる。この遠隔中央配布センターは様々なタイプの情報を周波数分割多量にて配布することができる。所望するタイプの情報を選択するために、マルチメディア装置には同調システムを装備させる必要がある。
マルチメディア装置の他の例には、ローカルバスに接続されるTV放送受信プラグインボードを有しているパーソナルコンピュータがある。このようなプラグインボードを有するパーソナルコンピュータはテレビジョン受信機として機能し得る。プラグインボードには表示すべき所望なTVチャネルを選択するための同調システムを設ける必要がある。
特開昭63−18712号公報には請求項1の前文に規定したタイプの同調システムが開示されている。公開英文抄録に添付されているこの従来の同調システムを示す図を本明細書の図1に示してある。
従来の同調システムでは、制御回路14に後続するチャネル選択電圧発生回路13にて低い値の同調電圧を発生させる。低い値の同調電圧の発生を制御する信号の1つにAFC信号がある。このAFC信号はチューナ5の同調誤差、即ち実際の同調状態と所望する同調状態とのずれを示す。VIF部分6はチューナ5の出力信号からAFC信号を引出す。
チャネル選択電圧発生回路13の供給電圧は5ボルトである。従って、低い値の同調電圧は0〜5ボルトの範囲内の電圧に限定される。直流増幅器16は低い値の同調電圧を0〜30ボルトの範囲内の高い値の同調電圧にまでスケールする。増幅器16によって供給される高い値の同調電圧をチューナ5に供給する。同調電圧範囲の拡張は所望受信帯域全体にわたり同調させるために必要とされる。
直流増幅器16は30ボルトの電源機構3からその供給電圧を受電する。従来の同調システムの他の全ての機能部は安定した5ボルトの電源機構2により附勢される。双方の電源機構2及び3は、それらの供給電圧を、その特性が特定されない電源1から引出す。
従来の同調システムは受信機、特にマルチメディア装置のマスター接続ユニットにプラグ嵌めするのが好適なボード上に作製することができる。多くの受信機、特にマルチメディア装置は特殊機能ボードに容易にプラグイン又はプラグアウトする標準のインタフェースに従い斯様なマスター接続ユニットを有している。このモジュラー予備工作はマルチメディア装置又は受信機の機能性を広げる融通性を高める。
しかし、特殊な機能ボードに従来の同調システムを用いるには欠点がある。インタフェースでは、通常用いられる5ボルトの供給電圧の隣りの、増幅器16用の30ボルトの供給電圧を考慮する必要がある。しかし、殆どの他の特殊機能ボードは30ボルトの供給電圧を必要としない。このことはインタフェースの受容量の一部をオプショナルボード上に或る特別な部分用としてとっておく必要があることを意味する。このことは不所望なことであり、インタフェースの受容量が不経済に用いられる。さらに、30ボルトの供給電圧を発生させるために特殊な設備を必要とする。
本発明の目的は受信機、特にモジュラー予備工作のマルチメディア装置に使用するのが好適な上述したタイプの同調システムを提供することにある。このような同調システムを請求項1に規定している。さらに本発明は請求項3にて規定したようなマルチメディア装置及び請求項4にて規定したような受信機を提供する。
要するに、本発明では可制御DC−DCコンバータにより同調誤差信号に依存する出力電圧を発生させる。同調素子は可制御DC−DCコンバータの出力電圧に応答してチューナの同調状態を変える。
同調用に用いられるDC−DCコンバータの出力電圧は、DC−DCコンバータの能動素子を附勢する供給電圧以上の電圧とすることができる。従って、同調システムの全ての機能部を附勢するのに比較的低い値の単一供給電圧、例えば5ボルトの供給電圧を用いることができる。従来の同調システムとは異なり、30ボルトの追加の供給電圧は必要でない。
同調システム内にDC−DCコンバータを配置することは賢明であるとは思えない。殆どのDC−DCコンバータは交流信号が流れる誘導素子を具えている。従って、誘導素子は(電)磁界を放出する。この(電)磁界は妨害の原因となり得る。例えば、DC−DCコンバータによって発生される(電)磁界が受信すべき所望信号を妨害するという重大な恐れがある。これは、同調入力回路が(電)磁界に極めて敏感であるからである。
しかし、本発明におけるDC−DCコンバータは大きな出力電力を供給する必要がない。その理由は、DC−DCコンバータの出力電圧を同調素子、例えば高いインピーダンスを呈するバリキャップダイオード又はMOSトランジスタに供給するからである。従って、DC−DCコンバータから引出される電流は比較的低く、例えば数マイクロアンペア程度である。このことは、誘導素子に流れる信号電力が比較的低いことを意味する。従って、DC−DCコンバータによって放出される(電)磁界も比較的弱いものである。
追加特徴は従属請求項に規定した通りである。請求項1にて規定した特徴は、部品のばらつきに対してシステムを不感応にすることにあり、請求項2にて規定した特徴は同調速度を高めることにある。
以下本発明を実施例につき説明する。
図面中:
図1は従来の同調システムを示す。
図2は本発明による同調システムの第1実施例を示す。
図3は本発明による同調システムの第2実施例を示す。
図4は本発明による同調システムの第3実施例を示す。
図5は図2に占めた第1実施例の第1具体化例を示す。
図6は図2に示した第1実施例の第2具体化例を示す。
図7は図3に示した第2実施例の具体化例を示す。
図8は図4に示した第3実施例の具体化例を示す。
図9は本発明によるマルチメディア装置を示す。
図面を通して同様な要素には同じような参照番号を付して示してある。
先ず、本発明による同調システムの3つの実施例を説明する。次いで、これらの実施例の具体化につき説明し、次にこうした実施例及び具体化例につき利点を明らかにし、最後にこれらの幾つかの変形例につき説明する。
図2は本発明の技術的な要部、即ち同調素子VARを内蔵するチューナTUNと、同調誤差検出器TEDと、DC−DCコンバータDDCと、コントローラDCUとを示しているブロック図である。DC−DCコンバータは交流源CACと、誘導素子INDと、整流回路RECとを具えている。
図2は本発明による同調システムの第1実施例でもある。同調誤差検出器TEDはチューナTUNからの出力信号Stを受信する。この出力信号StはチューナTUNの同調状態における情報を有している。同調誤差検出TEDは信号Stの同調状態を所望な同調状態と比較する。この比較結果により同調誤差検出器TEDは同調誤差信号Seを発生する。
コントローラDCUは前記同調誤差信号Seに応答してDC−DCコンバータの交流源CACを制御する。このために、コントローラDCUはDC−DCコンバータ用の制御信号Scを交流源CACに供給する。この制御信号Scは、交流源CACが誘導素子INDに供給する交流信号Vac1の少なくとも1つの特性に影響を及ぼし、誘導素子INDから取出される交流信号Vac2の振幅が制御信号Scの関数で変化するようにする。この結果、整流回路RECにより供給される直流電圧Vtも斯かる制御信号Seの関数で変化する。DC−DCコンバータによって発生される直流電圧Vtを同調素子VARに供給する。同調素子VARはこの直流電圧Vtに応答して前記チューナの同調状態を変える。従って、DC−DCコンバータDDCによって与えられる直流出力電圧VtはチューナTUNの同調状態を決定する.
DC−DCコンバータは、チューナTUN、同調誤差検出器TED及びコントローラDCUも含む同調制御ループの一部である。チューナTUNの同調状態が所望状態からずれる場合には、同調制御ループがDC−DCコンバータの出力電圧Vtを変化させて、所望な同調状態が得られるようにする。このようにして、同調制御ループはDC−DCコンバータDDCの直流出力電圧Vtを定常状態値に有効に安定化させる。定常状態値は、一方では所望な同調状態により、他方ではチューナTUNの同調特性により規定される。
図3は第2実施例を示し、これは多くの点で図2の実施例に似ている。しかし、図3におけるコントローラDCUは帰還回路FBCを具えている。この帰還回路FBCはDC−DCコンバータDDCの出力電圧Vtから帰還量Qfを引出す。差検出器DD1は同調誤差信号Seとこの帰還量とを比較して、DC−DCコンバータDDCにおける交流源CAC用の制御信号Scを発生する。従って、交流源CACは同調誤差信号Se以外に、DC−DCコンバータDDCの出力電圧の関数でも制御される。
図3に示した第2実施例におけるコントローラDCU及びDC−DCコンバータDDCは同調制御ループ内の帰還ループを構成する。実際上、同調誤差信号Seは斯かる帰還ループ用の基準入力信号であり、制御信号Scはこの帰還ループの作動信号であり、同調電圧Vtが可変制御される。帰還ループは同調誤差信号Seにより帰還量Qfを持たらす。この帰還ループがあるために、同調電圧Vtへの同調誤差信号Seの変換は主として帰還回路FBCによって決定される。
図4は2つの内部帰還ループを有する第3実施例を示す。第1内部帰還ループは次のような要部、即ち帰還回路FBCと、差検出器DD1と、出力段OUSとを具えている。第2内部帰還ループは差検出器DD2と、DC−DCコンバータDDCとを具えている。図4における第2差検出器DD2は第1内部帰還ループの一部でもある。しかし、これは必ずしもそのようにする必要はなく、第2差検出器DD2は、出力段OUSから帰還回路FBCに延在する信号路から省くことができる。
図4に示して第3実施例における第1内部ループは図3に示した第2実施例における帰還ループと同じ機能を有する。即ち、帰還回路FBCは主として同調電圧Vtへの同調誤差信号Seの変換を決定する。しかし、これらの帰還ループには重大な差がある。図3では、DC−DCコンバータDDCが帰還ループの一部を成しているが、図4におけるDC−DCコンバータDDCはそれ自体が第1内部帰還ループの一部を成すものではない。
第2内部帰還ループは出力段OUSからの出力電流Iを安定化する。出力電流Iは第2内部帰還ループの一部であるDC−DCコンバータDDCから引出される。電流I又はこの電流のレプリカは差検出器DD2に流れ、この検出器は電流Iを目標値Tvと比較する。差検出器DD2はこの比較結果に応答して交流源CACを制御する。実際上、目標値Tvは第2内部制御ループ用の基準入力信号であり、制御信号Scはこのループ用の作動信号であり、DC−DCコンバータDDCから引出される電流Iが可変制御される。
本発明をさらに明瞭とするために上述した実施例の幾つかの具体例を示す。
図5は図2に示した実施例の第1具体化例を示す。図5に示した同調システムTSYにおけるチューナTUNは、それに供給される入力信号RFを出力信号IFに周波数変換する。チューナTUNでの周波数変換は同調指令信号TCによって決定される。
チューナTUNでの周波数変換はミクサMIXと局部発振器LOSとの組合せ回路によって行われる。ミクサMIXは、それが増幅器AMPを介して受信する入力信号RFを局部発振器LOSの出力信号で逓倍する。この結果、RF入力信号の周波数は、ミクサMIXに供給される局部発振器信号の周波数に等しい量だけシフトされる。この周波数シフトされたRF信号がチューナTUNの出力信号IFである。
局部発振器LOSの周波数は、それに供給される同調電圧Vtに依存する。この具体化例における局部発振器LOSは、その周波数を決定する共振回路(図示せず)を具えている。共振回路はバリキャップダイオードVARを具えており、このダイオードは発振周波数を同調電圧Vtの関数で変化させる。同調システムTSYは、チューナTUNが同調指令信号TCに従って周波数変換を果たすように同調電圧Vtを制御する。
同調誤差検出器TEDでは、局部発振器LOSの出力信号Stをプログラマブル分周器DVPにより分周する。この分周器の分周比は同調指令信号TCにより決定される。分周出力信号Stを位相−周波数検出器PFDの第1入力信号とする。位相−周波数検出器PFDの第2入力信号は基準周波発振器RFOの分周出力信号とする。この発振器RFOの出力信号の分周は固定の分周器DVFにより行なう。
位相−周波数検出器PFDはそれに供給される第1及び第2入力信号に応答して同調誤差信号Seを発生する。この同調誤差信号Seは2つの2進信号“Inc"及び“Dec"をそれぞれ含んでいる。これら2つの2進信号“Inc"及び“Dec"は実際上3通りの状態を示す。その1つの状態は、局部発振器LOSから引出される第1入力信号が基準周波発振器から引出される第2入力信号と同期している状態である。この場合には双方の2進信号“Inc"及び“Dec"が“0"となる。他の2つの状態は位相−周波数検出器PFDの2つの入力信号が非同期状態にある場合である。第1入力信号の位相及び/又は周波数が第2入力信号に対して遅れている場合には、2進信号“Inc"及び“Dec"がそれぞれ“1"及び“0"となる。これとは逆の場合には、2進信号“Inc"及び“Dec"がそれぞれ“0"及び“1"となる。
実際上、同調誤差信号SeはチューナTUNが所望な同調状態にあるかどうかを指示する。同調していない場合に、同調誤差信号“Se"はさらに、所望な同調信号にするには局部発振器LOSの周波数を高くしなければならないのか、又は下げなければならないのかを指示する。図5に示した同調誤差検出器TEDの機能部分については当業者が容易に推考し得ることであるので、さらなる詳細な説明は省略する。
コントローラDCUはディジタル信号処理素子を用いて様々な態様で具体化することができる。コントローラDCUの機能は従来の同調ループにおけるループフィルタ及び/又は増幅器の機能に似たものである。制御信号Scは基本的には同調誤差信号Seを低域通路フィルタ処理したものである。この制御信号Scは成分“Amp"と、成分“Frq"及び“Wvf"を随意含んでいる。同調誤差が大きければ、制御信号Scにおける成分“Amp"が有効となる。同調誤差が小さい場合には、成分“Frq"及び/又は“Wvf"が有効となる。
DC−DCコンバータDDCは次のように具体化する。可制御交流源はディジタル発振信号を発生する数値式発振器(図示せず)を具えている。ディジタル発振信号の振幅、周波数及び波形は制御信号Scの成分“Amp"、“Frq"及び“Wvf"によってそれぞれ決定される。ディジタル発振信号は、この信号に応答して交流出力電圧Vac1を発生するD/A変換器に供給する。変圧器回路INDはこの電圧を高振幅の交流電圧Vac2に変換する。交流電圧Vac2はコンデンサも具えている整流回路RECにおけるダイオードによって整流される。従って、整流回路RECの出力端子には直流電圧Vddが発生する。この電圧は低域通路フィルタを構成する抵抗R1及びコンデンサC1を経てチューナの局部発振器LOSにおけるバリキャップダイオードVARに供給される。
同調電圧Vtの値は第1交流電圧Vac1の特性を変えることによって変えることができる。第1交流電圧Vac1の振幅を変えると同調電圧Vtが変化することは明らかである。さらに、波形及び/又は周波数を変化させても同調電圧Vtは同じように変化し得る。これは、実際上変圧器回路INDの利得が周波数に依存するということによるものである。第1交流電圧Vac1の波形及び/又は周波数の変化は同調電圧Vtの微制御に用いることができ、同調電圧の粗制御は第1交流電圧Vac1の振幅を調整することにより行なうことかできる。
同調速度を高めるために同調システムには可制御電流源I1を設ける。この電流源がないと、コンデンサC1はは厄介な慣性を発生することになる。同調電圧Vtを減らすために第2交流電圧Vac2の振幅を下げるものとする場合、電流源I1がないと、コンデンサC1を放電させるのに比較的長時間かかることになる。これは整流回路におけるダイオードが非導通で、信号接地に対して高インピーダンスを呈するからである。従って、放電時定数が比較的大きくなる。こうした問題は、同調電圧をかなり減らす必要がある場合に、電流源I1を作動させることによって回避することができる。これは例えば、同調誤差信号Seがそのようなことを指示する場合である。こうした場合には、所望な同調電圧に近づくまで電流源がコンデンサC1を放電させる。次いで電流源I1は不作動となり、DC−DCコンバータが同調電圧Vtの制御を引継ぐことになる。
図5にICTとして示した点線枠内に位置する機能部分は単一の集積回路内に納めることができる。現今のシンセサイザ集積回路が図5に示した同調誤差検出器TEDに相当する部分を具えていることがよくある。本発明による集積回路には斯様な部分以外にコントローラDCU及びDC−DCコンバータの交流源CACも含めることができる。DC−DCコンバータの他の部分は、この集積回路に対する外部の部品によって構成することができる。
図5におけるチューナTUN及び集積回路ICTの双方は供給電圧Vccにて作動する。この供給電圧は、例えば論理回路に通常用いられる電圧値である5ボルトとすることができる。この場合には交流電圧Vac1の最大ピーク−ピーク振幅を5ボルトとし、これを誘導素子INDによって高い値に変換してから整流して直流電圧Vddを発生させる。従って、直流電圧Vddは5ボルトの供給電圧Vccよりも遙かに高くすることができる。例えば、直流電圧Vddは局部振幅器LOSを所望な周波数帯域にわたって同調させるために0〜30ボルトの範囲内で変えることができる。
図6、図7及び図8は他の具体化例を示す。なお、簡略化のために同調誤差信号Seから同調電圧Vtを取出す素子だけを示してある。図6、図7及び図8における同調誤差信号Seは図5におけるような2進信号“Inc"及び“Dec"を含んでいる。
図6は図2に示した第1実施例の第2の具体化例を示す。図6におけるDC−DCコンバータDDCの交流源CACは可制御スイッチCSW形態のものであり、このスイッチは交番オン/オフ信号発生器AOGによって交互に導通及び非導通となる。可制御スイッチCSWはコイルINDの一方のノードと信号接地点との間に配置する。コイルINDの他方のノードは供給電圧Vccに接続する。コイルINDは電流蓄積媒体と見なすことができる。コイルINDに蓄えられる電流は、スイッチCSWが導通、即ち閉じる場合にVccから信号接地点へと流れる電流である。スイッチCSWを開くと、コイルINDに蓄えられている電流は整流回路RECにおけるコンデンサへと流れて、それを充電する。このような充電作用は整流回路RECによって与えられる直流電圧Vddを供給電圧Vccの値以上の電圧値にする。
直流電圧Vddの値、従って同調電圧Vtの値はスイッチCSWの導通期間に対する非導通期間の持続時間に依存する。これはデューティサイクルとも称される。このデューティサイクルを同調誤差信号Seの関数で制御するために、コントローラDCUは2進信号“Inc"及び“Dec"をデューティサイクル制御信号Seに変換し、この制御信号を交番オン/オフ信号発生器AOGに供給する。デューティサイクル制御は極めて簡単なものとすることができ、例えば“Inc"に応答してスイッチSWCの導通期間を増大させ、“Dec"に応答してスイッチの導通期間を減らすか、又はその逆とすることができる。
抵抗R1,R2とコンデンサC1,C2との組合わせはループフィルタを構成する。このループフィルタの伝達特性は2つのポールと1つのゼロ点とによつて特徴付けられる。ループフィルタが幾つかの同調制御特性を決定すること以外に、このフィルタはDC−DCコンバータの出力端子における残留交番信号も除去し、このような残留交番信号は局部発振器を寄生変調することがある。
図7は図3に示した第2実施例の具体化例を示す。図7では同調誤差信号Seを2個の可制御電流源InおよびIdを具えている電荷ポンプ回路CPCに供給する。2進信号“Inc"及び“Dec"に応答して、電流源Inか、Idのいずれかを作動させる。電流源Inを作動させる場合には、その電流を積分器回路INTに供給して、電圧Vrを増大させる。電流源Idを作動させる場合には電流Idを積分器回路INTから引出して電圧Vrを低下させる。
電荷ポンプ回路CPCの出力電流を積分することによって得られる電圧Vrは実際には比較回路CMPと、DC−DCコンバータDDCと、帰還回路FBCとによって構成されるループに対する基準電圧である。前記ループは同調電圧VtでもあるDC−DCコンバータの出力電圧Vddの値を、電圧Vfが電圧Vrに等しくなるように調整する。実際上、斯かるループは電圧Vrを同調電圧Vtにまでスケールする。この場合のスケーリングファクタは分圧器である帰還回路FBCによって決定される。スケーリングファクタは分圧比の逆関数とする。
図8は図4に示した第3実施例の具体化例を示す。図7におけると同様に、図8に示した具体化例も電荷ポンプ回路CPCを具えている。この電荷ポンプ回路CPCの出力電流は、オペアンプOPAと、出力トランジスタOTRと、帰還回路FBCとによって構成される能動積分器に供給される。能動積分器は図4に示した実施例における第1内部ループに相当する。この能動積分器は電荷ポンプ回路CPCの出力電流を同調電圧Vtに変換する。この場合における電流−電圧変換特性は帰還回路FBCによって決定される。
図8に示した具体化例は、DC−DCコンバータDDC、出力トランジスタOTR及び比較器CMPを含む電流安定化ループも具えている。この電流安定化ループは出力トランジスタOTRを経て流れるバイアス電流を基準電流源Irによって決定される目標値に固定させる。電流安定化ループはさらに、DC−DCコンバータの出力電圧Vddを間接的に制御する。出力トランジスタOTRのバイアス電流はDC−DCコンバータDDCから抵抗RIを経て引出される電流の大部分を成す。従って、電流安定化ループはDC−DCコンバータの出力電圧Vddを同調電圧Vt以上の予定電圧レベルに保つようにする。この予定電圧レベルは電流源Irの電流と、抵抗RIの値とに依存する。
電流安定化ループは次のように作動する。出力トランジスタOTRのバイアス電流は抵抗Rsaを経て流れると共に比較回路CMPの反転(−)入力端子に供給される電圧を降下させる。非反転(+)入力端子は抵抗Rsb間の基準電圧降下分を受電する。この基準電圧降下は基準電流源Irからの基準電流によって生ずる。定常状態における抵抗Rsa間の電圧降下は抵抗Rsb間の基準電圧降下に等しい。
出力トランジスタOTRのバイアス電流が変化すれば、制御信号ScがDC−DCコンバータDDCの出力電圧Vddを変化させることになる。従って、同調電圧Vtが一定のままであるとすると、抵抗RIを流れる電流が変化することになる。この場合における抵抗RIは電流源と見なすことができ、その出力電流は出力トランジスタOTRのバイアス電流とは相違する。この場合における差電流が第1ループの帰還回路FBCに流れて、演算増幅器OPAの非反転(+)入力端子における電圧を変化させる。この電圧変化が出力トランジスタOTRの制御端子に転送され、このトランジスタのバイアス電流が所望な方向に調整されるようにする。
図9は処理ユニットPRU、画像表示装置PDD及びユーザインタフェースUIFを有している本発明によるマルチメディア装置の一例を示す。処理ユニットはホルダーHOL内にプラグ嵌めしたテレビジョン受信ボードTRPを具えている。テレビジョン受信ボードTRPは実際にはテレビジョン受信機であり、これは本発明による同調システムTSY、例えば図5に示したような同調システムを具えている。同調システムTSYにおけるチューナTUN(図示せず)は、例えば同軸ケーブルコネクタとするコネクタRFCを介してRF入力信号を受信する。テレビジョン受信ボードTRPにおける回路は、電圧VccをホルダーHOLを介して同調システムTSYに供給する電源PWSにより附勢される。
本発明及び従属請求項にて規定した追加の特徴によって与えられる幾つかの利点を下記にて明らかにする。こうした利点を、例示した実施例及び具体例を参照して説明する。
本発明によるマルチメディア装置には、その内部に組込む同調システム用に追加の電源設備を設ける必要がない。図9に示したテレビジョン受信ボードTRPは単一の供給電圧Vccにて作動することができる。この供給電圧は処理ユニットPRUにおける論理回路を作動させるのに用いられる供給電圧と同じ電圧である5ボルトとすることができる。同調システムTSYは、供給電圧Vcc以上の同調電圧、例えば0〜30ボルトの範囲内の同調電圧Vtを局部的に発生させることができる。
多くの用途にとって、本発明による同調システムは目立つような電波妨害を生じるものではない。DC−DCコンパータの一部である誘導素子が放つ妨害磁界は、この誘導素子が同調素子に転送しなければならない電力が相対的にごく僅かであることからして比較的弱いものである。同調素子はこのDC−DCコンバータから相対的にごく僅かな電流を引出すだけである。例えば、図5ではバリキャップダイオードVARが同調素子を構成しており、このバリキャップダイオードは数マイクロアンペア程度の電流を取り上げるだけである。
図3に示した第2実施例は比較的簡単な構造のものである。コントローラDCU及び交流源CACの一部は同調誤差検出器TEDと一緒にディジタルMOS集積回路に納める論理回路形態のものとすることができる。
さらに、図3に示した第2実施例は、DC−DCコンバータにおける構成部品の特性のばらつきに実質上不感応である。帰還回路FBCを具えている帰還ループがあるために、例えば誘導素子INDの特性のばらつきが同調制御特性に悪影響を及ぼすことは殆どない。
図4に示した第3実施例は同調速度を比較的高くすることができる。この例におけるDC−DCコンバータDDCは、同調電圧Vtが同調誤差信号Seに応答する速度には実質上影響を及ぼさない。制御信号ScをDC−DCコンバータDDCを介して出力電圧Vddに変換する場合の帯域幅は比較的小さくすることができる。図4及び図8の双方におけるDC−DCコンバータDDCは実際上、同調誤差信号Seが現れる点から同調電圧Vtが現れる点まで延在する信号路の外にある。
本発明は上述した例のみに限定されるものではなく、請求の範囲の記載を逸脱することなく幾多の変更を加え得ることは当業者が推考し得ることである。
例えば、同調誤差検出器TEDは図1に示した従来の同調システムにおけるものと同様なタイプのものとすることができる。この同調誤差検出器は、図5におけるような局部発振器信号の代わりに、チューナによって供給されるIF出力信号から同調誤差信号を取り出す。
同調素子はMOSトランジスタとし、そのゲートをDC−DCコンバータに結合させることができる。このMOSトランジスタはDC−DCコンバータに対して高インピーダンスを構成する。さらに、RC−タイプの発振器では、複数のMOSトランジスタが複数の同調素子を構成し、これらの同調素子が同調信号に応答して発振周波数を換えるようにすることができる。
様々なタイプの可制御DC−DCコンバータを使用することができることは明らかである。図2,図3及び図4に示した実施例におけるDC−DCコンバータ内の誘導素子INDは簡単なコイル、変圧器コイル又はインダクタンスを呈する他の任意の構成のものとすることができる。交流源CACは或る波形の周期性信号を供給する数値式、アナログ又は他の任意タイプの発振器とすることができる。DC−DCコンバータによって放出される磁界内の高調波を最小とするためとに正弦波状の波形を用いるのが好適である。
高速同期を促進するために、DC−DCコンバータに並列に高域回路を結合させることができる。
要するに、本明細書にて述べたことは次のようなことである。同調システムにおけるDC−DCコンバータはチューナ用の同調制御電圧を供給する。DC−DCコンバータは交流源と、誘導素子と、整流回路とを直列に配置したものとする。交流源によって供給される交流信号は同調誤差検出器からの同調誤差信号によって制御される。誘導素子はこの交流信号を高振幅の交流信号に変換する。この変換した交流信号を整流して同調制御電圧とする。実際にはDC−DCコンバータを同調制御ループの一部とする。この同調制御ループはDC−DCコンバータの出力電圧を決定する。
Claims (4)
- チューナ及び該チューナの同調状態に依存する同調誤差信号を発生するための同調検出器と、
出力電圧が同調誤差信号に依存する可制御のDC−DCコンバータと、
該可制御のDC−DCコンバータの出力電圧に応答して前記チューナの同調状態を変えるための同調手段と、
を具えている同調システムにおいて、当該同調システムがさらに:
前記可制御のDC−DCコンバータの出力電圧から帰還信号を引出すための帰還回路、及び
前記帰還信号と前記同調誤差信号との差に応答して前記可制御のDC−DCコンバータを制御する差検出器、
も具えていることを特徴とする同調システム。 - 前記同調システムがさらに:
前記同調誤差信号に応答して前記可制御のDC−DCコンバータから電流を引出すための出力段、及び
前記電流と目標値との差に応答して前記可制御のDC−DCコンバータを制御するための別の差検出器;
も具えていることを特徴とする請求項1に記載の同調システム。 - 請求項1又は2に記載の同調システムを具えているマルチメディア装置。
- 請求項1又は2に記載の同調システムを具えている受信機。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP94203329 | 1994-11-15 | ||
NL94203329.1 | 1994-11-15 | ||
PCT/IB1995/000915 WO1996015652A2 (en) | 1994-11-15 | 1995-10-25 | Tuning system with dc-dc converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09507995A JPH09507995A (ja) | 1997-08-12 |
JP3650626B2 true JP3650626B2 (ja) | 2005-05-25 |
Family
ID=8217385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51670196A Expired - Lifetime JP3650626B2 (ja) | 1994-11-15 | 1995-10-25 | Dc−dcコンバータを有する同調システム |
Country Status (9)
Country | Link |
---|---|
US (1) | US5742898A (ja) |
EP (1) | EP0739535B1 (ja) |
JP (1) | JP3650626B2 (ja) |
KR (1) | KR100352203B1 (ja) |
CN (1) | CN1069006C (ja) |
DE (1) | DE69527038T2 (ja) |
MY (1) | MY115448A (ja) |
TW (1) | TW297184B (ja) |
WO (1) | WO1996015652A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326613B1 (en) | 1998-01-07 | 2001-12-04 | Donnelly Corporation | Vehicle interior mirror assembly adapted for containing a rain sensor |
US6243424B1 (en) * | 1998-03-27 | 2001-06-05 | Ibiguity Digital Corporation | Method and apparatus for AM digital broadcasting |
FR2832271A1 (fr) * | 2001-11-13 | 2003-05-16 | Koninkl Philips Electronics Nv | Tuner comprenant un convertisseur de tension |
FR2859840B1 (fr) * | 2003-09-11 | 2006-03-17 | Dipo | Dispositif pour l'emission d'une information en direction d'un recepteur |
EP1982412A1 (en) * | 2006-01-27 | 2008-10-22 | Nxp B.V. | A receiver comprising two tuners |
DE102006060870A1 (de) * | 2006-12-22 | 2008-07-24 | Atmel Duisburg Gmbh | Integrierbare Schaltungsanordnung und integrierte Schaltung |
US9279058B2 (en) | 2013-01-11 | 2016-03-08 | Floor Iptech Ab | Digital embossing |
CN107024614B (zh) * | 2017-03-09 | 2020-02-21 | 创锐装备智造(西安)股份有限公司 | 一种充电桩用电压变换器的测试方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59167B2 (ja) * | 1978-08-30 | 1984-01-05 | パイオニア株式会社 | 受信機の選局装置 |
JPS59215113A (ja) * | 1983-05-23 | 1984-12-05 | Victor Co Of Japan Ltd | テレビジヨン信号受信装置のafc回路 |
JPH0681492B2 (ja) * | 1985-04-05 | 1994-10-12 | ソニー株式会社 | Dc−dcコンバ−タ |
US4748684A (en) * | 1986-06-03 | 1988-05-31 | Information Resources, Inc. | Fast tuning control for a television system |
JPS6318712A (ja) * | 1986-07-10 | 1988-01-26 | Matsushita Electric Ind Co Ltd | 選局装置 |
DK646589A (da) * | 1989-12-19 | 1991-06-20 | Ole Steen Seiersen | Spaendingsomsaetter |
US5349700A (en) * | 1991-10-28 | 1994-09-20 | Bose Corporation | Antenna tuning system for operation over a predetermined frequency range |
JPH05152985A (ja) * | 1991-12-02 | 1993-06-18 | Fujitsu Ltd | ラジオ受信機の選局方式 |
FI94689C (fi) * | 1992-12-10 | 1995-10-10 | Nokia Mobile Phones Ltd | Radiovastaanottimen virityspiirien viritys |
JPH06188687A (ja) * | 1992-12-18 | 1994-07-08 | Casio Comput Co Ltd | 選局回路 |
GB9302942D0 (en) * | 1993-02-13 | 1993-03-31 | Attwood Brian E | Low cost,low current power supply |
-
1995
- 1995-10-25 CN CN95191950A patent/CN1069006C/zh not_active Expired - Fee Related
- 1995-10-25 EP EP95933589A patent/EP0739535B1/en not_active Expired - Lifetime
- 1995-10-25 KR KR1019960703810A patent/KR100352203B1/ko not_active IP Right Cessation
- 1995-10-25 JP JP51670196A patent/JP3650626B2/ja not_active Expired - Lifetime
- 1995-10-25 WO PCT/IB1995/000915 patent/WO1996015652A2/en active IP Right Grant
- 1995-10-25 DE DE69527038T patent/DE69527038T2/de not_active Expired - Lifetime
- 1995-11-13 MY MYPI95003445A patent/MY115448A/en unknown
- 1995-11-14 US US08/557,446 patent/US5742898A/en not_active Expired - Lifetime
- 1995-11-21 TW TW084112382A patent/TW297184B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN1143431A (zh) | 1997-02-19 |
DE69527038D1 (de) | 2002-07-18 |
CN1069006C (zh) | 2001-07-25 |
WO1996015652A3 (en) | 1996-10-03 |
KR100352203B1 (ko) | 2003-01-24 |
EP0739535A1 (en) | 1996-10-30 |
KR970700955A (ko) | 1997-02-12 |
EP0739535B1 (en) | 2002-06-12 |
MY115448A (en) | 2003-06-30 |
WO1996015652A2 (en) | 1996-05-30 |
JPH09507995A (ja) | 1997-08-12 |
TW297184B (ja) | 1997-02-01 |
US5742898A (en) | 1998-04-21 |
DE69527038T2 (de) | 2003-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100935840B1 (ko) | 클록 생성 회로, pll 및 클록 생성 방법 | |
EP0212810B1 (en) | Pll frequency synthesizer | |
JPS59225608A (ja) | 受信機の同調装置 | |
EP0695039B1 (en) | Control system for phase locked loop | |
JP3650626B2 (ja) | Dc−dcコンバータを有する同調システム | |
JPS627728B2 (ja) | ||
US6140881A (en) | Display apparatus with a circuit for controlling the input voltage of PLL according to display mode and method | |
EP0440405A1 (en) | Channel selecting circuit | |
US7263339B2 (en) | Tuner comprising a voltage converter | |
JPH0149051B2 (ja) | ||
EP0576149B1 (en) | High-voltage generating circuit | |
KR100806506B1 (ko) | 위상 동기 루프 및 무선 전기 신호 수신 장치 | |
US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
EP0519562A2 (en) | Phase-locked loop receiver | |
JP2000106638A (ja) | 水平周波数信号発生器、同期回路、およびビデオ表示装置 | |
US20240313783A1 (en) | Switching frequency synchronization circuit, method therefor and switching power supply | |
US6087814A (en) | Power source circuit and electronic device with the same | |
KR950008438Y1 (ko) | 전압 피드백 위상 동기 루프시스템 | |
JP3053838B2 (ja) | 映像中間周波回路 | |
US20090027145A1 (en) | receiver comprising two tunners | |
KR900002147Y1 (ko) | Tv 수상기용 자동 미동조 장치 | |
US5021752A (en) | Voltage controlled oscillator (VCO) | |
US20050266816A1 (en) | PLL synthesizer | |
JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
JP2516355B2 (ja) | 同調用制御電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040524 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |