JP3638564B2

JP3638564B2 - 半導体集積回路

Info

Publication number: JP3638564B2
Application number: JP2002089138A
Authority: JP
Inventors: 留美松下
Original assignee: Ｎｅｃマイクロシステム株式会社
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2005-04-13
Anticipated expiration: 2022-03-27
Also published as: EP1349276A3; EP1349276A2; KR20030078039A; CN1447521A; TW200307394A; US7106144B2; US20030184392A1; JP2003283303A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関し、特に、発振器を内蔵し、発振器の発するElectro-Magnetic interferrence(以下、ＥＭＩと略記する）ノイズを軽減する半導体集積回路に関する。
【０００２】
【従来の技術】
近年、自動車電装分野において進められているモジュール統合の流れにより、セットの小型化及び、セット内に搭載される個々の半導体集積回路（半導体デバイス）に対しても、ＦＭ帯／キーレス帯（Ｒｆ帯）へのＥＭＩノイズ低減要求が高まってきていることは、周知の事実である。
【０００３】
このような半導体集積回路のＥＭＩノイズ発生要因は、種々存在することも一般的よく知られている。
【０００４】
上述した半導体集積回路における発振器に起因するＥＭＩノイズは、発振器を停止させるスタンバイモード時を除き、ほとんどの動作モードで常に放射される。したがって、同ノイズの低減が、半導体集積回路におけるＥＭＩノイズ低減の課題の１つとなっている。
【０００５】
このような従来の発振器を内蔵した半導体集積回路は、例えば、特開平０２−２２８１０６号公報に開示されている。
【０００６】
図９は、従来の発振器を内蔵した半導体集積回路のブロック図である。従来の発振器を内蔵した半導体集積回路９００は、発振部９１０からの出力Ａ1が、シュミット回路Ｓ８を含む波形整形部９２０に入力され、出力バッファＢＵＦ５を介して出力信号９２５が出力される。
【０００７】
シュミット回路Ｓ８は、発振部９１０の出力に重畳したノイズを遮断する目的で挿入され、Electro-Magnetic susceptibility（以下、ＥＭＳと略記する）特性を向上させるとともに、特に、発振開始から成長時、基幹発振部９１０からの出力A１が、中間電位に有る場合のシュミット回路Ｓ８の状態変化を無くし、貫通電流によるＥＭＩノイズを低減させるという働きを有する。
【０００８】
図１０は、図９で示した従来の発振器を内蔵した半導体集積回路が、安定発振中の発振回路に流れる発振電源電流Ｉvddoscと、シュミット回路を含む波形整形部に流れる波形整形部電源電流ＩvddとをFast Fourier transform（以下、ＦＦＴと略記する）解析したものである。
【０００９】
また、図１１はこの時の電流波形である。従来の発振器が、安定発振中の発振回路に流れる発振電源電流Ｉvddoscは、発振周波数Ｐ点にピークを持ち、高域に移るにしたがってスペクトラムが下方に納まっていく。
【００１０】
これは、基幹発振部の出力Ａ１が、正弦波に近い波形を示す事により、発振部内部の帰還インバータの、貫通電流と内外の寄生容量を含む容量の充電で流れるの電流が図１１のＩvddoscに示す通り、なだらかに変化するためである。これに対し、ＩvddはＰ点近傍のスペクトラムは低いものの、高域までその強度は納まらず、ほぼ白色に近いスペクトラム分布を示す。
【００１１】
シュミット回路は、フィードバック信号によりでトランジスタ素子Ｐ１３、Ｎ１３が絶えずスイッチングされ、トランジスタ素子のｇｍの変化に伴ない、貫通電流も複雑に変化する。また後段に繋がる出力バッファにはシュミット回路で矩形化された信号が入力されるため、貫通電流は急峻なものとなる。従って、波形整形部に流れる波形整形部電源電流Ｉvddは、図１１のIvddで示す通り、急峻で複雑な波形となり、スペクトラムは高域まで広がる。
【００１２】
また、上述したような従来の発振器を内蔵した半導体集積回路は、さらに、特開平０２−１７４２４８号公報または特開平１１−１４５７２７号公報にも開示されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来技術では、次の様な理由でシュミット回路の挿入は、逆にＥＭＩノイズを増大させるという問題を持つ。
【００１４】
つまり、シュミット回路の挿入はトランジスタ素子の追加自体による貫通電流の増大及び、シュミット回路の持つ複雑な電流特性のため、高域のＥＭＩ特性を悪化させるという問題があった。
【００１５】
また、ＥＭＩ対策としてはノイズ源近くにパスコンを挿入する方法が一般的であるが、発振器の場合、近傍にパスコンを挿入しても、図１１のＩvddoscに示すとおり発振部内の帰還インバータによる充放電にその大半を消費することとなり、シュミット回路を含む波形整形部の発するノイズ低減には効果的に作用しないという問題がある。
【００１６】
【課題を解決するための手段】
本発明の半導体集積回路は、所定の電位が供給されて発振する発振部と、前記発振部の出力を受ける波形整形部とを備える半導体集積回路であって、前記発振部と前記波形整形部との電源供給は別系統とし、前記波形整形部への電源供給は、前記所定の電位をフィルタ動作させるローパスフィルターを介して行う構成である。
【００１７】
また、本発明の半導体集積回路の前記波形整形部は、前記発振部の発振開始から成長時の非安定期間中は、ヒステリシス特性を持ち、前記発振部が、安定発振状態となったときは、バッファ回路として動作するシュミット回路を具備する構成である。
【００１８】
また、本発明の半導体集積回路の前記シュミット回路は、第１のトランジスタ素子と、第２のトランジスタ素子を有し、前記第１のトランジスタ素子と前記第２のトランジスタ素子が、前記発振開始から成長時の前記非安定期間中は、フィードバック信号を正相で受け、前記シュミット回路は、ヒステリシス特性を持ち、前記発振部が、安定発振状態となったときは、前記第１のトランジスタ素子および前記第２のトランジスタ素子が、それぞれＯＦＦ状態となり、前記シュミット回路は、バッファ回路となる構成である。
【００１９】
また、本発明の半導体集積回路の前記波形整形部は、前記発振部の発振開始から成長時の非安定期間中は、ヒステリシス特性を持ち、前記発振部が、安定発振状態となったときは、前記非安定期間中のヒステリシス幅より狭いヒステリシス特性をもつシュミット回路を具備する構成である。
【００２０】
【発明の実施の形態】
図面を参照しながら、本発明の実施の形態の半導体集積回路について、詳細に説明する。
【００２１】
本発明は、従来技術で問題となっていた発振器の発するＥＭＩノイズを、発振器を発振部と波形整形部とに分け、電源供給を分離し、波形整形部への電源供給を専用ローパスフィルターを介して行う事と、発振安定状態信号を用い、発振安定後の波形整形部内の高周波ノイズ源を制御することを特徴としている。
【００２２】
図１は、本発明の第１の実施の形態の半導体集積回路の構成を示すブロック図で、図１（ａ）は、詳細に構成を示し、図１（ｂ）は、電源供給の構成を示す。
【００２３】
図１（ａ）を参照すると、本発明の第１の実施の形態の半導体集積回路１００は、内蔵の発振回路を、帰還インバータＩＮＶ１とフィードバック抵抗Ｒ２により構成する発振部１１０と、波形整形部１２０とで構成される。
【００２４】
さらにに、発振部１１０および波形整形部１２０への電源の供給は、それぞれ個別に供給する。すなわち、図１（ｂ）を参照すると、このうち、波形整形部１２０への電源供給は、抵抗Ｒ１と容量Ｃ１で構成されるローパスフィルター１１１を介して行われ、高電位電源ＶＤＤを高電位電源ＶＤＤＸとして供給する。
【００２５】
また、波形整形部１２０のシュミット回路Ｓ１のトランジスタ素子Ｐ３、Ｎ３は、発振安定信号Ａ１及び論理素子ＡＮＤ１、ＯＲ１、ＩＮＶ３のそれぞれにより生成された信号Ｇｐ３、Ｇｎ３がそれぞれゲート制御信号として接続される。発振安定信号Ａ１としては、発振安定タイマ等の出力を使用する。
【００２６】
次に、本発明の第１の実施の形態の半導体集積回路１００の動作について説明する。
【００２７】
図１を参照すると、本発明の第１の実施の形態の半導体集積回路１００の波形整形部１２０の電源は、ローパスフィルター１１１を介して行われる。電源供給を発振部１１０と分離し、その間に、抵抗Ｒ１を配置した事により、容量Ｃ１は、大電流を消費する発振部１１０への放電を制限するため、波形整形部１１０に対して効果的に作用する。
【００２８】
また、発振部１１０に対し、波形整形部１２０の消費する電流は、一般的に少ないため、容量Ｃ１が必要とする容量値は小規模なもので済む。つまり、電源の分離と抵抗の設置により、小規模な容量で波形整形部の発する高周波ノイズの電源ラインへの回り込みを低減する事が可能となる。
【００２９】
シュミット回路Ｓ１は、発振安定信号Ａ１が、ロウレベルの発振開始から成長時の非安定期間中は、トランジスタ素子Ｐ３、Ｎ３にフィードバック信号Ｆ１が正相で伝わり、ヒステリシス特性を持つ通常のシュミット回路として動作する。発振器１１０が、安定発振状態となり発振安定信号Ａ１がハイとなった場合、トランジスタ素子Ｐ３のゲート信号Ｇｐ３はハイ、トランジスタ素子Ｎ３のゲート信号Ｇｎ３はロウとなり、トランジスタ素子Ｐ３、Ｎ３は、それぞれＯＦＦ状態となる。
【００３０】
つまり、発振安定後、シュミット回路Ｓ1は、ヒステリシス特性を持たない通常のバッファとして動作する。トランジスタ素子Ｐ３、Ｎ３がＯＦＦする事により、シュミット回路Ｓ１に流れる貫通電流の波形は、ピーク値が下がるとともに単純な波形となり、シュミット回路に起因していた高周波電源ノイズを低減する事ができる。
【００３１】
次に、本発明の第２の実施の形態の半導体集積回路について説明する。図４は、本発明の第２の実施の形態の半導体集積回路のブロック図である。
【００３２】
本発明の第１の実施の形態の半導体集積回路に対して、本発明の第２の実施の形態の半導体集積回路は、発振安定信号Ａ２にて発振安定以後シュミット回路自体をバイパスする点が異なる。それ以外の構成要素は、本発明の第１の実施の形態の半導体集積回路と同じなので、詳細な説明は、省略する。
【００３３】
本発明の第２の実施の形態の半導体集積回路は、発信安定信号Ａ２がハイとなった場合、シュミット回路Ｓ１の入力はＧＮＤに固定され、シュミット回路Ｓ１の貫通電流を無くすように動作する。この際、インバータＩＮＶ４の構成素子をあらかじめ電流駆動能力の小さいものしておけば、波形整形部全体に流れる貫通電流は、さらに低減し、高周波ノイズの発生を大幅に抑制する事が可能である。
【００３４】
次に、本発明の第３の実施の形態の半導体集積回路について説明する。図５は、本発明の第３の実施の形態の半導体集積回路のブロック図である。
【００３５】
本発明の第１の実施の形態の半導体集積回路が発振安定後、シュミット回路のヒステリシス特性を排除していたのに対して、本発明の第３の実施の形態の半導体集積回路は、ヒステリシス特性を最適化する点が異なる。
【００３６】
本発明の第３の実施の形態の半導体集積回路５００は、発振安定後信号Ａ３がハイとなった後、トランジスタ素子Ｐ７、Ｎ７は、それぞれＯＦＦ状態となるが、トランジスタ素子Ｐ６、Ｎ６は、ＩＮＶ６の出力が入力し続けるため、ヒステリシス特性自体は保持する。但し、トランジスタ素子Ｐ７、Ｎ７がＯＦＦ状態となるため、発振安定信号Ａ３がロウの状態に較べヒステリシス幅は狭くなるが、その分高周波ノイズの発生は抑制される。
【００３７】
一般的に、発振安定後は、帰還インバータ出力がインダクタンス成分を持つため、発振部１１０を介した外来ノイズの影響は減少する。よって、発振安定後のヒステリシス幅を必要最小限に抑える事で、高周波ノイズの発生を抑えつつ、ＥＭＳ特性も保持する事が可能となる。
【００３８】
本発明の第３の実施の形態の半導体集積回路５００は、ＥＭＳ特性を重視する半導体集積回路において有用である。
【００３９】
次に、本発明の第４の実施の形態の半導体集積回路について説明する。図６は、本発明の第４の実施の形態の半導体集積回路のブロック図である。
【００４０】
本発明の第４の実施の形態の半導体集積回路６００は、その動作の発振開始から成長時の際、発振安定信号Ａ４がロウのため、トランジスタ素子Ｎ９はＯＦＦ状態である。この時のＢＵＦ３の閾値は、図７のＢＵＦ３の閾値７１１で示すように発振部１１０の出力Ｘ２１（６２１）の中心電圧からずれる様にあらかじめトランジスタ素子Ｐ８、Ｎ８を設計する。
【００４１】
閾値がずれるため、未成長のＸ２１信号及びＸ２１に乗る外来ノイズは、ＢＵＦ4の出力に伝搬しない。発振安定信号がハイとなった以降、トランジスタ素子Ｎ９はＯＮ状態となる。この時のＢＵＦ３の閾値は、図７のＢＵＦ３の閾値７１２２で示す様に、発振部１１０の出力Ｘ２１の中心電圧に合わせる事で、ＢＵＦ４の出力のデューティー比を１：１とする事が可能である。
【００４２】
本発明の第４の実施の形態の半導体集積回路は、発振器の出力を分周せず、原発振のまま使用する半導体集積回路に有用である。
【００４３】
次に、本発明の第５の実施の形態の半導体集積回路について説明する。図８は、本発明の第５の実施の形態の半導体集積回路のブロック図である。
【００４４】
本発明の第５の実施の形態の半導体集積回路８０１は、本発明の第１の実施の形態の半導体集積回路が、電源に対するローパスフィルター１１１の挿入であったのに対し、ＧＮＤに対しても波形整形部１２０へのＧＮＤ配線を個別化し、抵抗Ｒ４を介してローパスフィルター８１１を挿入して、電位供給をする事で波形整形部１２０で発生する高周波ノイズの半導体内外のＧＮＤラインへの回り込みを阻止するものである。
【００４５】
【発明の効果】
以上説明した通り、本発明によれば、発振器波形整形部に起因していた高周波電源ノイズの半導体内外への回り込みを、小規模な制御回路と電源配線の分離とローパスフィルターの追加のみで効果的に低減可能である。
【００４６】
また、本発明は波形整形部に対してのみノイズ低減対策を施すため、内蔵発振部と外部発振子で決定される発振器の基幹特性には、一切影響を与えないという特徴を持つ。
【００４７】
図２は、第1の実施の形態のシュミット回路Ｓ１に流れる電流を発振安定信号１がロウの場合とハイの場合との比較を示すＦＦＴ結果である。発振安定信号１がハイとなった場合、高域のスペクトラムが低減している事がわかる。
【００４８】
図３は、発振部電源電流Ivddoscと波形整形部電源電流Ivddの合計を、第1の実施の形態で説明したように、電源分離し、波形整形部にローパスフィルターを挿入した場合と、同処置を施さなかった場合との比較を示すＦＦＴ結果である。図１の容量Ｃ１は、発振部１に消費される事無く波形整形部に効果的に作用するため、高域のスペクトラムが低減していく効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体集積回路の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の半導体集積回路のシュミット回路のＦＦＴ解析結果を示す図である。
【図３】本発明の第１の実施の形態の半導体集積回路の発振部のＦＦＴ解析結果を示す図である。
【図４】本発明の第２の実施の形態の半導体集積回路の構成を示すブロック図である。
【図５】本発明の第３の実施の形態の半導体集積回路の構成を示すブロック図である。
【図６】本発明の第４の実施の形態の半導体集積回路の構成を示すブロック図である。
【図７】本発明の第４の実施の形態の半導体集積回路の動作の発振開始から成長時の際の発振安定信号を説明するタイムチャートである。
【図８】本発明の第５の実施の形態の半導体集積回路のブロック図である。
【図９】従来の半導体集積回路の構成を示すブロック図である。
【図１０】従来の半導体集積回路の発振部のＦＦＴ解析結果を示す図である。
【図１１】従来の半導体集積回路の発振部の電源電流の波形を示す図である。
【符号の説明】
１００半導体集積回路
１１０発振部
１１１ローパスフィルター
１２０，５２０波形整形部
８１１ローパスフィルター
９１０発振部
９２０波形整形部
Ｓ１，Ｓ８シュミット回路

Claims

所定の電位が供給されて発振する発振部と、前記発振部の出力を受ける波形整形部とを備える半導体集積回路であって、前記発振部と前記波形整形部との電源供給は別系統とし、前記波形整形部への電源供給は、前記所定の電位をフィルタ動作させるローパスフィルターを介して行うことを特徴とする半導体集積回路。
前記波形整形部は、前記発振部の発振開始から成長時の非安定期間中は、ヒステリシス特性を持ち、前記発振部が、安定発振状態となったときは、バッファ回路として動作するシュミット回路を具備する請求項１記載の半導体集積回路。
前記シュミット回路は、第１のトランジスタ素子と、第２のトランジスタ素子を有し、前記第１のトランジスタ素子と前記第２のトランジスタ素子が、前記発振開始から成長時の前記非安定期間中は、フィードバック信号を正相で受け、前記シュミット回路は、ヒステリシス特性を持ち、前記発振部が、安定発振状態となったときは、前記第１のトランジスタ素子および前記第２のトランジスタ素子が、それぞれＯＦＦ状態となり、前記シュミット回路は、バッファ回路となる請求項２記載の半導体集積回路。
前記発振部が安定発振状態なったとき、前記シュミット回路の入力がＧＮＤに固定される請求項２または３記載の半導体集積回路。
前記波形整形部は、前記発振部の発振開始から成長時の非安定期間中は、ヒステリシス特性を持ち、前記発振部が、安定発振状態となったときは、前記非安定期間中のヒステリシス幅より狭いヒステリシス特性をもつシュミット回路を具備する請求項１記載の半導体集積回路。
前記波形整形部は、第１のトランジスタ素子と第２のトランジスタ素子とでＢＵＦを構成し、前記発振部の発振開始から成長時の非安定期間中は、前記ＢＵＦの閾値が、前記発振部の出力の中心電圧からずれる様に設定された請求項１記載の半導体集積回路。
前記波形整形部へのＧＮＤ供給は、前記ＧＮＤをフィルタ動作させるローパスフィルターを介して行う請求項１、２、３、４または５記載の半導体集積回路。