JPH01108623U - - Google Patents
Info
- Publication number
- JPH01108623U JPH01108623U JP404288U JP404288U JPH01108623U JP H01108623 U JPH01108623 U JP H01108623U JP 404288 U JP404288 U JP 404288U JP 404288 U JP404288 U JP 404288U JP H01108623 U JPH01108623 U JP H01108623U
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- terminal
- conductivity type
- transistor
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
第１図は本考案の一実施例の回路図、第２図は
第１図の実施例のヒステリシス特性を説明するた
めの入力電圧対出力電圧の相関を示す特性図、第
３図は従来のシユミツト回路の一例の回路図であ
る。 １……入力端子、２，４，８……Ｐ―ＭＯＳＴ
、３，５，９……Ｎ―ＭＯＳＴ、７……出力端子
、６，１０……インバータ、１１……選択信号入
力端子、１２……スイツチング回路。
第１図の実施例のヒステリシス特性を説明するた
めの入力電圧対出力電圧の相関を示す特性図、第
３図は従来のシユミツト回路の一例の回路図であ
る。 １……入力端子、２，４，８……Ｐ―ＭＯＳＴ
、３，５，９……Ｎ―ＭＯＳＴ、７……出力端子
、６，１０……インバータ、１１……選択信号入
力端子、１２……スイツチング回路。
Claims (1)
- ゲートが入力端子に接続され電源端子と接地端
子間に直列に接続される第１の導電型の第１のＭ
ＯＳトランジスタと前記第１の導電型と反対導電
型の第２の導電型の第２のＭＯＳトランジスタと
から成る第１の直列回路と、前記電源端子と接地
端子間に直列に接続される前記第１の導電型の第
３のＭＯＳトランジスタと前記第２の導電型の第
４のＭＯＳトランジスタとから成る第２の直列回
路と、入力端が前記第１のＭＯＳトランジスタと
第２のＭＯＳトランジスタの接続節点及び前記第
３のＭＯＳトランジスタと第４のＭＯＳトランジ
スタの接続節点に接続され出力端が前記第３のＭ
ＯＳトランジスタと第４のＭＯＳトランジスタと
のゲートと出力端子とに接続されるインバータと
を備えるシユミツト回路において、前記電源端子
と前記第３のＭＯＳトランジスタとの間と前記接
地端子と前記第４のＭＯＳトランジスタとの間と
にそれぞれ挿入される選択信号により制御される
スイツチング回路を有することを特徴とするシユ
ミツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP404288U JPH01108623U (ja) | 1988-01-14 | 1988-01-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP404288U JPH01108623U (ja) | 1988-01-14 | 1988-01-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108623U true JPH01108623U (ja) | 1989-07-24 |
Family
ID=31206203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP404288U Pending JPH01108623U (ja) | 1988-01-14 | 1988-01-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108623U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283303A (ja) * | 2002-03-27 | 2003-10-03 | Nec Microsystems Ltd | 半導体集積回路 |
| JP2004282349A (ja) * | 2003-03-14 | 2004-10-07 | Seiko Epson Corp | シュミットトリガー回路、半導体装置及びシュミットトリガー回路の製造方法 |
-
1988
- 1988-01-14 JP JP404288U patent/JPH01108623U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283303A (ja) * | 2002-03-27 | 2003-10-03 | Nec Microsystems Ltd | 半導体集積回路 |
| JP2004282349A (ja) * | 2003-03-14 | 2004-10-07 | Seiko Epson Corp | シュミットトリガー回路、半導体装置及びシュミットトリガー回路の製造方法 |