JP3629395B2 - 低電力対応の高速ディジタル・データ信号受信方法及び装置 - Google Patents

低電力対応の高速ディジタル・データ信号受信方法及び装置 Download PDF

Info

Publication number
JP3629395B2
JP3629395B2 JP2000034415A JP2000034415A JP3629395B2 JP 3629395 B2 JP3629395 B2 JP 3629395B2 JP 2000034415 A JP2000034415 A JP 2000034415A JP 2000034415 A JP2000034415 A JP 2000034415A JP 3629395 B2 JP3629395 B2 JP 3629395B2
Authority
JP
Japan
Prior art keywords
signal
digital
signal processor
electronic
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000034415A
Other languages
English (en)
Other versions
JP2000244604A (ja
Inventor
ケヴィン・エヌ・スミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2000244604A publication Critical patent/JP2000244604A/ja
Application granted granted Critical
Publication of JP3629395B2 publication Critical patent/JP3629395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854Wide area networks, e.g. public data networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)
  • Telephone Function (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、概してデータ通信装置に関し、特に、高速で動作するプロセッサ回路を含むデータ通信装置に関する。
【0002】
【従来の技術】
データ通信ハードウェアには、大抵、高速でデータを処理する回路が含まれている。例として、高速赤外線(FIR)ハードウェア内の論理回路の一般的な速度は、48MHzである。一般に、装置が高速に動作するほど、その装置が消費する電力は大きくなる。データ通信装置が立上げられる時、およびデータを受信している時、データを送信している時、データを処理している時又はデータ信号の発生を待機している(リッスン・モード)時はいつも、電力が消費される。装置は、受信モード、送信モード又は処理モードの時、高速で動作する必要がある。しかしながら、リッスン・モードの時は、発生しないこともあり得る信号を待っている間、多くの電力が消費される可能性がある。
【0003】
リッスン・モード中の電力消費の問題に対する以前の解決法は、シリアル赤外線(SIR)装置において見られるように低速で実行するか、または、データを受信する前に、オペレータがマニュアルで装置をリッスン・モードにするというかであった。しかしながら、これらの解決法ではいずれもペナルティを伴い、逆の結果を招くことになる。すなわち、低速で動作することによって、許容できないほどデータ処理が低速となる場合がある。また、オペレータの介入を必要とする場合、オペレータの作業負荷が加わり、オペレータが適当な時に装置をリッスン・モードとしなかった場合にデータが喪失する可能性がある。また、オペレータが適当な時に装置をリッスン・モードから戻さなかった場合、電力が不必要に消費されることとなる
【0004】
【発明の解決しようとする課題】
従って、通信装置が、低電力リッスン・モードで動作し、受信モード、処理モードおよび送信モード中には自動的に高速に切替り、受信、処理又は送信していない時は自動的に低電力リッスン・モードに戻るよう切替るシステムが必要とされている。
【0005】
【課題を解決するための手段】
本発明の出願書類では、電力を節約しながらデジタル電子信号を処理する方法および装置が開示されている。一般に、デジタル電子回路は、高速で動作するほど電力を消費する。デジタル電子信号を処理しながら電力を節約するための以前の方法としては、低速で動作するか、または予期された信号の受信中においてのみ回路をオンにするようマニュアルで介入させていた。好ましい実施の形態では、本発明は、マニュアルでの介入が無く、かつデータ転送速度が低下すること無く、そのような回路で自動的に電力消費を低減する技術を提供する。
【0006】
好ましい実施の形態では、デジタル電子受信回路は、送受信装置にもなり得る電子信号受信機を備えている。デジタル電子受信回路は、デジタル電子データ信号を受信し、その信号を第1のデジタル信号プロセッサおよび第2のデジタル信号プロセッサに送信する。デジタル電子データ信号は、データ転送速度の遅い先行信号部と、データ転送速度の速い後続信号部とから構成されている。先行信号部の一般的なデータ転送速度は、約9,600ビット/秒から115,200ビット/秒であり、後続信号部の一般的なデータ転送速度は、約9,600ビット/秒から4メガビット/秒である。なお、これらは一般的なデータ転送速度であり、本発明はここで述べられている速度に限定されない、ということは留意すべきである。必要なことは、先行信号のデータ転送速度が後続信号のデータ転送速度より低速であるということだけである。
【0007】
リッスン・モードでは、デジタル電子受信回路はデジタル電子データ信号の受信を待機しており、このモードでは概して、高速のデータ転送速度で動作する第2のデジタル信号プロセッサを停止させておくことにより電力が節約される。低速のデータ転送速度で動作する第1のデジタル信号プロセッサは、デジタル電子データ信号を受信すると、デジタル電子データ信号の先行信号部を処理し、高速な第2のデジタル信号プロセッサを起動する。この先行信号部は、概して予め指定されたプロトコルを含む信号である。高速な第2のデジタル信号プロセッサは、起動されると、後続信号部を処理する。代表的な実施の形態では、デジタル電子データ信号を完了すると、高速の第2のデジタル信号プロセッサが自動的に停止状態になり、デジタル電子受信回路がリッスン・モードに戻る。
【0008】
代表的な実施の形態では、デジタル電子受信回路がリッスン・モードである間、データ転送速度が高速なデジタル信号プロセッサを停止状態にすることにより、データ転送速度を維持しながら電力が節約される。データ転送速度が低速のデジタル信号プロセッサが、デジタル電子データ信号の先行信号部における予め指定されたプロトコル信号を検出した時、データ転送速度の高速なデジタル信号プロセッサが自動的に起動される。すなわち、適切なプロトコル信号が検出された時、データ転送速度の低速なデジタル信号プロセッサは、データ転送速度の高速なデジタル信号プロセッサを起動する信号を供給する。
【0009】
本発明の他の様相および利点は、本発明の原理を例として示す添付図面と共に参照することにより、以下の詳細な説明から明らかとなろう。
【0010】
添付図面は、本発明をより完全に説明するために用いられると共に、当業者によって本発明およびその固有の利点をよりよく理解するために用いることができる、視覚的表現を提供する。これらの図面において、同じ参照数字は対応する要素を同一のものとみなしている。
【0011】
【発明の実施の形態】
1.序論
説明を目的として図面に示すように、本発明の出願書類には、デジタル電子信号を処理する方法および装置が開示されている。一般に、デジタル電子回路は、高速に動作するほど電力を消費する。従来の方法では、低速で動作するか、または予期された信号の受信中においてのみ回路をオンにするようマニュアルで介入させていた。好ましい実施の形態では、本発明は、マニュアルでの介入が無く、かつデータ転送速度を低下させること無く、そのような回路における電力消費を自動的に低減する技術を提供する。以下の詳細な説明では、およびいくつかの図面では、同一の要素は同一の参照番号により同じものとしてみなされている。
【0012】
2.代表的なデジタル電子受信回路
図1は、代表的な実施の形態で述べられるデジタル電子受信回路100の図である。このデジタル電子受信回路100は、電子信号受信機110を備え、これはまた送受信装置にもなり得る。デジタル電子受信回路100は、デジタル電子データ信号120を受信し、そのデジタル電子データ信号120を、第1の信号経路130を介して第1のデジタル信号プロセッサ140に送信するか又は第2の信号経路150を介して第2のデジタル信号プロセッサ160に送信する。デジタル電子データ信号120は、先行信号部170と後続信号部180とから構成されている。先行信号部170のデータ転送速度は、後続信号部180のデータ転送速度より低速である。先行信号部170のデータ転送速度を、本明細書では先行信号データ転送速度と言い、後続信号部180のデータ転送速度を、本明細書では後続信号データ転送速度と言う。先行信号(170)データ転送速度の一般的なデータ転送速度は、約9,600ビット/秒から115,200ビット/秒であり、後続信号(180)データ転送速度の一般的なデータ転送速度は、約9,600ビット/秒から4メガビット/秒である。なお、これらは一般的なデータ転送速度であり、本発明はここで示す速度に限定されないということは留意すべきである。必要なのは、先行信号(170)データ転送速度が後続信号(180)データ転送速度より低速であるということだけである。
【0013】
第1のデジタル信号プロセッサ140を、本明細書では低速デジタル信号プロセッサ140とも言う。また、第2のデジタル信号プロセッサ160を、高速デジタル信号プロセッサ160とも言う。先行信号部170を先行信号170および低速信号部170とも言い、後続信号部180を後続信号180および高速信号部180とも言う。先行データ転送速度は、低速データ転送速度とも言い、後続データ転送速度は高速データ転送速度とも言う。
【0014】
リッスン・モードでは、デジタル電子受信回路100はデジタル電子データ信号120の受信を待機しており、このモードでは該して、第2のデジタル信号プロセッサ160を停止状態としておくことにより電力が節約される。第1のデジタル信号プロセッサ140は、デジタル電子データ信号120を受信すると、デジタル電子データ信号120の先行信号部170を処理し、制御経路190を介して第2のデジタル信号プロセッサ160を起動する。先行信号部170は、一般に予め指定されたプロトコルを有する信号である。第2のデジタル信号プロセッサ160は、起動されると、後続信号部180を処理する。代表的な実施の形態では、デジタル電子データ信号120を完了すると、第2のデジタル信号プロセッサ160は自動的に停止状態となり、デジタル電子受信回路100はリッスン・モードに戻る。
【0015】
代表的な実施の形態では、デジタル電子受信回路100がリッスン・モードにある間、データ転送速度が高速な第2のデジタル信号プロセッサ160を停止状態とすることにより、データ転送速度を維持しながら電力が節約される。第1のデジタル信号プロセッサ140が、デジタル電子データ信号120の先行信号部170における予め指定されたプロトコル信号を検出した時、第2のデジタル信号プロセッサ160が自動的に起動される。すなわち、適当なプロトコル号が検出されると、第1のデジタル信号プロセッサ140は、データ転送速度の高速なデジタル信号プロセッサ160を起動する信号を供給する。
【0016】
3.デジタル電子受信回路の動作フローチャート
図2に、代表的な実施の形態におけるデジタル電子受信回路100の動作のフローチャートを示す。
ブロック210:電子信号受信機によって受信される電子信号が、すべて低速デジタル信号プロセッサ140に転送される。
ブロック220:予め指定されたプロトコルの低速信号部170が受信されたか否か判断する。
ブロック230:高速デジタル信号プロセッサ160が起動される。
ブロック240:高速デジタル信号プロセッサ160がデジタル電子データ信号120の高速信号部180を処理する。
ブロック250:高速デジタル信号プロセッサ160が停止状態となる。
以下、図2に示すフローチャートの詳細を説明する。
図2のブロック210において、デジタル電子受信回路100は、リッスン・モードである。ブロック210では、電子信号受信機110によって受信される電子信号が、すべて低速デジタル信号プロセッサ140に転送される。そして、ブロック210からブロック220に制御が移る。
【0017】
予め指定されたプロトコルの低速信号部170が受信されると、ブロック220からブロック230に制御が移る。それ以外の場合は、ブロック210に制御が戻る。
【0018】
ブロック230では、高速デジタル信号プロセッサ160が起動される。そして、ブロック230からブロック240に制御が移る。
【0019】
ブロック240では、高速デジタル信号プロセッサ160がデジタル電子データ信号120の高速信号部180を処理する。そして、ブロック240からブロック250に制御が移る。
【0020】
ブロック250では、高速デジタル信号プロセッサ160が停止状態となる。そして、ブロック250からブロック210に制御が戻り、それによってデジタル電子受信回路100がリッスン・モードに戻る。
【0021】
4.結論
本発明の出願書類において代表的な実施の形態を示している方法および装置は、デジタル電子受信回路によってデジタル電子データ信号を受信および処理する技術を提供する。これによって、マニュアルでの介入が無く、かつデータ転送速度が低下すること無く、それら回路における電力消費を低減するという利点が提供される。
【0022】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【0023】
(実施態様1)
デジタル電子データ信号(120)を処理する方法であって、
(a)電子信号受信機(110)により、先行信号(170)および後続信号(180)から構成され、該先行信号(170)のデータ転送速度が該後続信号(180)のデータ転送速度より低速であるデジタル電子データ信号(120)の受信するステップと、
(b)前記電子信号受信機(110)から第1のデジタル信号プロセッサ(140)に前記先行信号(170)を転送するステップと、
(c)前記第1のデジタル信号プロセッサ(140)により前記先行信号(170)が受信されると、該第1のデジタル信号プロセッサ(140)によって該先行信号(170)を該先行信号(170)のデータ転送速度で処理するステップと、
(d)該先行信号(170)が前記第1のデジタル信号プロセッサ(140)によって処理されると、
(d−1)第2のデジタル信号プロセッサ(160)を起動するステップと、
(d−2)前記電子信号受信機(110)から前記第2のデジタル信号プロセッサ(160)に前記後続信号(180)を転送するステップと、
(d−3)前記第2のデジタル信号プロセッサ(160)によって該後続信号(180)を該後続信号(180)のデータ転送速度で処理するステップと
を含む方法。
【0024】
(実施態様2)
前記第2のデジタル信号プロセッサ(160)によって前記後続信号(180)が処理されると、前記第2のデジタル信号プロセッサ(160)を停止状態にするステップを更に含む、ことを特徴とする実施態様1記載の方法。
【0025】
(実施態様3)
前記第1のデジタル信号プロセッサ(140)は汎用非同期送受信装置であり、前記第2のデジタル信号プロセッサ(160)は高速赤外線ブロックである、ことを特徴とする実施態様1記載の方法。
【0026】
(実施態様4)
前記先行信号(170)のデータ転送速度は、約9,600ビット/秒から115,200ビット/秒の範囲にあり、前記後続信号(180)のデータ転送速度は、約9,600ビット/秒から4メガビット/秒の範囲にある、ことを特徴とする実施態様1記載の方法。
【0027】
(実施態様5)
デジタル電子データ信号(120)を処理する装置であって、
(a) 先行信号(170)および後続信号(180)から構成され、該先行信号(170)のデータ転送速度が該後続信号(180)のデータ転送速度より低速であるデジタル電子データ信号(120)を受信する電子信号受信機(110)と、
(b) 該電子信号受信機(110)から前記先行信号(170)が転送され、該先行信号(170)を処理する第1のデジタル信号プロセッサ(140)と、
(c) 該第1のデジタル信号プロセッサ(140)により前記先行信号(170)を処理した後に起動され、前記電子信号受信機(110)から前記後続信号(170)が転送され、該後続信号(180)を処理する第2のデジタル信号プロセッサ(160)と、
を具備する、ことを特徴とする装置。
【0028】
(実施態様6)
前記第2のデジタル信号プロセッサ(160)は更に、前記後続信号(180)が処理された後に前記第2のデジタル信号プロセッサ(160)を停止状態にするよう構成されている、ことを特徴とする実施態様5記載の装置。
【0029】
(実施態様7)
前記第1のデジタル信号プロセッサ(140)は汎用非同期送受信装置であり、前記第2のデジタル信号プロセッサ(160)は高速赤外線ブロックである、ことを特徴とする実施態様5記載の装置。
【0030】
(実施態様8)
前記先行信号(170)のデータ転送速度は、約9,600ビット/秒から115,200ビット/秒の範囲であり、前記後続信号(180)のデータ転送速度は、約9,600ビット/秒から4メガビット/秒の範囲である、ことを特徴とする実施態様5記載の装置。
【0031】
本発明を好ましい代表的な実施の形態に関連して詳細に説明したが、説明した実施の形態は例として提示されたものであって限定するために提示されたものではない。当業者には、説明した実施の形態の形態および詳細においてあらゆる変形が可能であり、それらは特許請求の範囲内にある同等の実施の形態となるということが理解されよう。
【図面の簡単な説明】
【図1】代表的な実施の形態で述べられるデジタル電子受信回路の図である。
【図2】代表的な実施の形態におけるデジタル電子受信回路の動作のフローチャートである。
【符号の説明】
100:デジタル電子受信回路
110:電子信号受信機
120:デジタル電子データ信号
140:第1のデジタル信号プロセッサ
160:第2のデジタル信号プロセッサ
170:先行信号部
180:後続信号部

Claims (4)

  1. デジタル電子データ信号を処理する方法であって、
    (a)電子信号受信機により、先行信号および後続信号から構成され、該先行信号のデータ転送速度が該後続信号のデータ転送速度より低速であるデジタル電子データ信号受信するステップと、
    (b)前記電子信号受信機から第1のデジタル信号プロセッサに前記先行信号を転送するステップと、
    (c)前記第1のデジタル信号プロセッサにより前記先行信号が受信されると、該第1のデジタル信号プロセッサによって該先行信号を該先行信号のデータ転送速度で処理するステップと、
    (d)該先行信号が前記第1のデジタル信号プロセッサによって処理されると、
    (d−1)第2のデジタル信号プロセッサを起動するステップと、
    (d−2)前記電子信号受信機から前記第2のデジタル信号プロセッサに前記後続信号を転送するステップと、
    (d−3)前記第2のデジタル信号プロセッサによって該後続信号を該後続信号のデータ転送速度で処理するステップと
    を含む方法。
  2. 前記第2のデジタル信号プロセッサによって前記後続信号が処理されてしまうと、前記第2のデジタル信号プロセッサを停止状態にするステップを更に含むことを特徴とする請求項1記載の方法。
  3. デジタル電子データ信号を処理する装置であって、
    (a) 先行信号および後続信号から構成され、該先行信号のデータ転送速度が該後続信号のデータ転送速度より低速であるデジタル電子データ信号を受信する電子信号受信機と、
    (b) 該電子信号受信機から転送される前記先行信号を処理する第1のデジタル信号プロセッサと、
    (c) 該第1のデジタル信号プロセッサにより、前記先行信号を処理した後に 起動され、前記電子信号受信機から転送される前記後続信号を処理する第2のデジタル信号プロセッサと、
    を具備することを特徴とする装置。
  4. 前記第2のデジタル信号プロセッサは更に、前記後続信号が処理された後に前記第2のデジタル信号プロセッサを停止状態にするよう構成されていることを特徴とする請求項3記載の装置。
JP2000034415A 1999-02-12 2000-02-14 低電力対応の高速ディジタル・データ信号受信方法及び装置 Expired - Fee Related JP3629395B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US249644 1999-02-12
US09/249,644 US6161186A (en) 1999-02-12 1999-02-12 Lower power passive listen method for electronic devices

Publications (2)

Publication Number Publication Date
JP2000244604A JP2000244604A (ja) 2000-09-08
JP3629395B2 true JP3629395B2 (ja) 2005-03-16

Family

ID=22944389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034415A Expired - Fee Related JP3629395B2 (ja) 1999-02-12 2000-02-14 低電力対応の高速ディジタル・データ信号受信方法及び装置

Country Status (5)

Country Link
US (1) US6161186A (ja)
JP (1) JP3629395B2 (ja)
CN (1) CN1139232C (ja)
DE (1) DE19954359A1 (ja)
GB (1) GB2350915B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560712B1 (en) * 1999-11-16 2003-05-06 Motorola, Inc. Bus arbitration in low power system
US20050089037A1 (en) * 2002-05-14 2005-04-28 Fujitsu Limited Communication speed control circuit, communication speed control board and information processing device
JP4046727B2 (ja) * 2002-05-14 2008-02-13 富士通株式会社 通信速度制御回路、通信速度制御基板、及び、情報処理装置
TWI511494B (zh) 2012-02-29 2015-12-01 Nat Univ Tsing Hua 一種低耗電之無線感測網路系統與運作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2130405B (en) * 1980-08-30 1984-11-21 British Aerospace Electronic calculator
US4677433A (en) * 1983-02-16 1987-06-30 Daisy Systems Corporation Two-speed clock scheme for co-processors
US5202988A (en) * 1990-06-11 1993-04-13 Supercomputer Systems Limited Partnership System for communicating among processors having different speeds
KR0138973B1 (ko) * 1992-11-23 1998-06-15 죤 에이취.무어 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치
US5453792A (en) * 1994-03-18 1995-09-26 Prime Image, Inc. Double video standards converter
US5754094A (en) * 1994-11-14 1998-05-19 Frushour; Robert H. Sound generating apparatus

Also Published As

Publication number Publication date
GB2350915A (en) 2000-12-13
GB2350915B (en) 2003-05-07
CN1269655A (zh) 2000-10-11
GB0003239D0 (en) 2000-04-05
JP2000244604A (ja) 2000-09-08
US6161186A (en) 2000-12-12
DE19954359A1 (de) 2000-08-24
CN1139232C (zh) 2004-02-18

Similar Documents

Publication Publication Date Title
JP3429806B2 (ja) ネットワーク接続システムおよびデータ処理ネットワークならびにその動作方法
US8045483B1 (en) Methods and apparatus for performing reverse auto-negotiation in network communication
US9710419B2 (en) System and method for master-slave data transmission based on a flexible serial bus for use in hearing devices
US9625980B2 (en) Low power configuration for USB (Universal Serial Bus) devices
US20020133631A1 (en) Auto-negotiation method for high speed link in gigabit Ethernet using 1000 Base-T standard and apparatus thereof
US6765878B1 (en) Selective use of transmit complete interrupt delay on small sized packets in an ethernet controller
US11469920B2 (en) Asymmetric energy efficient ethernet
CN101335667B (zh) 数据传输方法
US7681051B2 (en) Transitioning of a port in a communications system from an active state to a standby state
JP3629395B2 (ja) 低電力対応の高速ディジタル・データ信号受信方法及び装置
JPH10233793A (ja) 情報伝送システム
WO1993024887B1 (en) High speed ieee 488 bus interface system and method
JPH1028150A (ja) 通信システム
US20030088796A1 (en) Communication adapter
TWI449369B (zh) 節能網路裝置及其相關方法
CN111625484B (zh) 一种通信装置
US10754409B1 (en) Energy efficient ethernet with multiple low-power modes
JP2002271334A (ja) ネットワーク端末制御装置およびネットワーク端末制御方法
JPH09149067A (ja) スイッチングハブ
JPH0637855A (ja) 受信バッファ資源管理方式
EP1525722A2 (en) Packet signal processing architecture
JP2001167022A (ja) データ転送システム
JPH04209056A (ja) 通信機能付きパーソナルコンピュータ
EP0992914B1 (en) Data transfer device between computer nodes
JP2004072225A (ja) Usbバスコントローラ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20031202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20031208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees