DE19954359A1 - Leistungsarmes passives Horchverfahren für elektronische Geräte - Google Patents
Leistungsarmes passives Horchverfahren für elektronische GeräteInfo
- Publication number
- DE19954359A1 DE19954359A1 DE19954359A DE19954359A DE19954359A1 DE 19954359 A1 DE19954359 A1 DE 19954359A1 DE 19954359 A DE19954359 A DE 19954359A DE 19954359 A DE19954359 A DE 19954359A DE 19954359 A1 DE19954359 A1 DE 19954359A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital
- electronic
- signal processor
- leading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Power Sources (AREA)
- Telephone Function (AREA)
- Dc Digital Transmission (AREA)
Abstract
Eine Vorrichtung und ein Verfahren zum Empfangen und Verarbeiten von digitalen Signalen ermöglichen einen reduzierten Leistungsverbrauch bei digitalen Empfangs- und Verarbeitungsschaltungen ohne eine manuelle Intervention und ohne eine Datenratenreduktion. Das digitale Signal umfaßt ein vorauseilendes Signal mit kleinerer Datenrate und ein nacheilendes Signal mit schnellerer Datenrate. Wenn das vordefinierte vorauseilende Signal empfangen wird, verarbeitet ein kleinerer Digitalsignalprozessor dieses Signal und aktiviert dann einen schnelleren Digitalsignalprozessor, der das nacheilende schnellere Signal verarbeitet. Nach der Verarbeitung des nacheilenden Signals wird der schnellere Digitalsignalprozessor deaktiviert.
Description
Die vorliegende Erfindung bezieht sich allgemein auf Daten
kommunikationsgeräte und insbesondere auf Datenkommunika
tionsgeräte, die eine Prozessorschaltungsanordnung enthal
ten, die bei hohen Geschwindigkeiten arbeitet.
Eine Datenkommunikationshardware enthält oft Schaltungsan
ordnungen, die Daten bei hohen Geschwindigkeiten verarbei
ten. Als Beispiel liegen typische Geschwindigkeiten für Lo
gikschaltungen in einer schnellen Infrarothardware (FIR-
Hardware (FIR = Fast Infrared)) bei 48 MHz. Je schneller ein
Gerät arbeitet, umso Leistung verbraucht es allgemein ge
sagt. Die Leistung wird immer dann verbraucht, wenn das Da
tenkommunikationsgerät eingeschaltet ist und Daten empfängt,
Daten überträgt, Daten verarbeitet oder nur horcht, ob ein
Datensignal auftritt. Es ist nötig, daß das Bauelement mit
hoher Geschwindigkeit arbeitet, wenn es im Empfangs-, im
Übertragungs- oder im Verarbeitungsmodus ist. Wenn es jedoch
im Horchmodus ist, kann eine große Menge Leistung verloren
werden, während auf ein Signal gewartet wird, das vielleicht
niemals auftritt.
Frühere Lösungen für das Problem des Leistungsverbrauchs
während des Horchmodus bestanden darin, entweder mit nie
drigeren Geschwindigkeiten zu arbeiten, wie es bei seriellen
Infrarotbauelementen (SIR-Bauelementen (SIR = Serial
Infrared)) der Fall ist, oder die Anforderung zu stellen,
daß der Betreiber das Gerät in einen Horchmodus versetzt,
bevor Daten empfangen werden. Beide Lösungen sind ungünstig
und kontraproduktiv. Das Arbeiten bei geringeren Geschwin
digkeiten resultiert in einer langsameren Datenverarbeitung,
was nicht akzeptierbar sein kann. Die Anforderung einer
Intervention des Betreibers erhöht die Arbeitskraft des
Betreibers und kann in verlorenen Daten resultieren, wenn
der Betreiber das Gerät zum geeigneten Zeitpunkt nicht in
den Horchmodus versetzt. Ferner wird Leistung unnötig ver
braucht, wenn der Betreiber das Gerät nicht zum geeigneten
Zeitpunkt aus dem Horchmodus bringt.
Somit besteht ein Bedarf nach Systemen, bei denen Kommunika
tionsgeräte in einem Niedrigsleistungs-Horchmodus arbeiten,
die während eines Empfangs-, eines Verarbeitungs- und eines
Sendemodus zu hohen Geschwindigkeiten umschalten, und die
automatisch in den Niederleistungs-Horchmodus zurückschal
ten, wenn sie nichts empfangen, verarbeiten oder senden.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein
effizientes Verfahren und eine effiziente Vorrichtung zum
Verarbeiten eines digital-elektronischen Datensignals zu
schaffen.
Diese Aufgabe wird durch ein Verfahren zum Verarbeiten eines
digital-elektronischen Datensignals nach Anspruch 1 oder
durch eine Vorrichtung zum Verarbeiten eines digitalelek
tronischen Datensignals nach Anspruch 5 gelöst.
Die vorliegende Erfindung betrifft Verfahren und Vorrich
tungen zum Verarbeiten von digital-elektronischen Signalen,
welche Leistung sparen. Im allgemeinen ist der Leistungsver
brauch einer digital-elektronischen Schaltung umso höher, je
schneller sie arbeitet. Frühere Verfahren zum Sparen von
Leistung, während digital-elektronische Signale verarbeitet
werden, basierten darauf, entweder bei langsameren Geschwin
digkeiten zu arbeiten, oder erforderten eine manuelle Inter
vention beim Einschalten der Schaltung nur während der Zei
ten eines erwarteten Signalempfangs. Bei bevorzugten Aus
führungsbeispielen liefert die vorliegende Erfindung Tech
niken zum automatischen Reduzieren des Leistungsverbrauchs
in solchen Schaltungen ohne eine manuelle Intervention und
ohne Datenratenreduktion.
Bei einem bevorzugten Ausführungsbeispiel umfaßt eine digi
ta lelektronische Empfangsschaltung einen elektronischen Si
gnalempfänger, der ebenfalls ein Sende/Empfangs-Gerät, d. h.
ein Transceiver, sein könnte. Die digital-elektronische Emp
fangsschaltung empfängt ein digital-elektronisches Datensi
gnal und liefert das Signal zu einem ersten Digitalsignal
prozessor und zu einem zweiten Digitalsignalprozessor. Das
digital-elektronische Datensignal umfaßt einen vorausei
lenden Signalteil mit kleinerer Datenrate und einen nach
eilenden Signalteil mit schnellerer Datenrate. Typische Da
tenraten für den vorauseilenden Signalteil betragen etwa
9600 Bits pro Sekunde bis 115200 Bits pro Sekunde. Typische
Datenraten für den nacheilenden Signalteil betragen etwa
9600 Bits pro Sekunde bis zu 4 Megabits pro Sekunde. Es
sollte darauf hingewiesen werden, daß dies typische Daten
raten sind, daß die vorliegende Erfindung jedoch nicht auf
die gegebenen Bereiche begrenzt ist. Es ist nur notwendig,
daß die Datenrate des vorauseilenden Signals kleiner als die
Datenrate des nacheilenden Signals ist.
Im Horchmodus, in dem die digital-elektronische Empfangs
schaltung auf ein ankommendes digital-elektronisches Daten
signal wartet, wird Leistung typischerweise eingespart, in
dem der zweite Digitalsignalprozessor deaktiviert wird, der
bei der schnelleren Datenrate arbeitet. Beim Empfang des di
gita lelektronischen Datensignals verarbeitet der erste Di
gitalsignalprozessor, der bei der langsameren Datenrate ar
beitet, den vorauseilenden Signalteil des digitalelektroni
schen Datensignals und aktivert den schnelleren zweiten Di
gitalsignalprozessor. Der vorauseilende Signalteil ist ein
Signal, das typischerweise ein vorspezifiziertes Protokoll
umfaßt. Der schnellere zweite Digitalsignalprozessor, der
aktiviert worden ist, verarbeitet dann den nacheilenden Si
gnalteil. Nach einer Vollendung des digital-elektronischen
Datensignals wird der schnellere zweite Digitalsignalprozes
sor bei einem beispielhaften Ausführungsbeispiel automatisch
deaktiviert, und die digital-elektronische Empfangsschaltung
kehrt in den Horchmodus zurück. Bei beispielhaften Ausfüh
rungsbeispielen wird Leistung gespart, während die Datenrate
beibehalten wird, indem der Digitalsignalprozessor mit
schnellerer Datenrate während den Zeiten deaktiviert wird,
in denen die digital-elektronische Empfangsschaltung in
einem Horchmodus ist. Die automatische Aktivierung wird
erhalten, wenn der Digitalsignalprozessor mit kleinerer
Datenrate das vorspezifizierte Protokollsignal in dem vor
auseilenden Signalteil des digital-elektronischen Datensi
gnals erfaßt. Wenn das geeignete Protokollsignal erfaßt ist,
liefert der Digitalsignalprozessor mit kleinerer Datenrate
ein Signal, um den Digitalsignalprozessor mit schnellerer
Datenrate zu aktivieren.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend bezugnehmend auf die beiliegenden Zeich
nungen detailliert erläutert. Es zeigen:
Fig. 1 eine Darstellung einer digital-elektronischen Emp
fangsschaltung gemäß einem beispielhaften Ausfüh
rungsbeispiel der vorliegenden Erfindung; und
Fig. 2 ein Flußdiagramm des Betriebs der digitalelektro
nischen Empfangsschaltung gemäß dem bevorzugten
Ausführungsbeispiel der vorliegenden Erfindung.
Wie es in den Figuren gezeigt ist, bezieht sich die vorlie
gende Erfindung auf Verfahren und Vorrichtungen zum Verar
beiten von digital-elektronischen Signalen. Im allgemeinen
ist der Leistungsverbrauch einer digital-elektronischen
Schaltung umso höher, je schneller sie arbeitet. Frühere
Verfahren stützten sich entweder darauf, bei langsameren Ge
schwindigkeiten zu arbeiten, oder auf eine manuelle Inter
vention des Einschaltens der Schaltung nur während der Zei
ten eines erwarteten Signalempfangs. Bei bevorzugten Ausfüh
rungsbeispielen liefert die vorliegende Erfindung Techniken
zum automatischen Reduzieren des Leistungsverbrauch in sol
chen Schaltungen ohne manuelle Intervention und ohne eine
Datenratenreduktion.
In der folgenden detaillierten Beschreibung und in den Fi
guren sind gleiche Elemente durch gleiche Bezugszeichen
bezeichnet.
Fig. 1 ist eine Zeichnung einer digital-elektronischen Emp
fangsschaltung 100, die ein beispielhaftes Ausführungsbei
spiel der vorliegenden Erfindung darstellt. Die digital
elektronische Empfangsschaltung 100 umfaßt einen elektroni
schen Signalempfänger 110, der auch ein Sende/Empfangsgerät
sein könnte. Die digital-elektronische Empfangsschaltung 100
empfängt ein digital-elektronisches Datensignal 120 und lie
fert das digital-elektronische Datensignal 120 über einen
ersten Signalweg 130 zu einem ersten Digitalsignalprozessor
140 und über einen zweiten Signalweg 150 zu einem zweiten
Digitalsignalprozessor 160. Das digital-elektronische Daten
signal 120 umfaßt einen vorauseilenden Signalteil 170 und
einen nacheilenden Signalteil 180. Die Datenrate des voraus
eilenden Signalteils 170 ist kleiner als die Datenrate des
nacheilenden Signalteils 180. Die Datenrate des vorauseilen
den Signalsteils 170 wird hier als die Datenrate des voraus
eilenden Signals bezeichnet, und die Datenrate des nachei
lenden Signalteils 180 wird hier als Datenrate des nachei
lenden Signals bezeichnet. Typische Datenraten für die Da
tenrate des vorauseilenden Signals 170 liegen etwa in einem
Bereich 9600 Bits pro Sekunde bis 115200 Bits pro Sekunde,
während typische Datenraten für die Datenrate des nacheilen
den Signals 180 in einem Bereich liegen, der sich von etwa
9600 Bits pro Sekunde bis zu 4 Megabits pro Sekunde er
streckt. Es sollte darauf hingewiesen werden, daß diese Wer
te typische Datenraten sind, und daß die Erfindung nicht auf
die dargestellten Werte begrenzt ist. Es ist nur notwendig,
daß die Datenrate des vorauseilenden Signals 170 kleiner als
die Datenrate des nacheilenden Signals 180 ist.
Der erste Digitalsignalprozessor 140 wird in dieser Be
schreibung auch als der langsamere Digitalsignalprozessor
140 bezeichnet. Der zweite Digitalsignalprozessor 160 wird
in dieser Beschreibung als der schnellere Digitalsignalpro
zessor 160 bezeichnet. Der vorauseilende Signalteil 170 wird
als das vorauseilende Signal 170 und als der langsamere Si
gnalteil 170 bezeichnet. Der nacheilende Signalteil 180 wird
als das nacheilende Signal 180 und als der schnellere Si
gnalteil 180 bezeichnet. Die vorauseilende Datenrate wird
als die langsamere Datenrate bezeichnet, und die nacheilende
Datenrate wird als die schnellere Datenrate bezeichnet.
Im Horchmodus, in dem die digital-elektronische Empfangs
schaltung 100 auf ein ankommendes digital-elektronisches Da
tensignal 120 wartet, wird Leistung typischerweise dadurch
gespart, daß der zweite Digitalsignalprozessor 160 inaktiv
ist. Beim Empfang des digital-elektronischen Datensignals
120 verarbeitet der erste Digitalsignalprozessor 140 den
vorauseilenden Signalteil 170 des digital-elektronische Da
tensignals 120 und aktiviert den zweiten Digitalsignalpro
zessor 160 über einen Steuerweg 190. Der vorauseilende Si
gnalteil 170 ist ein Signal, das typischerweise ein vorspe
zifiziertes Protokoll umfaßt. Der zweite Digitalsignalpro
zessor 160, der aktiviert worden ist, verarbeitet dann den
nacheilenden Signalteil 180. Nach einer Beendigung des di
gita lelektronischen Datensignals 120 wird der zweite Digi
talsignalprozessor 160 bei einem beispielhaften Ausfüh
rungsbeispiel automatisch deaktiviert, und die digitalelek
tronische Empfangsschaltung 100 kehrt in den Horchmodus zu
rück.
Bei beispielhaften Ausführungsbeispielen wird Leistung ge
spart, während die Datenrate beibehalten wird, indem der
zweite Digitalsignalprozessor 160 für die schnellere Daten
rate während den Zeiten deaktiviert wird, in denen die di
gita lelektronische Empfangsschaltung 100 im Horchmodus
ist. Eine automatische Aktivierung wird erhalten, wenn der
erste Digitalsignalprozessor 140 das vorspezifizierte Pro
tokollsignal in dem vorauseilenden Signalteil 170 des digi
talelektronischen Datensignals 120 erfaßt. Wenn das geeig
nete Protokollsignal erfaßt ist, liefert der erste Digital
signalprozessor 140 ein Signal, um den zweiten Digitalsi
gnalprozessor 160 mit schnellerer Datenrate zu aktivieren.
Fig. 2 ist ein Flußdiagramm des Betriebs der digitalelek
tronischen Empfangsschaltung 100 bei einem beispielhaften
Ausführungsbeispiel. In einem Block 210 von Fig. 2 befindet
sich die digital-elektronische Empfangsschaltung 100 im
Horchmodus. Der Block 210 überträgt elektronische Signale,
die von dem elektronischen Signalempfänger 110 empfangen
werden, zu dem langsameren Digitalsignalprozessor 140. Die
Steuerung springt dann zu einem Block 220.
Wenn der langsamere Signalteil 170 mit dem vorspezifizierten
Protokoll empfangen wird, springt die Steuerung von dem
Block 220 zu einem Block 230. Andernfalls springt die Steue
rung von dem Block 220 zu dem Block 210.
Der Block 230 aktiviert den schnelleren Digitalsignalpro
zessor 160. Die Steuerung springt dann von dem Block 230 zu
einem Block 240.
Im Block 240 verarbeitet der schnellere Digitalsignalprozes
sor 160 den schnelleren Signalteil 180 des digitalelek
tronischen Datensignals 120. Die Steuerung springt dann vom
Block 240 zu einem Block 250.
Der Block 250 deaktiviert den schnelleren Digitalsignalpro
zessor 160. Die Steuerung springt dann von dem Block 250 zu
rück zu dem Block 210, wodurch die digital-elektronische
Empfangsschaltung 100 in den Horchmodus zurückgebracht wird.
Die Verfahren und Vorrichtungen, die anhand von beispiel
haften Ausführungsbeispielen beschrieben worden sind, lie
fern Techniken zum Empfangen und Verarbeiten von digital
elektronischen Datensignalen durch digital-elektronische
Empfangsschaltungen, welche den Vorteil haben, daß einer
seits der Leistungsverbrauch in diesen Schaltungen ohne
manuelle Intervention verringert wird, während andererseits
keine Datenratenreduktion in Kauf genommen werden muß.
Claims (8)
1. Verfahren zum Verarbeiten eines digital-elektronischen
Datensignals (120), mit folgenden Schritten:
Horchen nach dem digital-elektronischen Datensignal (120) durch einen elektronische Signalempfänger (110), wobei das digital-elektronische Datensignal (120) ein vorauseilendes Signal (170) und ein nacheilendes Signal (180) umfaßt, und wobei eine Datenrate des vorauseilen den Signals kleiner als eine Datenrate des nacheilenden Signals (180) ist;
Übertragen des vorauseilenden Signals (120) von dem elektronischen Signalempfänger (110) zu einem ersten Digitalsignalprozessor (140);
wenn der vorauseilende Signalteil (170) von dem ersten Digitalsignalprozessor (140) empfangen worden ist, Ver arbeiten des vorauseilenden Signals (170) durch den er sten Digitalsignalprozessor (140) mit der Datenrate des vorauseilenden Signals (170); und
wenn der vorauseilende Signalteil (170) von dem ersten Digitalsignalprozessor (140) verarbeitet wird,
Aktivieren eines zweiten Digitalsignalprozessors (160);
Übertragen des nacheilenden Signals (180) von dem elektronischen Signalempfänger (110) zu dem zweiten Digitalsignalprozessor (160); und
Verarbeiten des nacheilenden Signalteils (180) durch den zweiten Digitalsignalprozessor (160) mit der Datenrate des nacheilenden Signals (180).
Horchen nach dem digital-elektronischen Datensignal (120) durch einen elektronische Signalempfänger (110), wobei das digital-elektronische Datensignal (120) ein vorauseilendes Signal (170) und ein nacheilendes Signal (180) umfaßt, und wobei eine Datenrate des vorauseilen den Signals kleiner als eine Datenrate des nacheilenden Signals (180) ist;
Übertragen des vorauseilenden Signals (120) von dem elektronischen Signalempfänger (110) zu einem ersten Digitalsignalprozessor (140);
wenn der vorauseilende Signalteil (170) von dem ersten Digitalsignalprozessor (140) empfangen worden ist, Ver arbeiten des vorauseilenden Signals (170) durch den er sten Digitalsignalprozessor (140) mit der Datenrate des vorauseilenden Signals (170); und
wenn der vorauseilende Signalteil (170) von dem ersten Digitalsignalprozessor (140) verarbeitet wird,
Aktivieren eines zweiten Digitalsignalprozessors (160);
Übertragen des nacheilenden Signals (180) von dem elektronischen Signalempfänger (110) zu dem zweiten Digitalsignalprozessor (160); und
Verarbeiten des nacheilenden Signalteils (180) durch den zweiten Digitalsignalprozessor (160) mit der Datenrate des nacheilenden Signals (180).
2. Verfahren nach Anspruch 1, das ferner folgenden Schritt
aufweist:
wenn das nacheilende Signal (180) durch den zweiten Di gitalsignalprozessor (160) verarbeitet worden ist, De aktivieren des zweiten Digitalsignalprozessors (160).
wenn das nacheilende Signal (180) durch den zweiten Di gitalsignalprozessor (160) verarbeitet worden ist, De aktivieren des zweiten Digitalsignalprozessors (160).
3. Verfahren nach Anspruch 1 oder 2, bei dem der erste Di
gitalsignalprozessor (140) ein universeller asynchroner
Empfänger/Sender ist, und bei dem der zweite Digitalsi
gnalprozessor (160) ein schneller Infrarotblock ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei
dem die Datenrate des vorauseilenden Signals (170) im
wesentlichen in einem Bereich liegt, der sich von 9600
Bits pro Sekunde bis zu 115200 Bits pro Sekunde er
streckt, und bei dem die Datenrate des nacheilenden Si
gnals (180) im wesentlichen in einem Bereich liegt, der
sich von 9600 Bits pro Sekunde bis zu 4 Megabits pro
Sekunde erstreckt.
5. Vorrichtung zum Verarbeiten eines digitalelektroni
schen Datensignals (120), mit folgenden Merkmalen:
einem elektronischen Signalempfänger zum Empfangen des digital-elektronischen Datensignals (120), wobei das digital-elektronische Datensignal (120) ein vorausei lendes Signal (170) und ein nacheilendes Signal (180) umfaßt, und wobei die Datenrate des vorauseilenden Si gnals (170) kleiner als die Datenrate des nacheilenden Signals (180) ist;
einem ersten Digitalsignalprozessor (140) zum Verarbei ten des vorauseilenden Signals (170), wobei der elek tronische Signalempfänger (110) das vorauseilende Si gnal (170) zu dem ersten Digitalsignalprozessor (140) überträgt; und
einem zweiten Digitalsignalprozessor (160) zum Verar beiten des nacheilenden Signals (180), wobei der erste Digitalsignalprozessor (140) den zweiten Digitalsignal prozessor (160) nach einer Verarbeitung des vorausei lenden Signals (170) aktiviert, und wobei der elektro nische Signalempfänger (110) das nacheilende Signal (170) zu dem zweiten Digitalsignalprozessor (140) über trägt.
einem elektronischen Signalempfänger zum Empfangen des digital-elektronischen Datensignals (120), wobei das digital-elektronische Datensignal (120) ein vorausei lendes Signal (170) und ein nacheilendes Signal (180) umfaßt, und wobei die Datenrate des vorauseilenden Si gnals (170) kleiner als die Datenrate des nacheilenden Signals (180) ist;
einem ersten Digitalsignalprozessor (140) zum Verarbei ten des vorauseilenden Signals (170), wobei der elek tronische Signalempfänger (110) das vorauseilende Si gnal (170) zu dem ersten Digitalsignalprozessor (140) überträgt; und
einem zweiten Digitalsignalprozessor (160) zum Verar beiten des nacheilenden Signals (180), wobei der erste Digitalsignalprozessor (140) den zweiten Digitalsignal prozessor (160) nach einer Verarbeitung des vorausei lenden Signals (170) aktiviert, und wobei der elektro nische Signalempfänger (110) das nacheilende Signal (170) zu dem zweiten Digitalsignalprozessor (140) über trägt.
6. Vorrichtung nach Anspruch 5, bei der der zweite Digi
talsignalprozessor (160) ferner konfiguriert ist, um
den zweiten Digitalsignalprozessor (140) zu deaktivie
ren, nachdem das nacheilende Signal (180) verarbeitet
ist.
7. Vorrichtung nach Anspruch 5 oder 6, bei der der erste
Digitalsignalprozessor (140) ein universeller asynchro
ner Empfänger/Sender ist, und bei der der zweite Digi
talsignalprozessor (160) ein schneller Infrarotblock
ist.
8. Vorrichtung nach einem der Ansprüche 5 bis 7, bei der
die Datenrate des vorauseilenden Signals (170) im we
sentlichen in einem Bereich liegt, der sich von 9600
Bits pro Sekunde bis zu 115200 Bits pro Sekunde er
streckt, und bei der die Datenrate des nacheilenden Si
gnals (180) im wesentlichen in einem Bereich liegt, der
sich von 9600 Bits pro Sekunde bis zu 4 Megabits pro
Sekunde erstreckt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/249,644 US6161186A (en) | 1999-02-12 | 1999-02-12 | Lower power passive listen method for electronic devices |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19954359A1 true DE19954359A1 (de) | 2000-08-24 |
Family
ID=22944389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19954359A Withdrawn DE19954359A1 (de) | 1999-02-12 | 1999-11-11 | Leistungsarmes passives Horchverfahren für elektronische Geräte |
Country Status (5)
Country | Link |
---|---|
US (1) | US6161186A (de) |
JP (1) | JP3629395B2 (de) |
CN (1) | CN1139232C (de) |
DE (1) | DE19954359A1 (de) |
GB (1) | GB2350915B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6560712B1 (en) * | 1999-11-16 | 2003-05-06 | Motorola, Inc. | Bus arbitration in low power system |
WO2003096651A1 (fr) * | 2002-05-14 | 2003-11-20 | Fujitsu Limited | Circuit de commande de vitesse de communication, substrat de commande de vitesse de communication, et appareil de traitement d'informations |
US20050089037A1 (en) * | 2002-05-14 | 2005-04-28 | Fujitsu Limited | Communication speed control circuit, communication speed control board and information processing device |
TWI511494B (zh) | 2012-02-29 | 2015-12-01 | Nat Univ Tsing Hua | 一種低耗電之無線感測網路系統與運作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2130405B (en) * | 1980-08-30 | 1984-11-21 | British Aerospace | Electronic calculator |
US4677433A (en) * | 1983-02-16 | 1987-06-30 | Daisy Systems Corporation | Two-speed clock scheme for co-processors |
US5202988A (en) * | 1990-06-11 | 1993-04-13 | Supercomputer Systems Limited Partnership | System for communicating among processors having different speeds |
JP2862471B2 (ja) * | 1992-11-23 | 1999-03-03 | モトローラ・インコーポレイテッド | 電気回路 |
US5453792A (en) * | 1994-03-18 | 1995-09-26 | Prime Image, Inc. | Double video standards converter |
US5754094A (en) * | 1994-11-14 | 1998-05-19 | Frushour; Robert H. | Sound generating apparatus |
-
1999
- 1999-02-12 US US09/249,644 patent/US6161186A/en not_active Expired - Lifetime
- 1999-11-11 DE DE19954359A patent/DE19954359A1/de not_active Withdrawn
-
2000
- 2000-02-04 CN CNB001018639A patent/CN1139232C/zh not_active Expired - Fee Related
- 2000-02-11 GB GB0003239A patent/GB2350915B/en not_active Expired - Fee Related
- 2000-02-14 JP JP2000034415A patent/JP3629395B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2350915A (en) | 2000-12-13 |
CN1269655A (zh) | 2000-10-11 |
GB0003239D0 (en) | 2000-04-05 |
JP2000244604A (ja) | 2000-09-08 |
JP3629395B2 (ja) | 2005-03-16 |
CN1139232C (zh) | 2004-02-18 |
US6161186A (en) | 2000-12-12 |
GB2350915B (en) | 2003-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69731868T2 (de) | Verfahren zur Selbstkonfiguration eines Kommunikationssystems | |
DE3115455C2 (de) | ||
DE69728515T2 (de) | Umkehrbare, medienunabhängige Schnittstellenschaltung | |
DE3889142T2 (de) | Asynchrone Schnittstelle und Verfahren zur Datenkopplung zwischen einem Datenmodul und einem seriellen, asynchronen Pheripheriegerät. | |
DE69305049T2 (de) | Hochfrequenz- cmos-schaltung mit geringen verbrauch | |
DE69332804T2 (de) | Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus | |
DE69126266T2 (de) | Lokales Netzwerk mit einer drahtlosen Übertragungsstrecke | |
DE69636547T2 (de) | Integrierter Repeater | |
DE69829840T2 (de) | Medienzugriffskontroller und Medienunabhängige Schnittstelle(MII) zum Verbinden an eine physikalische Schicht Vorrichtung | |
DE3886865T2 (de) | Steuereinrichtung in einem Senderempfänger. | |
DE102008046136B4 (de) | Elektronisches System, und Verfahren zum Senden eines Signals | |
DE69734580T2 (de) | Halbduplexsteuerung eines uarts (universeller asynchroner empfänger/sender) für zweirichtungsfunkübertragungskanal | |
DE60111153T2 (de) | Funkkommunikationssystem mit Zeitüberschreitungssteuerung und flexible Intervalleinstellung | |
DE69917624T2 (de) | Automatische ratenerkennung für asynchrone serielle kommunikation | |
EP0729229A2 (de) | Adaptives Balancefilter | |
DE102004062210B3 (de) | Dualmodultaktversorgung für CAN-Kommunikationsmodul | |
DE60304730T2 (de) | Verfahren und Gerät zur Leistungsverwaltung eines Schnittstelletransceivers | |
DE60035941T2 (de) | Überwachung von Abzapfkoeffizienten in einem entscheidungsrückgekoppelten Entzerrer | |
DE60320663T2 (de) | Programmierbare funkschnittstelle | |
DE19954359A1 (de) | Leistungsarmes passives Horchverfahren für elektronische Geräte | |
DE60129509T2 (de) | Direktkonversion-Empfänger in einem Sender-Empfänger | |
DE69727921T2 (de) | Verfahren und schnittsstellenschaltung für multiplex-kommunikation | |
EP1171986B1 (de) | Datenübertragungseinrichtung | |
DE10296916B4 (de) | Kommunikationsvorrichtung und Verfahren zum Unterstützen von Vielfachzugriff mit Leitungsüberwachung/Kollisionserfassung | |
DE60209015T2 (de) | Verfahren und vorrichtung zur rauschabschirmung eines tuners in einem fernsehsignalempfänger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE), |
|
8127 | New person/name/address of the applicant |
Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE |
|
8130 | Withdrawal |