-
Hintergrund
-
Die
vorliegende Erfindung betrifft eine Datenübertragung über eine Netz und bezieht sich
insbesondere auf eine Medienzugriffssteuerung, die mit einer seriellen
physischen Schichtvorrichtung und einer physischen medienunabhängigen Schnittstellenschichtvorrichtung
verbunden sein kann.
-
Die
IEEE 802.3-Spezifizierung wurde als ein Verfahren zum Senden von
Informationen zwischen Computern und anderen Vorrichtungen erzeugt
und angepasst. Die IEEE 802.3u-Spezifizierung erweiterte die Technologie
für einen
Netzbetrieb mit 100 Megabits pro Sekunde.
-
Innerhalb
der IEEE 802.3-Spezifizierung umfasst eine physische Unterschicht
(PHY; PHY = Physical Sublayer) eine physische Codierungsunterschicht
(PCS; PCS = Physical Coding Sublayer), eine physische Medienzugriffs-
(PMA-; PMA = Physical Media Access) Unterschicht und eine physische
medien-abhängige (PMD-;
PMD = Physical Media Dependent) Unterschicht. Die PCS definiert,
wie Daten codiert und decodiert werden, sowie wie die Trägerlese-
(CS-; CS = Carrier Sense) und die Kollisionserfassungs- (CD-; CD
= Collision Detection) Funktion arbeiten. Die PCS definiert außerdem die
Schnittstelle zwischen höheren
und niedrigeren Schichten in der Protokollspezifizierung. Die PMA
definiert die Abbildung von Codebits, die Erzeugung eines Steuersignals
(Verbindungs Status), die Erzeugung von Steuersignalen zu der PCS
und eine Taktwiedergewinnung. Das Steuersignal (Verbindungs Status)
zeigt die Verfügbarkeit
der PMD an. Die Steuersignale zu der PCS zeigen Trägerlese-,
Kollisionserfassungs- und physische Schichtfehler an. Die PMD definiert
das Signalisierungsverfahren und Parameter für die verschiedenen physischen
Parameter, die zum Adressieren der physischen Anforderungen der
Verbindung nötig
sind.
-
Die
PHY ist allgemein auf einer zweckgebundenen integrierten Schaltung
(Chip) platziert. Die PHY kommuniziert mit einer separaten integrierten
Schaltung einer Medienzugriffssteuerung (MAC; MAC = Media Access
Control). Die MAC liefert eine Schnittstelle zu einem Host-System.
-
Einige
PHY-Chips schaffen eine Verbindbarkeit für 10Base2-Vorrichtungen. Ein PHY-Chip zum Beispiel,
der eine Verbindbarkeit zu einer Anschlusseinheitsschnittstelle
(AUI; AUI = Attachment Unit Interface) schafft (für 10Base2-Verbindbarkeit),
ist als Teil LXT908 bei Level One Communications, Inc. mit einer
Geschäftsadresse
9750 Goethe Road, Sacramento, CA 95827, verfügbar. PHYs, die eine 10Base2-Verbindbarkeit
schaffen, sind üblicherweise
schnittstellenmäßig mit
einem seriellen MAC-Chip verbunden.
-
Seit
Einführung
der IEEE 802.3u-Spezifizierung liefern einige PHY-Chips eine Verbindbarkeit
zu 10/100T-Netzen. Ein PHY-Chip zum Beispiel, der eine Verbindbarkeit
zu 10/100-Megabit-Netzen
liefert, ist als Teil LXT970 bei Level One Communications, Inc.
erhältlich.
Um einen MAC-Chip mit mehreren PHY-Chips zu verbinden, die eine
Verbindbarkeit zu 10/100-Megabit-Netzen oder anderen Typen von Medien
schaffen können,
wurde ein medienunabhängiger
Schnittstellen- (MII-;
MII = Media Independent Interface) Bus erzeugt. Ein PHY-Chip, der
mit einem MII-Bus verbunden ist, sendet Daten an einen MAC-Chip
und empfängt
Daten von demselben in Vier-Bit-Gruppierungen
(Halbwörtern
bzw. Nibbles) von Daten. Für
weitere Informationen über den
Aufbau eines MII-Bus, siehe Kapitel 22 der IEEE 802.3u-Spezifizierung.
-
Im
Allgemeinen ist es zur Bereitstellung von 10Base2 zusammen mit einer
10/100T-Verbindbarkeit nötig,
zwei separate MACs zu verwenden. Seeq Technology Inc. mit einer
Geschäftsadresse
47200 Bayside Pky, Fremont, CA 94538-6567 jedoch hat eine spezialisierte
10Base2-PHY entworfen, die mit einer MAC über einen MII-Bus kommunizieren
kann. Diese Lösung
erfordert jedoch die Verwendung einer spezialisierten 10Base2-PHY.
-
Die
US-A-5,541,957 offenbart eine Vorrichtung zum Senden und/oder Empfangen
von Daten mit unterschiedlichen Datenübertragungsraten. Die Vorrichtung
weist einen ersten und einen zweiten Sender, einen Sendetransformator
und eine Verbindungseinheit zum Koppeln des Transformators mit einem
ausgehenden paarverseilten Kabel auf. Der erste Sender filtert Daten,
um ausgehende Daten, die an den Transformator gesendet werden, mit
einer ersten Rate zu erzeugen. Der zweite Sender sendet ausgehende
Daten mit einer unterschiedlichen, üblicherweise größeren zweiten
Rate an den Transformator. Eine Datenempfangsvorrichtung enthält einen
ersten und einen zweiten Empfänger,
einen Empfangstransformator und eine Verbindungseinheit zum Koppeln
eines eingehenden paarverseilten Kabels mit dem Empfangstransformator.
Der erste und der zweite Empfänger
empfangen eingehende Daten von der Sekundärwicklung mit der ersten bzw.
zweiten Datenrate. Eingehende Daten werden entlang Datenübertragungspfaden
bereitgestellt, die sich von dem Empfangstransformator auf eine
kaskadenartige Weise zu den Empfängern
erstrecken. Daten, die sich mit einer dieser Datenraten bewegen,
können
ohne den Bedarf nach einem Hot-Switching in den Datenpfaden gesendet und
empfangen werden.
-
H.
M. Frazier beschreibt in „Media
Independent Interface Concepts and Guidelines" (medienunabhängige Schnittstellenkonzepte
und Richtlinien), Wescon Conference Record, 7. November 1995, Seiten
348 bis 353, Konzepte und Funktionsprinzipien, die die medienunabhängige Schnittstelle
oder den IEEE 802.3-Standard für
100Base-T betreffen.
-
Die
Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten
Netzknoten ohne den Bedarf der Verwendung einer spezialisierten
10Base2-PHY bereitzustellen.
-
Diese
Aufgabe wird durch einen Netzknoten gemäß Anspruch 1 gelöst.
-
Zusammenfassung
der Erfindung
-
Gemäß dem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung ist ein Netzknoten mit einem Netz verbindbar.
Der Netzknoten umfasst einen seriellen physischen Unterschicht- (PHY-) Chip, einen
parallelen PHY-Chip und einen Medienzugriffssteuerungs- (MAC-) Chip.
Der parallele PHY-Chip zum Beispiel ist ein medienunabhängiger Schnittstellen-
(MII-) PHY-Chip. Der serielle PHY-Chip umfasst einen Einbit-Sende-Dateneingang, einen
Einbit-Empfangs-Datenausgang und serielle PHY-Steuersignal-Eingangs/Ausgangs- (I/O-)
Leitungen. Der parallele PHY-Chip umfasst einen Mehrbit-Sende-Dateneingang, einen
Mehrbit-Empfangs-Datenausgang und parallele PHY-Steuersignal-I/O-Leitungen.
Der Medienzugriffssteuerchip umfasst einen Mehrbit-Sende-Datenausgang,
einen Mehrbit-Empfangs-Dateneingang und parallele Steuersignal-I/O-Leitungen. Der
Mehrbit-Sende-Datenausgang ist mit dem Mehrbit-Sende-Dateneingang
verbunden. Ein Bit des Mehrbit-Sende-Datenausgangs
ist mit dem Einbit-Sende-Dateneingang verbunden. Der Mehrbit-Empfangs-Dateneingang
ist mit dem Mehrbit-Empfangs-Datenausgang verbunden. Ein Bit des
Mehrbit-Empfangs-Dateneingangs ist mit dem Einbit-Empfangs-Datenausgang verbunden.
Die parallelen Steuersignal-I/O-Leitungen
sind mit den parallelen PHY-Steuersignal-I/O-Leitungen verbunden.
-
Bei
dem bevorzugten Ausführungsbeispiel
sind die seriellen PHY-Steuersignal-I/O-Leitungen mit einem Teilsatz
der, jedoch nicht allen parallelen Steuersignal-I/O-Leitungen verbunden.
Außerdem
können
bei dem bevorzugten Ausführungsbeispiel
der Einbit-Sende-Dateneingang, der Einbit-Empfangs-Datenausgang und
die seriellen PHY-Steuersignal-I/O-Leitungen des seriellen PHY-Chips
elektrisch getrennt werden, wenn Daten zwischen dem parallelen PHY-Chip
und dem MRC-Chip übertragen
werden.
-
Außerdem umfasst
der MAC-Chip zusätzlich
bei dem bevorzugten Ausführungsbeispiel
eine Empfangstaktleitung, auf der ein Empfangstaktsignal platziert
wird. Ein Empfangsschieberegister innerhalb des MAC-Chips ist mit
dem Mehrbit-Empfangs-Dateneingang
und mit dem Empfangstaktsignal verbunden. Wenn der MAC-Chip Daten
von dem parallelen PHY-Chip empfängt,
werden die Daten mit vier Bits zu einer Zeit in das Empfangsschieberegister
getaktet. Wenn der MAC-Chip Daten von dem seriellen PHY-Chip empfängt, werden
die Daten von dem seriellen PHY-Chip mit einem Bit zu einer Zeit
in das Empfangsschieberegister getaktet. Wenn der MAC-Chip Daten
von dem parallelen PHY-Chip empfängt,
weist das Empfangstaktsignal eine erste Frequenz (zum Beispiel 2,5
MHz oder 25 MHz) auf. Wenn der MAC-Chip Daten von dem seriellen PHY-Chip
empfängt,
weist das Empfangstaktsignal eine zweite Frequenz (zum Beispiel
10 MHz) auf.
-
Außerdem umfasst
bei dem bevorzugten Ausführungsbeispiel
der MAC-Chip zusätzlich
eine Sendetaktleitung, auf der ein Sendetaktsignal platziert wird.
Ein Sendeschieberegister innerhalb des MAC-Chips ist mit dem Mehrbit-Sende-Datenausgang
und mit dem Sendetaktsignal verbunden. Wenn der MAC-Chip Daten an
den parallelen PHY-Chip sendet, werden die Daten mit vier Bits zu
einer Zeit aus dem Sendeschieberegister herausgetaktet. Wenn der
MAC-Chip Daten an den seriellen PHY-Chip sendet, werden die an den
seriellen PHY-Chip
gesandten Daten mit einem Bit zu einer Zeit aus dem Sendeschieberegister
herausgetaktet. Das Sendetaktsignal weist eine erste Frequenz (zum
Beispiel 2,5 MHz oder 25 MHz) auf, wenn der MAC-Chip Daten an den
parallelen PHY-Chip überträgt, und
weist eine zweite Frequenz (zum Beispiel 10 MHz) auf, wenn der MAC-Chip
Daten an den seriellen PHY-Chip überträgt.
-
Die
vorliegende Erfindung reduziert die Kosten der Bereitstellung einer
gleichzeitigen Unterstützung einer
10T-, einer 100T- und einer 10Base2-Verbindbarkeit. Eine einzelne
Netzkarte mit nur einem MAC-Chip kann entworfen sein, um alle drei
Verbindungsoptionen bereitzustellen. Jede MII-kompatible PHY kann gleichzeitig mit
jeder seriellen PHY verbunden werden. Durch ein Verbinden zweier
PHY-Chips mit einem einzelnen MAC-Chip ist es möglich, Raum einer gedruckter
Schaltungsplatine einzusparen und einen Leistungsverbrauch zu bewahren.
Da die vorliegende Erfindung eine Kompatibilität mit jeder seriellen PHY ermöglicht,
erlaubt dies die Verwendung aller 10Base2-PHYs mit wettbewerbsfähigem Preis.
-
Kurze Beschreibung
der Zeichnungen
-
1 ist
ein vereinfachtes Blockdiagramm, das die integrierte Schaltung einer
Medienzugriffssteuerung (MAC), die mit einer physischen Unterschicht
(PHY) durch einen medienunabhängigen
Schnittstellen- (MII-) Bus verbunden ist und mit einer weiteren
physischen Unterschicht durch eine serielle Schnittstelle, gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
2 ist
ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb
der integrierten Schaltung der Medienzugriffssteuerung aus 1 gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
3 ist
ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb
der integrierten Schaltung der Medienzugriffssteuerung aus 1 gemäß einem
alternativen Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
4 ist
ein vereinfachtes Blockdiagramm, das eine Zustandsmaschine für eine MAC-Steuerlogik
gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
Beschreibung
des bevorzugten Ausführungsbeispiels
-
1 ist
ein vereinfachtes Blockdiagramm, das die integrierte Schaltung einer
Medienzugriffssteuerung (MAC), die mit einer physischen Unterschicht
(PHY) durch einen medienunabhängigen
Schnittstellen- (MII-) Bus verbunden ist und mit einer weiteren
PHY durch eine serielle Schnittstelle, gemäß einem bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
2 ist
ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb
der integrierten Schaltung der Medienzugriffssteuerung aus 1 gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
3 ist
ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb
der integrierten Schaltung der Medienzugriffssteuerung aus 1 gemäß einem
alternativen Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
4 ist
ein vereinfachtes Blockdiagramm, das eine Zustandsmaschine für eine Verbindungssteuerlogik
gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
-
Beschreibung
des bevorzugten Ausführungsbeispiels
-
1 ist
ein vereinfachtes Blockdiagramm, das die integrierte Schaltung 11 einer
Medienzugriffssteuerung (MAC), die mit einer seriellen physischen
Unterschicht (seriellen PHY) 12 und mit einer physischen
medienunabhängigen
Schnittstellenunterschicht (MII-PHY) 13 verbunden ist.
Die serielle PHY 12 ist ein PHY-Chip, der eine Verbindbarkeit
zu einer Anschlusseinheitsschnittstelle (AUI) 14 schafft
(d.h. 10Base2-Port). Die PHY 12 ist zum Beispiel eine PHY
LXT908, erhältlich
bei Level One Communications, Inc. Alternativ ist die serielle PHY 12 eine
serielle PHY, die bei einem einer Anzahl anderer Verkäufer erhältlich ist.
-
Die
serielle PHY 12 umfasst einen Abschalten-Eingang 121,
einen Sendedateneingang 122, einen Empfangsdatenausgang 123,
einen Empfangstakt/Sendetakt 124 und physische Steuersignal-Eingangs/Ausgangs-
(I/O-) Leitungen 125.
-
Die
MII-PHY 13 ist ein PHY-Chip, der eine Verbindbarkeit für eine Schnittstelle 15 schafft,
die ein 10T-, ein 100T- oder
ein anderes 10/100-Megabit-Netz ist. Die MII-PHY 13 ist
zum Beispiel eine PHY LXT970, erhältlich bei Level One Communications,
Inc. Alternativ ist die MII-PHY 13 eine MII-PHY, die bei
einem einer Anzahl weiterer Verkäufer
erhältlich
ist.
-
Die
MII-PHY 13 umfasst einen Vier-Bit-Sende-Dateneingang 132,
einen Vier-Bit-Empfangs-Datenausgang 133, einen Empfangstakt/Sendetakt 134,
physische Steuersignal-I/O-Leitungen 135 und einen MII-Verwaltungsport 136.
-
Die
MAC 11 umfasst einen seriellen Abschaltausgang 111,
einen Vier-Bit-Sende-Datenausgang 112, einen Vier-Bit-Empfangs-Dateneingang 113,
einen Empfangstakt/Sendetakt 114, einen physischen Steuersignal-Eingang/Ausgang
(-I/O) 115 und einen MII-Verwaltungsport 116.
-
Der
serielle Abschaltausgang 111 der MAC 11 ist durch
eine Leitung 16 mit dem Abschalteingang 121 der
seriellen PHY 12 verbunden. Der Vier-Bit-Sende-Datenausgang 112 der
MAC 11 ist durch Leitungen 17 mit dem Vier-Bit-Sende-Dateneingang 132 der
MII-PHY 13 verbunden. Eine einzelne Leitung 22 (TXD[0])
von Leitungen 17 ist abgespalten und mit dem Sendedateneingang 122 der
seriellen PHY 12 verbunden.
-
Der
Vier-Bit-Empfangs-Dateneingang 113 der MAC 11 ist
durch Leitungen 18 mit dem Vier-Bit-Empfangs-Datenausgang 133 der
MII-PHY 13 verbunden. Eine einzelne Leitung 23 (RXD[0])
von Leitungen 18 ist abgespalten und mit dem Empfangsdatenausgang 123 der
seriellen PHY 12 verbunden. Der Empfangstakt/Sendetakt 114 der
MAC 11 ist durch Leitungen 19 mit dem Empfangstakt/Sendetakt 124 der
seriellen PHY 12 und mit dem Empfangstakt/Sendetakt 134 der
MII-PHY 13 verbunden.
-
Die
physischen Steuersignal-I/O-Leitungen 115 der MAC 11 sind
durch Leitungen 20 mit physischen Steuersignal-I/O-Leitungen 135 der
MII-PHY 13 verbunden. Ein Teilsatz der Leitungen 24 von
Leitungen 20 wird verwendet, um einen Teilsatz der physischen
Steuersignal-I/O-Leitungen 115 der MAC 11 mit
den physischen Steuersignal-I/O-Leitungen 125 der seriellen
PHY 12 zu verbinden. Der MII-Verwaltungsport 116 der MAC 11 ist
durch eine Leitung 21 mit dem MII-Verwaltungsport 136 der MII-PHY 13 verbunden.
-
Im
Wesentlichen legt die MAC 11 dann eine MII-Schnittstelle
für die
MII-PHY 13 vor. Unter Verwendung eines Teilsatzes der MII-Schnittstelle
legt die MAC 11 eine serielle Schnittstelle für die serielle
PHY 12 vor.
-
Tabelle
1 unten legt die MII-Signale dar und zeigt, welche der MII-Signale
mit der seriellen PHY
12 verbunden sind und durch dieselbe
verwendet werden. Tabelle
1
| MII-Signale | Serielle
PHY-Signale |
| MDIO | Nicht
Verbunden |
| MDC | Nicht
Verbunden |
| RXD[3] | Nicht
Verbunden |
| RXD[2] | Nicht
Verbunden |
| RXD[1] | Nicht
Verbunden |
| RXD[0] | RXD |
| RX_DV | Nicht
Verbunden |
| RX_CLK | RXCLK |
| RX_ER | Nicht
Verbunden |
| TX_ER | Nicht
Verbunden |
| TX_CLK | TXCLK |
| TX_EN | TXEN |
| TXD[0] | TXD |
| TXD[1] | Nicht
Verbunden |
| TXD[2] | Nicht
Verbunden |
| TXD[3] | Nicht
Verbunden |
| COL | COL |
| CRS | CD |
-
2 ist
ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb
der integrierten MAC-Schaltung 11 zeigt. Um eine Verbindung
der seriellen PHY 12 mit der MII-Schnittstelle, die durch die MAC 11 vorgelegt
wird, zu ermöglichen,
muss die MAC 11 in der Lage sein, die serielle PHY 12 von
dem MII-Bus zu trennen. Die MAC 11 muss außerdem in
der Lage sein, unterschiedliche Taktgeschwindigkeiten und unterschiedliche
Datenbreiten zu handhaben.
-
Wie
durch 2 gezeigt ist, sind innerhalb der MAC 11 die
Empfangs- und Sendekanäle
in unterschiedliche Abschnitte unterteilt. Auf dem Empfangspfad
werden Daten in ein Empfangsschieberegister 40 empfangen.
RXCLK auf einer Leitung 32 wird verwendet, um das Empfangsschieberegister 40 zu
takten. Durch eine Steuerleitung 33 steuert die MAC-Steuerung 30 das
Empfangsschieberegister 40. Wenn Daten von der seriellen
PHY 12 empfangen werden, taktet jedes Taktsignal ein Bit
Daten in das Empfangsschieberegister 40. Wenn Daten von
der MII-PHY 13 empfangen werden, taktet jedes Taktsignal
vier Bits Daten in das Empfangsschieberegister 40. Wenn das
Empfangsschieberegister 40 ein vollständiges Byte Daten empfangen
hat, leitet ein Gate 36 das Byte Daten in einen Datenpfad 35 der
MAC 11 zur weiteren Verarbeitung weiter.
-
Auf
dem Sendepfad werden acht Bits Daten von einem Datenpfad 37 der
MAC 11 in ein Sendeschieberegister 39 über ein
Gate 38, das durch eine MAC-Steuerung 30 gesteuert
wird, empfangen. TXCLK auf einer Leitung 31 wird verwendet,
um das Sendeschieberegister 39 zu takten. Durch eine Steuerleitung 34 steuert die
MAC-Steuerung 30 das Sendeschieberegister 39.
Wenn Daten an die serielle PHY 12 gesendet werden, taktet
jedes Taktsignal ein Bit Daten aus dem Sendeschieberegister 39 heraus.
Wenn Daten an die MII-PHY 13 gesendet werden, taktet jedes
Taktsignal vier Bits Daten aus dem Sendeschieberegister 39 heraus.
-
Wenn
in dem Seriellmodus gearbeitet wird, arbeiten TXCLK und RXCLK bei
10 MHz. Wenn in dem MII-Modus gearbeitet wird, arbeiten TXCLK und
RXCLK bei 2,5 MHz (für
10T-Verbindungen) oder 25 MHz (für 100T-Verbindungen).
-
Die
MAC-Steuerung 30 steuert den Modus, in dem die MAC 11 arbeitet.
Die MAC-Steuerung 30 nutzt den Abschalten-Eingang 121 der
seriellen PHY 12, um die serielle PHY 12 von dem
MII-Bus zu trennen, wenn die MAC 11 mit der MII-PHY 13 kommuniziert.
Wenn keine Abschalt/Dreizustandsfähigkeit in der seriellen PHY 12 vorliegt,
ist es nötig,
die serielle PHY 12 auf eine bestimmte andere Weise von
der MAC 11 zu trennen, wenn Datentransaktionen mit der
MII-PHY 13 durchgeführt
werden.
-
3 zum
Beispiel zeigt einen Schalter 63, einen Schalter 67,
einen Schalter 58, einen Schalter 74 und einen
Schalter 78, die zur Trennung einer seriellen PHY ohne
eine Abschaltfähigkeit
von der MAC 11 verwendet werden. Leitungen 64 empfangen
Empfangsdaten RXD[0:3] von einem Vier-Bit-Empfangs-Datenausgang 133 der
MII-PHY 13. Der Schalter 63 wählt entweder RXD[0] von der
MII-PHY 13 auf einer Leitung 61 oder RXD von dem
Empfangsdatenausgang 123 der seriellen PHY 12 abhängig davon,
ob die MAC 11 mit der seriellen PHY 12 oder der
MII-PHY 13 kommuniziert, aus.
-
Der
Schalter 67 wählt
entweder ein Empfangstaktsignal von der seriellen PHY 12 auf
einer Empfangstakt- (RXCLK1-) Leitung 65 oder ein Empfangstaktsignal
von der MII-PHY 13 auf einer Empfangstakt- (RXCLK2-) Leitung 66 für das Empfangstaktsignal
auf einer Empfangstaktleitung 68 aus.
-
Leitungen 57 tragen
Steuerdaten für
physische Steuersignal-I/O-Leitungen 135 der
MII-PHY 13. Der Schalter 58 wählt entweder den Teilsatz physischer
Steuersignal-I/O-Leitungen 56 für die serielle PHY 12 oder den
entsprechenden Teilsatz physischer Steuersignal-I/O-Leitungen für die MII-PHY 13 abhängig davon,
ob die MAC 11 mit der seriellen PHY 12 oder der
MII-PHY 13 kommuniziert, aus.
-
Der
Schalter 74 wählt
entweder ein Sendetaktsignal von der seriellen PHY 12 auf
einer Sendetakt- (TXCLK1-) Leitung 72 oder ein Sendetaktsignal
von der MII-PHY 13 auf einer Sendetakt- (TXCLK2-) Leitung 73 für den Sendetakt
auf der Sendetaktleitung 75 aus.
-
Leitungen 77 tragen
Sendedaten TXD[0:3] zu einem Vier-Bit-Sende-Dateneingang 132 der
MII-PHY 13. Der Schalter 78 wählt entweder TXD[0] von der
MII-PHY 13 auf einer Leitung 79 oder TXD von dem
Sendedateneingang 122 der seriellen PHY 12 abhängig davon,
ob die MAC 11 mit der seriellen PHY 12 oder der MII-PHY 13 kommuniziert,
aus.
-
4 zeigt
eine Verbindungssteuerzustandsmaschine, die die MAC-Steuerung 30 steuert,
sowie die MII-PHY 13 und die serielle PHY 12.
Die Zustandsmaschine ist zum Beispiel als Firmware, die durch einen Zentralprozessor
ausgeführt
wird, implementiert. Alternativ ist die Verbindungssteuerzustandsmaschine
in Hardware innerhalb der MAC 11 implementiert. Nach einem
Eintreten in einen Prüfung-10/100T-Ver bindung-Zustand 81 wird
die serielle PHY 12 über
eine Abschaltsteuerleitung 16 (wie in 1 gezeigt)
oder eine vergleichbare Hardware (wie in 3 gezeigt)
getrennt. Die MAC-Steuerung 30 wird dann in einen Halbwort- bzw.
Nibble-Modus platziert. Die MII-PHY 13 (für entweder
10T oder 100T verwendet) wird dann ausgewählt und eine Auto-Verhandlung
wird freigegeben. Dies ermöglicht
es der MII-PHY 13, eine 10T- oder eine 100T-Verbindung über die
Schnittstelle 15 einzurichten. Ein Verbindungszeitgeber
wird dann gestartet, um die Verbindungszeit auf einen endlichen
Zeitraum einzuschränken.
-
Während des
Prüfung-10/100T-Verbindung-Zustands 81 wird
die MII-PHY 13 abgefragt, um zu bestimmen, ob eine Verbindung
eingerichtet wurde. Wenn eine Verbindung eingerichtet wurde (Verbindung/Auswahl
10/100T-Port), wird die Schnittstelle 15 ausgewählt und
ein Übergang
zu einem 10/100T-Betriebszustand 82 wird durchgeführt. Wenn
jedoch der Verbindungszeitgeber ausläuft (Verbindungszeitgrenze),
wird stattdessen ein Übergang
zu einem Prüfung-10Base2-Verbindung-Zustand 83 durchgeführt.
-
In
dem 10/100T-Betriebszustand 82 wird die 10/100T-Verbindung überwacht.
Wenn in dem 10/100T-Betriebszustand 82 die Verbindung verloren
geht (Verbindung verloren), wird in den 10Base2-Verbindung-Zustand 83 eingetreten.
-
Nach
einem Eintreten in den Prüfung-10Base2-Verbindung-Zustand 83 wird
die MII-PHY 13 über
die MII-Verwaltungsschnittstelle 136 getrennt. Die MAC-Steuerung 30 wird
dann in dem Seriellmodus platziert. Danach wird die serielle PHY 12 ausgewählt und
ein Testrahmen wird übertragen.
Der Testrahmen ist auf der MAC-Ebene selbst-adressiert, wodurch
sichergestellt wird, dass keine andere Netzvorrichtung diesen verarbeitet.
Der Testrahmen wird verwendet, um zu bestimmen, ob die Schnittstelle 14 (10Base2-Port)
mit einem 10Base2-Netz verbunden ist. Sobald der Testrahmen übertragen
wurde, wird der Status des Testrahmens geprüft. Wenn die Übertragung
erfolgreich war (d.h. der Testrahmen wurde gesendet), wird die Schnittstelle 14 ausgewählt und
ein Übergang
(Übertragung
OK/Auswahl 10Base2) zu einem 10Base2-Betriebszustand 84 wird durchgeführt. Wenn
jedoch ein Fehler bei der Rahmenübertragung
angetroffen wird, wird ein Übergang (Sendefehler)
zurück
zu dem Prüfung-10/100T-Verbindung-Zustand 81 durchgeführt. Die
Fehlerbedingung ist in diesem Fall übermäßige Kollisionen bei der Übertragung.
-
Da
10Base2-Netze einen Abschluss von 50 Ohm aufweisen müssen, trifft
ein 10Base2-Port, der nicht mit einem Netz verbunden ist, während einer Übertragung
auf Reflexionen. Diese Reflexionen bewirken, dass die MAC 11 glaubt,
dass gerade Kollisionen auf dem Netz anzutreffen sind. Nach einem
16maligen nicht erfolgreichen Übertragen
eines Rahmens gibt die MAC 11 auf und zeigt an, dass ein
Fehler einer übermäßigen Kollision
für den
Rahmen aufgetreten ist. Während
dies auf Grund starken Verkehrs auf dem Netz ein legitimer Fehler
sein könnte,
dauert dieser wahrscheinlich nicht an und ein aktives 10Base2-Port
würde ausgewählt werden.
-
In
dem 10Base2-Betriebszustand 84 wird die MII-PHY 13 periodisch
abgefragt, um zu bestimmen, ob eine Verbindung über eine Schnittstelle 15 (den
10/100T-Port) eingerichtet wurde. Wenn eine Verbindung eingerichtet
ist, tritt ein Übergang
zu dem Prüfung-10/100T-Verbindung-Zustand 81 auf.
Auf diese Weise wird einer Kommunikation unter Verwendung der MII-PHY 13 (d.h. über das
10/100T-Port) Priorität über eine
Kommunikation unter Verwendung der seriellen PHY 12 (d.h. über den
10Base2-Port) eingeräumt.
-
Die
vorangegangene Beschreibung offenbart und beschreibt lediglich exemplarische
Verfahren und Ausführungsbeispiele
der vorliegenden Erfindung. Wie für Fachleute auf diesem Gebiet
zu erkennen sein wird, könnte
die Erfindung in anderen spezifischen Formen ausgeführt sein,
ohne von der Wesensart oder wesentlichen Charakteristika derselben
abzuweichen. Folglich soll die Offenbarung der vorliegenden Er findung
darstellend, jedoch nicht einschränkend für den Schutzbereich der Erfindung
sein, die in den folgenden Ansprüchen
dargelegt ist.