DE69928603T2 - Medienzugriffssteuerung - Google Patents

Medienzugriffssteuerung Download PDF

Info

Publication number
DE69928603T2
DE69928603T2 DE69928603T DE69928603T DE69928603T2 DE 69928603 T2 DE69928603 T2 DE 69928603T2 DE 69928603 T DE69928603 T DE 69928603T DE 69928603 T DE69928603 T DE 69928603T DE 69928603 T2 DE69928603 T2 DE 69928603T2
Authority
DE
Germany
Prior art keywords
phy
mac
state
mii
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69928603T
Other languages
English (en)
Other versions
DE69928603D1 (de
Inventor
Eric Grass Valley McLaughlin
Mohammed Rocklin Bustany
Mark C. Auburn Lucas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Application granted granted Critical
Publication of DE69928603D1 publication Critical patent/DE69928603D1/de
Publication of DE69928603T2 publication Critical patent/DE69928603T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44Star or tree networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Medienzugriffssteuerung und Datenübertragung über ein Netz und bezieht sich insbesondere auf eine Verbindungssteuerzustandsmaschine zum Steuern einer Medienzugriffssteuerung, einer seriellen physischen Schichtvorrichtung und einer physischen medienunabhängigen Schnittstellenschichtvorrichtung.
  • Die IEEE 802.3-Spezifizierung wurde als ein Verfahren zum Senden von Informationen zwischen Computern und anderen Vorrichtungen erzeugt und angepasst. Die IEEE 802.3u-Spezifizierung erweiterte die Technologie für einen Netzbetrieb mit 100 Megabits pro Sekunde.
  • Innerhalb der IEEE 802.3-Spezifizierung umfasst eine physische Unterschicht (PHY; PHY = Physical Sublayer) eine physische Codierungsunterschicht (PCS; PCS = Physical Coding Sublayer), eine physische Medienzugriffs-(PMA-; PMA = Physical Media Access) Unterschicht und eine physische medienabhängige (PMD-; PMD = Physical Media Dependent) Unterschicht. Die PCS definiert, wie Daten codiert und decodiert werden, sowie wie die Trägerlese-(CS-; CS = Carrier Sense) und die Kollisionserfassungs-(CD-; CD = Collision Detection) Funktion arbeiten. Die PCS definiert außerdem die Schnittstelle zwischen höheren und niedrigeren Schichten in der Protokollspezifizierung. Die PMA definiert die Abbildung von Codebits, die Erzeugung eines Steuersignals (Verbindungs Status), die Erzeugung von Steuersignalen zu der PCS und eine Taktwiedergewinnung. Das Steuersignal (Verbindungs Status) zeigt die Verfügbarkeit der PMD an. Die Steuersignale zu der PCS zeigen Trägerlese-, Kollisionserfassungs- und physische Schichtfehler an. Die PMD definiert das Signalisierungsverfahren und Parameter für die verschiedenen physischen Parameter, die zum Adressieren der physischen Anforderungen der Verbindung nötig sind.
  • Die PHY ist allgemein auf einer zweckgebundenen integrierten Schaltung (Chip) platziert. Die PHY kommuniziert mit einer separaten integrierten Schaltung einer Medienzugriffssteuerung (MAC; MAC = Media Access Control). Die MAC liefert eine Schnittstelle zu einem Host-System.
  • Einige PHY-Chips schaffen eine Verbindbarkeit für 10Base2-Vorrichtungen. Ein PHY-Chip zum Beispiel, der eine Verbindbarkeit zu einer Anschlusseinheitsschnittstelle (AUI; RUI = Attachment Unit Interface) schafft (für 10Base2-Verbindbarkeit), ist als Teil LXT908 bei Level One Communications, Inc. mit einer Geschäftsadresse 9750 Goethe Road, Sacramento, CA 95827, verfügbar. PHYs, die eine 10Base2-Verbindbarkeit schaffen, sind üblicherweise schnittstellenmäßig mit einem seriellen MAC-Chip verbunden.
  • Seit Einführung der IEEE 802.3u-Spezifizierung liefern einige PHY-Chips eine Verbindbarkeit zu 10/100T-Netzen. Ein PHY-Chip zum Beispiel, der eine Verbindbarkeit zu 10/100-Megabit-Netzen liefert, ist als Teil LXT970 bei Level One Communications, Inc. erhältlich. Um einen MAC-Chip mit mehreren PHY-Chips zu verbinden, die eine Verbindbarkeit zu 10/100-Megabit-Netzen oder anderen Typen von Medien schaffen können, wurde ein medienunabhängiger Schnittstellen(MII-; MII = Media Independent Interface) Bus erzeugt. Ein PHY-Chip, der mit einem MII-Bus verbunden ist, sendet Daten an einen MAC-Chip und empfängt Daten von demselben in Vier-Bit-Gruppierungen (Halbwörtern bzw. Nibbles) von Daten. Für weitere Informationen über den Aufbau eines MII-Bus, siehe Kapitel 22 der IEEE 802.3u-Spezifizierung.
  • Im Allgemeinen ist es zur Bereitstellung von 10Base2 zusammen mit einer 10/100T-Verbindbarkeit nötig, zwei separate MACs zu verwenden. Seeq Technology Inc. mit einer Geschäftsadresse 47200 Bayside Pky, Fremont, CA 94538-6567 jedoch hat eine spezialisierte 10Base2-PHY entworfen, die mit einer MAC über einen MII-Bus kommunizieren kann. Diese Lösung erfordert jedoch die Verwendung einer spezialisierten 10Base2-PHY.
  • Eine Vorrichtung, die für die IEEE 802.3u optimiert ist, mit einer schnellen Ethernet-Schicht (100 BASE-T) ist in der WO-A-9811695 offenbart.
  • Gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung steuert eine Verbindungssteuerzustandsmaschine eine Medienzugriffssteuerung (MAC). Die MAC dient zur Verbindung zu sowohl einer seriellen physischen Unterschicht (seriellen PHY) als auch einer physikalischen medienunabhängigen Schnittstellenunterschicht (MII PHY). In einem ersten Zustand der Verbindungssteuerzustandsmaschine ist die serielle PHY von der MAC getrennt und der Verbindungsstatus der MII PHY wird geprüft. In einem zweiten Zustand führt die MAC eine Datenübertragung unter Verwendung der MII PHY durch und die serielle PHY bleibt von der MAC getrennt. In den zweiten Zustand wird von dem ersten Zustand eingetreten, wenn die Prüfung des Verbindungsstatus zeigt, dass eine Verbindung eingerichtet ist. In einem dritten Zustand ist die MII PHY von der MAC getrennt und ein Testrahmen wird unter Verwendung der seriellen PHY gesendet. In den dritten Zustand wird von dem ersten Zustand eingetreten, wenn eine Verbindungszeitbegrenzung vorliegt. In einem vierten Zustand führt die MAC eine Datenübertragung unter Verwendung der seriellen PHY durch. In den vierten Zustand wird von dem dritten Zustand eingetretenen, wenn der Testrahmen erfolgreich übertragen wurde.
  • Bei dem bevorzugten Ausführungsbeispiel ist, wenn die Verbindungssteuerzustandsmaschine in dem ersten Zustand ist, die serielle PHY von der MAC getrennt, die MII PHY ist ausgewählt, eine Auto-Verhandlung ist freigegeben und ein Zeitbegrenzungszeitgeber wird gestartet. Außerdem wird, wenn die Verbindungssteuerzustandsmaschine in dem zweiten Zustand ist, der Verbindungsstatus der MII PHY überwacht.
  • Ebenso geht bei dem bevorzugten Ausführungsbeispiel, wenn die Verbindungssteuerzustandsmaschine in dem zweiten Zustand ist und ein Verbindungsverlust vorliegt, die Verbindungssteuerzustandsmaschine in den dritten Zustand über. Wenn die Verbindungssteuerzustandsmaschine in dem dritten Zustand ist, wird, nachdem der Testrahmen gesendet wurde, ein Status des Testrahmens geprüft.
  • Wenn die Verbindungsüberwachungsvorrichtung in dem dritten Zustand ist, geht, wenn ein Übertragungsfehler vorliegt, der durch den Status des Testrahmens angezeigt wird, die Verbindungssteuerzustandsmaschine in den ersten Zustand über. Wenn die Verbindungssteuerzustandsmaschine in dem vierten Zustand ist, wird der Verbindungsstatus der MII PHY geprüft. Wenn eine Verbindung durch die MII PHY eingerichtet ist, geht die Verbindungssteuerzustandsmaschine in den ersten Zustand über.
  • Die vorliegende Erfindung reduziert die Kosten der Bereitstellung einer gleichzeitigen Unterstützung einer 10BaseT-, einer 100BaseT- und einer 10Base2-Verbindbarkeit. Eine einzelne Netzkarte mit nur einem MRC-Chip kann entworfen sein, um alle drei Verbindungsoptionen bereitzustellen. Jede MII-kompatible PHY kann gleichzeitig mit jeder seriellen PHY verbunden werden. Durch ein Verbinden zweier PHY-Chips mit einem einzelnen MAC-Chip ist es möglich, Raum einer gedruckter Schaltungsplatine einzusparen und einen Leistungsverbrauch zu bewahren. Da die vorliegende Erfindung eine Kompatibilität mit jeder seriellen PHY ermöglicht, erlaubt die vorliegende Erfindung die Verwendung jeder 10Base2-PHY mit wettbewerbsfähigem Preis.
  • 1 ist ein vereinfachtes Blockdiagramm, das die integrierte Schaltung einer Medienzugriffssteuerung (MAC), die mit einer physischen Unterschicht (PHY) durch einen medienunabhängigen Schnittstellen-(MII-)Bus verbunden ist und mit einer weiteren PHY durch eine serielle Schnittstelle, ge mäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • 2 ist ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb der integrierten Schaltung der Medienzugriffssteuerung aus 1 gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • 3 ist ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb der integrierten Schaltung der Medienzugriffssteuerung aus 1 gemäß einem alternativen Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • 4 ist ein vereinfachtes Blockdiagramm, das eine Zustandsmaschine für eine MAC-Steuerlogik gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • 1 ist ein vereinfachtes Blockdiagramm, das die integrierte Schaltung 11 einer Medienzugriffssteuerung (MAC), die mit einer seriellen physischen Unterschicht (seriellen PHY) 12 und mit einer physischen medienunabhängigen Schnittstellenunterschicht (MII-PHY) 13 verbunden ist. Die serielle PHY 12 ist ein PHY-Chip, der eine Verbindbarkeit zu einer Anschlusseinheitsschnittstelle (AUI) 14 schafft (d.h. 10Base2-Port). Die PHY 12 ist zum Beispiel eine PHY LXT908, erhältlich bei Level One Communications, Inc. Alternativ ist die serielle PHY 12 eine serielle PHX, die bei einem einer Anzahl anderer Verkäufer erhältlich ist.
  • Die serielle PHY 12 umfasst einen Abschalten-Eingang 121, einen Sendedateneingang 122, einen Empfangsdatenausgang 123, einen Empfangstakt/Sendetakt 124 und physische Steuersignal-Eingangs/Ausgangs-(I/O-)Leitungen 125.
  • Die MII-PHY 13 ist ein PHY-Chip, der eine Verbindbarkeit für eine Schnittstelle 15 schafft, die ein 10T-, ein 100T- oder ein anderes 10/100-Megabit-Netz ist. Die MII-PHY 13 ist zum Beispiel eine PHY LXT970, erhältlich bei Level One Communications, Inc. Alternativ ist die MII-PHY 13 eine MII-PHY, die bei einem einer Anzahl weiterer Verkäufer erhältlich ist.
  • Die MII-PHY 13 umfasst einen Vier-Bit-Sende-Dateneingang 132, einen Vier-Bit-Empfangs-Datenausgang 133, einen Empfangstakt/Sendetakt 134, physische Steuersignal-I/O-Leitungen 135 und einen MII-Verwaltungsport 136.
  • Die MAC 11 umfasst einen seriellen Abschaltausgang 111, einen Vier-Bit-Sende-Datenausgang 112, einen Vier-Bit-Empfangs-Dateneingang 113, einen Empfangstakt/Sendetakt 114, einen physischen Steuersignal-Eingang/Ausgang(-I/O) 115 und einen MII-Verwaltungsport 116.
  • Der serielle Abschaltausgang 111 der MAC 11 ist durch eine Leitung 16 mit dem Abschalteingang 121 der seriellen PHY 12 verbunden. Der Vier-Bit-Sende-Datenausgang 112 der MAC 11 ist durch Leitungen 17 mit dem Vier-Bit-Sende-Dateneingang 132 der MII-PHY 13 verbunden. Eine einzelne Leitung 22 (TXD[0]) von Leitungen 17 ist abgespalten und mit dem Sendedateneingang 122 der seriellen PHY 12 verbunden.
  • Der Vier-Bit-Empfangs-Dateneingang 113 der MAC 11 ist durch Leitungen 18 mit dem Vier-Bit-Empfangs-Datenausgang 133 der MII-PHY 13 verbunden. Eine einzelne Leitung 23 (RXD[0]) von Leitungen 18 ist abgespalten und mit dem Empfangsdatenausgang 123 der seriellen PHY 12 verbunden. Der Empfangstakt/Sendetakt 114 der MAC 11 ist durch Leitungen 19 mit dem Empfangstakt/Sendetakt 124 der seriellen PHY 12 und mit dem Empfangstakt/Sendetakt 134 der MII-PHY 13 verbunden.
  • Die physischen Steuersignal-I/O-Leitungen 115 der MAC 11 sind durch Leitungen 20 mit physischen Steuersignal-I/O- Leitungen 135 der MII-PHY 13 verbunden. Ein Teilsatz der Leitungen 24 von Leitungen 20 wird verwendet, um einen Teilsatz der physischen Steuersignal-I/O-Leitungen 115 der MAC 11 mit den physischen Steuersignal-I/O-Leitungen 125 der seriellen PHY 12 zu verbinden. Der MII-Verwaltungsport 116 der MAC 11 ist durch eine Leitung 21 mit dem MII-Verwaltungsport 136 der MII-PHY 13 verbunden.
  • Im Wesentlichen legt die MAC 11 dann eine MII-Schnittstelle für die MII-PHY 13 vor. Unter Verwendung eines Teilsatzes der MII-Schnittstelle legt die MAC 11 eine serielle Schnittstelle für die serielle PHY 12 vor.
  • Tabelle 1 unten legt die MII-Signale dar und zeigt, welche der MII-Signale mit der seriellen PHY 12 verbunden sind und durch dieselbe verwendet werden. Tabelle 1
    MII-Signale Serielle PHY-Signale
    MDIO Nicht Verbunden
    MDC Nicht Verbunden
    RXD[3] Nicht Verbunden
    RXD[2] Nicht Verbunden
    RXD[1] Nicht Verbunden
    RXD[0] RXD
    RX_DV Nicht Verbunden
    RX_CLK RXCLK
    RX_ER Nicht Verbunden
    TX_ER Verbunden Nicht
    TX_CLK TXCLK
    TX_EN TXEN
    TXD[0] TXD
    TXD[1] Verbunden Nicht
    TXD[2] Verbunden Nicht
    TXD[3] Verbunden Nicht
    COL COL
    CRS CD
  • 2 ist ein vereinfachtes Blockdiagramm, das eine Schnittstelle innerhalb der integrierten MAC-Schaltung 11 zeigt. Um eine Verbindung der seriellen PHY 12 mit der MII-Schnittstelle, die durch die MAC 11 vorgelegt wird, zu ermöglichen, muss die MAC 11 in der Lage sein, die serielle PHY 12 von dem MII-Bus zu trennen. Die MAC 11 muss außerdem in der Lage sein, unterschiedliche Taktgeschwindigkeiten und unterschiedliche Datenbreiten zu handhaben.
  • Wie durch 2 gezeigt ist, sind innerhalb der MAC 11 die Empfangs- und Sendekanäle in unterschiedliche Abschnitte unterteilt. Auf dem Empfangspfad werden Daten in ein Empfangsschieberegister 40 empfangen. RXCLK auf einer Leitung 32 wird verwendet, um das Empfangsschieberegister 40 zu takten. Durch eine Steuerleitung 33 steuert die MAC-Steuerung 30 das Empfangsschieberegister 40. Wenn Daten von der seriellen PHY 12 empfangen werden, taktet jedes Taktsignal ein Bit Daten in das Empfangsschieberegister 40. Wenn Daten von der MII-PHY 13 empfangen werden, taktet jedes Taktsignal vier Bits Daten in das Empfangsschieberegister 40. Wenn das Empfangsschieberegister 40 ein vollständiges Byte Daten empfangen hat, leitet ein Gate 36 das Byte Daten in einen Datenpfad 35 der MAC 11 zur weiteren Verarbeitung weiter.
  • Auf dem Sendepfad werden acht Bits Daten von einem Datenpfad 37 der MAC 11 in ein Sendeschieberegister 39 über ein Gate 38, das durch eine MAC-Steuerung 30 gesteuert wird, empfangen. TXCLK auf einer Leitung 31 wird verwendet, um das Sendeschieberegister 39 zu takten. Durch eine Steuerleitung 34 steuert die MAC-Steuerung 30 das Sendeschieberegister 39. Wenn Daten an die serielle PHY 12 gesendet werden, taktet jedes Taktsignal ein Bit Daten aus dem Sendeschieberegister 39 heraus. Wenn Daten an die MII-PHY 13 gesendet werden, taktet jedes Taktsignal vier Bits Daten aus dem Sendeschieberegister 39 heraus.
  • Wenn in dem Seriellmodus gearbeitet wird, arbeiten TXCLK und RXCLK bei 10 MHz. Wenn in dem MII-Modus gearbeitet wird, arbeiten TXCLK und RXCLK bei 2,5 MHz (für 10T-Verbindungen) oder 25 MHz (für 100T-Verbindungen).
  • Die MAC-Steuerung 30 steuert den Modus, in dem die MAC 11 arbeitet. Die MAC-Steuerung 30 nutzt den Abschalten-Eingang 121 der seriellen PHY 12, um die serielle PHY 12 von dem MII-Bus zu trennen, wenn die MAC 11 mit der MII-PHY 13 kommuniziert. Wenn keine Abschalt/Dreizustandsfähigkeit in der seriellen PHY 12 vorliegt, ist es nötig, die serielle PHY 12 auf eine bestimmte andere Weise von der MAC 11 zu trennen, wenn Datentransaktionen mit der MII-PHY 13 durchgeführt werden.
  • 3 zum Beispiel zeigt einen Schalter 63, einen Schalter 67, einen Schalter 58, einen Schalter 74 und einen Schalter 78, die zur Trennung einer seriellen PHY ohne eine Abschaltfähigkeit von der MAC 11 verwendet werden. Leitungen 64 empfangen Empfangsdaten RXD[0:3] von einem Vier-Bit-Empfangs-Datenausgang 133 der MII-PHY 13. Der Schalter 63 wählt entweder RXD[0] von der MII-PHY 13 auf einer Leitung 61 oder RXD von dem Empfangsdatenausgang 123 der seriellen PHY 12 abhängig davon, ob die MAC 11 mit der seriellen PHY 12 oder der MII-PHY 13 kommuniziert, aus.
  • Der Schalter 67 wählt entweder ein Empfangstaktsignal von der seriellen PHY 12 auf einer Empfangstakt-(RXCLK1-)Leitung 65 oder ein Empfangstaktsignal von der MII-PHY 13 auf einer Empfangstakt-(RXCLK2-)Leitung 66 für das Empfangstaktsignal auf einer Empfangstaktleitung 68 aus.
  • Leitungen 57 tragen Steuerdaten für physische Steuersignal-I/O-Leitungen 135 der MII-PHY 13. Der Schalter 58 wählt entweder den Teilsatz physischer Steuersignal-I/O-Leitungen 56 für die serielle PHY 12 oder den entsprechenden Teilsatz physischer Steuersignal-I/O-Leitungen für die MII-PHY 13 abhängig davon, ob die MAC 11 mit der seriellen PHY 12 oder der MII-PHY 13 kommuniziert, aus.
  • Der Schalter 74 wählt entweder ein Sendetaktsignal von der seriellen PHY 12 auf einer Sendetakt-(TXCLK1-)Leitung 72 oder ein Sendetaktsignal von der MII-PHY 13 auf einer Sendetakt-(TXCLK2-)Leitung 73 für den Sendetakt auf der Sendetaktleitung 75 aus.
  • Leitungen 77 tragen Sendedaten TXD[0:3] zu einem Vier-Bit-Sende-Dateneingang 132 der MII-PHY 13. Der Schalter 78 wählt entweder TXD[0] von der MII-PHY 13 auf einer Leitung 79 oder TXD von dem Sendedateneingang 122 der seriellen PHY 12 abhängig davon, ob die MAC 11 mit der seriellen PHY 12 oder der MII-PHY 13 kommuniziert, aus.
  • 4 zeigt eine Verbindungssteuerzustandsmaschine, die die MAC-Steuerung 30 steuert, sowie die MII-PHY 13 und die serielle PHY 12. Die Zustandsmaschine ist zum Beispiel als Firmware, die durch einen Zentralprozessor ausgeführt wird, implementiert. Alternativ ist die Verbindungssteuerzustandsmaschine in Hardware innerhalb der MAC 11 implementiert. Nach einem Eintreten in einen Prüfung-10/100T-Verbindung-Zustand 81 wird die serielle PHY 12 über eine Abschaltsteuerleitung 16 (wie in 1 gezeigt) oder eine vergleichbare Hardware (wie in 3 gezeigt) getrennt. Die MAC-Steuerung 30 wird dann in einen Halbwort- bzw. Nibble-Modus platziert. Die MII-PHY 13 (für entweder 10T oder 100T verwendet) wird dann ausgewählt und eine Auto-Verhandlung wird freigegeben. Dies ermöglicht es der MII-PHY 13, eine 10T- oder eine 100T-Verbindung über die Schnittstelle 15 einzurichten. Ein Verbindungszeitgeber wird dann gestartet, um die Verbindungszeit auf einen endlichen Zeitraum einzuschränken.
  • Während des Prüfung-10/100T-Verbindung-Zustands 81 wird die MII-PHY 13 abgefragt, um zu bestimmen, ob eine Verbindung eingerichtet wurde. Wenn eine Verbindung eingerichtet wurde (Verbindung/Auswahl 10/100T-Port), wird die Schnittstelle 15 ausgewählt und ein Übergang zu einem 10/100T-Betriebszustand 82 wird durchgeführt. Wenn jedoch der Verbindungs zeitgeber ausläuft (Verbindungszeitgrenze), wird stattdessen ein Übergang zu einem Prüfung-10Base2-Verbindung-Zustand 83 durchgeführt.
  • In dem 10/100T-Betriebszustand 82 wird die 10/100T-Verbindung überwacht. Wenn in dem 10/100T-Betriebszustand 82 die Verbindung verloren geht (Verbindung verloren), wird in den 10Base2-Verbindung-Zustand 83 eingetreten.
  • Nach einem Eintreten in den Prüfung-10Base2-Verbindung-Zustand 83 wird die MII-PHY 13 über die MII-Verwaltungsschnittstelle 136 getrennt. Die MAC-Steuerung 30 wird dann in dem Seriellmodus platziert. Danach wird die serielle PHY 12 ausgewählt und ein Testrahmen wird übertragen. Der Testrahmen ist auf der MAC-Ebene selbst-adressiert, wodurch sichergestellt wird, dass keine andere Netzvorrichtung diesen verarbeitet. Der Testrahmen wird verwendet, um zu bestimmen, ob die Schnittstelle 14 (10Base2-Port) mit einem 10Base2-Netz verbunden ist. Sobald der Testrahmen übertragen wurde, wird der Status des Testrahmens geprüft. Wenn die Übertragung erfolgreich war (d.h. der Testrahmen wurde gesendet), wird die Schnittstelle 14 ausgewählt und ein Übergang (Übertragung OK/Auswahl 10Base2) zu einem 10Base2-Betriebszustand 84 wird durchgeführt. Wenn jedoch ein Fehler bei der Rahmenübertragung angetroffen wird, wird ein Übergang (Sendefehler) zurück zu dem Prüfung-10/100T-Verbindung-Zustand 81 durchgeführt. Die Fehlerbedingung ist in diesem Fall übermäßige Kollisionen bei der Übertragung.
  • Da 10Base2-Netze einen Abschluss von 50 Ohm aufweisen müssen, trifft ein 10Base2-Port, der nicht mit einem Netz verbunden ist, während einer Übertragung auf Reflexionen. Diese Reflexionen bewirken, dass die MAC 11 glaubt, dass gerade Kollisionen auf dem Netz anzutreffen sind. Nach einem 16maligen nicht erfolgreichen Übertragen eines Rahmens gibt die MAC 11 auf und zeigt an, dass ein Fehler einer übermäßigen Kollision für den Rahmen aufgetreten ist. Während dies auf Grund starken Verkehrs auf dem Netz ein legitimer Fehler sein könnte, dauert dieser wahrscheinlich nicht an und ein aktives 10Base2-Port würde ausgewählt werden.
  • In dem 10Base2-Betriebszustand 84 wird die MII-PHY 13 periodisch abgefragt, um zu bestimmen, ob eine Verbindung über eine Schnittstelle 15 (den 10/100T-Port) eingerichtet wurde. Wenn eine Verbindung eingerichtet ist, tritt ein Übergang zu dem Prüfung-10/100T-Verbindung-Zustand 81 auf. Auf diese Weise wird einer Kommunikation unter Verwendung der MII-PHY 13 (d.h. über das 10/100T-Port) Priorität über eine Kommunikation unter Verwendung der seriellen PHY 12 (d.h. über den 10Base2-Port) eingeräumt.
  • Die vorangegangene Beschreibung offenbart und beschreibt lediglich exemplarische Verfahren und Ausführungsbeispiele der vorliegenden Erfindung. Wie für Fachleute auf diesem Gebiet zu erkennen sein wird, könnte die Erfindung in anderen spezifischen Formen ausgeführt sein, ohne von wesentlichen Charakteristika derselben abzuweichen. Folglich soll die Offenbarung der vorliegenden Erfindung darstellend, jedoch nicht einschränkend für den Schutzbereich der Erfindung sein, die in den folgenden Ansprüchen dargelegt ist.

Claims (10)

  1. Eine Verbindungssteuerzustandsmaschine zum Steuern einer Medienzugriffssteuerung, MAC (11), einer seriellen physischen Unterschicht, seriellen PHY (12), und einer physischen medienunabhängigen Schnittstellenunterschicht, MII PHY (13), wobei die Verbindungssteuerzustandsmaschine folgende Merkmale aufweist: eine Einrichtung, die angepasst ist, um einen ersten Zustand (81) bereitzustellen, in dem ein Verbindungsstatus der MII PHY (13) geprüft wird; eine Einrichtung, die angepasst ist, um einen zweiten Zustand (82) bereitzustellen, in dem die MAC (11) eine Datenübertragung unter Verwendung der MII PHY (13) durchführt und in dem die serielle PHY (12) von der MAC (11) getrennt ist, wobei in den zweiten Zustand (82) von dem ersten Zustand (81) eingetreten wird, wenn die Prüfung des Verbindungsstatus zeigt, dass eine Verbindung eingerichtet ist; eine Einrichtung, die angepasst ist, um einen dritten Zustand (83) bereitzustellen, in dem die MII PHY (13) von der MAC (11) getrennt ist und in dem ein Testrahmen unter Verwendung der seriellen PHY (12) gesendet wird, wobei in den dritten Zustand (83) von dem ersten Zustand (81) eingetreten wird, wenn eine Verbindungszeitbegrenzung vorliegt; und eine Einrichtung, die angepasst ist, um einen vierten Zustand (84) bereitzustellen, in dem die MAC (11) eine Datenübertragung unter Verwendung der seriellen PHY (12) durchführt, wobei in den vierten Zustand (84) von dem dritten Zustand (83) eingetreten wird, wenn der Testrahmen erfolgreich übertragen ist.
  2. Eine Verbindungssteuerzustandsmaschine gemäß Anspruch 1, bei der in dem ersten Zustand (81) die serielle PHY (12) von der MAC (11) getrennt ist, die MAC (11) in einem Halbwortmodus platziert ist, die MII PHY (13) ausgewählt ist, eine Auto-Verhandlung freigegeben ist und ein Zeitbegrenzungszeitgeber gestartet ist.
  3. Eine Verbindungssteuerzustandsmaschine gemäß Anspruch 1, bei der in dem zweiten Zustand (82) ein Verbindungsstatus der MII PHY (13) überwacht wird und die Verbindungssteuerzustandsmaschine, wenn ein Verbindungsverlust vorliegt, in den dritten Zustand (83) übergeht.
  4. Eine Verbindungssteuerzustandsmaschine gemäß Anspruch 1, bei der in dem dritten Zustand (83) ein Status des Testrahmens, nachdem der Testrahmen gesendet wurde, geprüft wird.
  5. Eine Verbindungssteuerzustandsmaschine gemäß Anspruch 4, bei der in dem dritten Zustand (83) die Verbindungssteuerzustandsmaschine, wenn ein Übertragungsfehler vorliegt, der durch den Status des Testrahmens angezeigt wird, in den ersten Zustand (81) übergeht.
  6. Eine Verbindungssteuerzustandsmaschine gemäß Anspruch 1, bei der in dem vierten Zustand (84) ein Verbindungsstatus der MII PHY (13) geprüft wird.
  7. Eine Verbindungssteuerzustandsmaschine gemäß Anspruch 6, bei der in dem vierten Zustand (84) die Verbindungssteuerzustandsmaschine, wenn eine Verbindung durch die MII PHY (13) eingerichtet ist, in den ersten Zustand (81) übergeht.
  8. Ein Verfahren zum Steuern einer Medienzugriffssteuerung, MAC (11), einer seriellen physischen Unterschicht, seriellen PHY (12), und einer physischen medienunabhängigen Schnittstellenunterschicht, MII PHY (13), wobei das Verfahren folgende Schritte aufweist: (a) Prüfen eines Verbindungsstatus der MII PHY (13); (b) wenn bei Schritt (a) die Prüfung des Verbindungsstatus zeigt, dass eine Verbindung eingerichtet ist, Durchführen von Datenübertragungen unter Verwendung der MII PHY (13) und Trennen der seriellen PHY (12) von der MAC (11); (c) wenn bei Schritt (a) eine Verbindungszeitbegrenzung vorliegt, Trennen der MII PHY (13) von der MAC (11) und Senden eines Testrahmens unter Verwendung der seriellen PHY (12); und (d) wenn bei Schritt (c) der Testrahmen erfolgreich übertragen wird, Durchführen einer Datenübertragung unter Verwendung der seriellen PHY (12).
  9. Ein Verfahren gemäß Anspruch 8, bei dem Schritt (a) die folgenden Teilschritte umfasst: (a.1) Trennen der seriellen PHY (12) von der MAC (11); (a.2) Platzieren der MAC (11) in einen Halbwortmodus; (a.3) Auswählen der MII PHY (13); (a.4) Freigeben einer Auto-Verhandlung; und (a.5) Starten eines Zeitbegrenzungszeitgebers.
  10. Ein Verfahren gemäß Anspruch 8, bei dem Schritt (c) die folgenden Teilschritte umfasst: (c.1) Trennen der MII PHY (13) von der MAC (11); (c.2) Platzieren der MAC (11) in einen Seriell-Bit-Modus; (c.3) Auswählen der seriellen PHY (12); (c.4) Senden eines Testrahmens; und (c.5) nachdem der Testrahmen gesendet wurde, Prüfen eines Status des Testrahmens.
DE69928603T 1998-04-21 1999-04-08 Medienzugriffssteuerung Expired - Lifetime DE69928603T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63723 1998-04-21
US09/063,723 US6269104B1 (en) 1998-04-21 1998-04-21 Link control state machine for controlling a media access controller, a serial physical layer device and a media independent interface physical layer device

Publications (2)

Publication Number Publication Date
DE69928603D1 DE69928603D1 (de) 2006-01-05
DE69928603T2 true DE69928603T2 (de) 2006-07-13

Family

ID=22051065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69928603T Expired - Lifetime DE69928603T2 (de) 1998-04-21 1999-04-08 Medienzugriffssteuerung

Country Status (4)

Country Link
US (1) US6269104B1 (de)
EP (1) EP0967758B1 (de)
JP (1) JP3745162B2 (de)
DE (1) DE69928603T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662234B2 (en) * 1998-03-26 2003-12-09 National Semiconductor Corporation Transmitting data from a host computer in a reduced power state by an isolation block that disconnects the media access control layer from the physical layer
US6430695B1 (en) * 1998-04-17 2002-08-06 Advanced Micro Devices, Inc. Network transceiver having circuitry for referencing transmit data to a selected input clock
US6529961B1 (en) * 1998-04-17 2003-03-04 Advanced Micro Devices, Inc. Network transceiver having media independent interface operable in a general purpose serial interface mode
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US6421735B1 (en) * 1998-10-30 2002-07-16 Advanced Micro Devices, Inc. Apparatus and method for automatically selecting a network port for a home network station
US6795881B1 (en) 1999-12-23 2004-09-21 Intel Corporation Physical layer and data link interface with ethernet pre-negotiation
US7257079B1 (en) 1999-12-23 2007-08-14 Intel Corporation Physical layer and data link interface with adaptive speed
US6718417B1 (en) * 1999-12-23 2004-04-06 Intel Corporation Physical layer and data link interface with flexible bus width
US6782001B1 (en) 1999-12-23 2004-08-24 Intel Corporation Physical layer and data link interface with reset/sync sharing
JP4449141B2 (ja) * 2000-02-22 2010-04-14 ソニー株式会社 電源制御装置、電源制御システム
US6618814B1 (en) * 2000-03-30 2003-09-09 Intel Corporation System for conserving power by ceasing at least one clock signal from PHY layer to MAC layer in network adapter if signal from cable is not detected
US6937571B1 (en) * 2000-06-19 2005-08-30 Advanced Micro Devices, Inc. Method of testing a network device through a medium independent interface (MII)
KR100389922B1 (ko) * 2001-01-15 2003-07-04 삼성전자주식회사 1000베이스-t 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치
US6909725B1 (en) * 2001-03-23 2005-06-21 Advanced Micro Devices, Inc. Implementation of HPNA 2.0 network states in hardware
US20020188790A1 (en) * 2001-04-11 2002-12-12 Kyuho Park Apparatus for converting 8-line/4-line ethernet into 2-line ethernet
US7072351B1 (en) * 2001-06-26 2006-07-04 Advanced Micro Devices, Inc. Collision recovery interface support in a home phoneline networking alliance media access controller (HPNA MAC) operating in accordance with at least two different data rate standards
US20030061341A1 (en) * 2001-09-26 2003-03-27 Infineon Technologies North America Corp. Media cross conversion interface
US20040004974A1 (en) * 2002-07-02 2004-01-08 Harand Gaspar Method and system for optimizing the design of a network controller
US6906426B2 (en) * 2002-08-07 2005-06-14 Broadcom Corporation Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters
KR100532779B1 (ko) * 2002-12-27 2005-12-02 엘지전자 주식회사 이더넷 정합 장비에서의 링크 이중화 장치 및 방법
US7532605B2 (en) * 2003-01-07 2009-05-12 Hewlett-Packard Development Company, L.P. MAC-PHY interfacing for wireless devices
CN1322715C (zh) * 2003-03-20 2007-06-20 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
US7668194B2 (en) * 2004-05-21 2010-02-23 Intel Corporation Dual speed interface between media access control unit and physical unit
US8194548B2 (en) * 2007-12-17 2012-06-05 Broadcom Corporation Method and system for duty cycling portions of a network device based on aggregate throughput of the device
CN102907061B (zh) * 2010-06-01 2015-09-09 惠普发展公司,有限责任合伙企业 一种用于处理数据的系统和方法
TWI466519B (zh) * 2010-11-29 2014-12-21 Realtek Semiconductor Corp 網路裝置及網路連線方法
US9319348B2 (en) 2011-05-24 2016-04-19 Cisco Technology, Inc. Octal serial gigabit media-independent interface

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541957A (en) * 1994-06-15 1996-07-30 National Semiconductor Corporation Apparatus for transmitting and/or receiving data at different data transfer rates especially in applications such as dual-rate ethernet local-area networks
US5784573A (en) * 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5754540A (en) * 1995-07-18 1998-05-19 Macronix International Co., Ltd. Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections
US6704296B1 (en) * 1996-09-16 2004-03-09 Advanced Micro Devices, Inc. Optimized MII for 802.3u (100 BASE-T) fast ethernet PHYs
US6067585A (en) * 1997-06-23 2000-05-23 Compaq Computer Corporation Adaptive interface controller that can operate with segments of different protocol and transmission rates in a single integrated device
US6044087A (en) * 1997-06-30 2000-03-28 Sun Microsystems, Inc. Interface for a highly integrated ethernet network element
US5991303A (en) * 1997-07-28 1999-11-23 Conexant Systems, Inc. Multi-rate switching physical device for a mixed communication rate ethernet repeater
US6055241A (en) * 1997-11-13 2000-04-25 Cypress Semiconductor Corp. Architecture for a dual segment dual speed repeater
US6047001A (en) * 1997-12-18 2000-04-04 Advanced Micro Devices, Inc. Apparatus and method in a network interface device for storing a data frame and corresponding tracking information in a buffer memory

Also Published As

Publication number Publication date
EP0967758B1 (de) 2005-11-30
JP3745162B2 (ja) 2006-02-15
US6269104B1 (en) 2001-07-31
JPH11355385A (ja) 1999-12-24
EP0967758A2 (de) 1999-12-29
DE69928603D1 (de) 2006-01-05
EP0967758A3 (de) 2002-06-19

Similar Documents

Publication Publication Date Title
DE69928603T2 (de) Medienzugriffssteuerung
DE69829840T2 (de) Medienzugriffskontroller und Medienunabhängige Schnittstelle(MII) zum Verbinden an eine physikalische Schicht Vorrichtung
DE69636547T2 (de) Integrierter Repeater
DE60222191T2 (de) Übermittlung von Transaktionstypen zwischen Agenten eines Computersystems unter Verwendung von Paketköpfen mit erweitertem Typen-/erweitertem Längenfeld
DE69929399T2 (de) Verfahren und Gerät zur automatischen Änderung der Verbindungsgeschwindigkeit in einem Netz-Repeater
DE3043894C2 (de)
DE69636382T2 (de) Vollduplexflusssteuerung für Ethernet-Netze
DE69836426T2 (de) Steuergerät für einen universellen seriellen Bus
DE69922690T2 (de) Fehlertolerante netze
DE69932400T2 (de) Steuerungsvorrichtung für einen Portverwalter zur Verbindung von verschiedenen Funktionsmodulen
DE112006001643B4 (de) Verfahren und Vorrichtung zum Aushandeln von Punkt-zu-Punkt-Verbindungen
DE602004004942T2 (de) Virtuelle Netzwerkadressen
DE60035882T2 (de) Protokoll einer zerteilten transaktion für ein bussystem
DE112004002503B4 (de) Serielle Ethernet Gerät-zu-Gerät-Verbindung
DE69636444T2 (de) Protokollunabhängige, anpassungsfähige Netzwerkschnittstelle
DE602004012633T2 (de) Vorrichtung und Verfahren zur Integration von Mehrserverplattformen
DE60303026T2 (de) System, verfahren und produkt zur verwaltung des datenverkehrs in einem netzwerk
DE69233664T2 (de) Schnittstelle eines sender-empfängers
DE69728515T2 (de) Umkehrbare, medienunabhängige Schnittstellenschaltung
DE10360190A1 (de) Vorrichtung für die Erfassung von Verbindungsfehlern auf der Backplane des hochverfügbaren Ethernet
DE69725174T2 (de) Verfahren und vorrichtung zur unterstützung von mehrfach-protokollen in einem netz
DE102017120447A1 (de) Halbleitervorrichtung, Verfahren zum Betreiben der Halbleitervorrichtung und ein System, das diese beinhaltet
DE112008001727T5 (de) Endpunkt-zu-Endpunkt-Flusskontrolle in einem Netzwerk
DE4121446A1 (de) Terminal-server-architektur
DE102008049018A1 (de) Filtern und Routen in einer Management Component Transport Protocol-Zwischenverbindung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8364 No opposition during term of opposition