DE69833708T2 - Kommunikationsverfahren für eine medienunabhängige Schnittstelle (MII) für ein hochintegriertes Ethernet-Netzelement - Google Patents

Kommunikationsverfahren für eine medienunabhängige Schnittstelle (MII) für ein hochintegriertes Ethernet-Netzelement Download PDF

Info

Publication number
DE69833708T2
DE69833708T2 DE69833708T DE69833708T DE69833708T2 DE 69833708 T2 DE69833708 T2 DE 69833708T2 DE 69833708 T DE69833708 T DE 69833708T DE 69833708 T DE69833708 T DE 69833708T DE 69833708 T2 DE69833708 T2 DE 69833708T2
Authority
DE
Germany
Prior art keywords
mii
group
phy
signals
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69833708T
Other languages
English (en)
Other versions
DE69833708D1 (de
Inventor
Shimon Muller
Curt Los Altos California Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of DE69833708D1 publication Critical patent/DE69833708D1/de
Publication of DE69833708T2 publication Critical patent/DE69833708T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H04L49/352—Gigabit ethernet switching [GBPS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine verbesserte Datenkommunikationsschnittstelle. Genauer betreffen das System und das Verfahren der vorliegenden Erfindung eine verbesserte medienunabhängige Schnittstelle zur Verbindung zwischen den Komponenten der physikalischen Schicht und den Medienzugriffssteuerungen.
  • 3. STAND DER TECHNIK
  • Der Arbeitsstandard 802.3u (1995) des Institute of Electrical and Electronic Engineers (IEEE) definiert eine medienunabhängige Schnittstelle (MII) zur interoperablen Verbindung zwischen den Komponenten der physikalischen Schicht (PHYs) und Medienzugriffssteuerungen (MACs) in Netzwerkvorrichtungen, die mit IEEE 802.3 kompatibel sind. Die MII sorgt für insgesamt achtzehn Verbindungssignale und ein großzügiges Zeitgabebudget, das eine verhältnismäßig unkomplizierte Ausführung der MII in zahlreichen Vorrichtungen gestattet. Im Kontext des Implementierens eines hochintegrierten Ethernet-Netzwerkelements (z.B. Switch oder Zwischenverstärker) ist eine der Hauptangelegenheiten, mit der sich die Implementierer befassen müssen, die Fähigkeit, im Netzwerkelement die gewünschte Portdichte zu erreichen. Häufig wird dieser Gesichtspunkt der Gestaltung durch die benötigte Kontaktstiftanzahl der integrierten Schaltung (IC) beschränkt.
  • Aufgrund von bedeutenden Fortschritten in der Siliziumtechnologie in den letzten Jahren werden die durch den IEEE-Standard 802.3u bereitgestellten großzügigen Zeitgabebudgets nicht länger benötigt, um eine kostenwirksame Netzwerkvorrichtungsimplementierung zu erreichen. Daher ist es wünschenswert, die MMI-Definition zu optimieren, um die Kontaktstiftanzahl pro Verbindung zu verringern, während nach wie vor eine Tätigkeit in einem wirtschaftlichen Zeitgabebudget erfolgt. Dies ist in einem hochintegrierten Ethernet-Netzwerkelement, das eine Vielzahl von Ports beinhaltet, besonders nützlich.
  • In WO 97/04547 stellt ein 100BASE-T entsprechender Mehrport-Zwischenverstärker mit integrierten Schaltungen eine oder mehrere mediumunabhängige Schnittstellen (MIIs) bereit. Die Mehrport-Zwischenverstärkervorrichtung verteilt Status-, Konfigurations- und Steuerverwaltungsfunktion der MII auf mehrere physikalische Ports.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Ein erster Aspekt der Erfindung stellt ein Verfahren nach Anspruch 1 der angefügten Ansprüche bereit.
  • Ein zweiter Aspekt der Erfindung stellt ein Verfahren nach Anspruch 4 der angefügten Ansprüche bereit.
  • Die vorliegende Erfindung stellt eine medienunabhängige Schnittstelle (MII) auf einer hochintegrierten Netzwerkkomponente bereit, indem die MII-Schnittstelle mit einem niedrigeren Kontaktstiftzählwert implementiert wird, während das Zeitgabebudget reduziert wird. Bei einer anderen Ausführungsform wirkt die vorliegende Erfindung als Schnittstelle zu MII-kompatiblen Vorrichtungen, während Kontaktstiftzählwert und Zeitgabebudget reduziert werden.
  • Bei einer Ausführungsform werden bestimmte Signale, die signifikanten Zugriff erfordern oder zeitkritisch sind, singulär so übertragen, wie es entsprechend dem Standard IEEE 802.3 erfolgte, während andere Signale, die nicht so zeitkritisch sind, durch Verwendung der verschiedenen Teile des Taktsignals zur Übertragung verschiedener Signale multiplexiert werden. Insbesondere werden die Datenwegsignale zu zwei Gruppen gruppiert: die Empfangsgruppe und die Sendegruppe. In jeder Gruppe wird eine Taktphasenmultiplexierung ausgeführt, wobei die Hälfte der Signale während einer ersten Phase, z.B. der High-Phase des Takts, angesteuert werden, und die andere Hälfte während einer zweiten Phase, z.B. der Low-Phase des Takts, angesteuert werden. Auf der Sendeseite der Verbindung wird die Signalmultiplexierung durchgeführt, während auf der Empfangsseite der Verbindung ein Entmultiplexieren ausgeführt wird. Somit läßt sich in einem integrierten Ethernet-Netzwerkelement, wie zum Beispiel in Switches und Zwischenverstärkern, eine hocheffiziente und kostenwirksame Portdichte erzielen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden einem Fachmann angesichts der vorhergehenden Beschreibung offensichtlich werden, wobei
  • 1 eine Netzwerkvorrichtung veranschaulicht.
  • 2 veranschaulicht eine in der Netzwerkvorrichtung von 1 implementierte Netzwerkkomponente.
  • 3a veranschaulicht die Sendemultiplexierschaltungsanordnung nach den Lehren der vorliegenden Erfindung.
  • 3b ist ein Impulsdiagramm, das die relative Zeitgabe der Schaltung von 3a veranschaulicht.
  • 4a veranschaulicht die Empfangsmultiplexierschaltungsanordnung nach den Lehren der vorliegenden Erfindung.
  • 4b ist ein Impulsdiagramm, das die relative Zeitgabe der Schaltung von 4a veranschaulicht.
  • 5a ist ein Diagramm, das das Zeitgabebudget veranschaulicht.
  • 5b ist eine Tabelle des Zeitgabebudgets.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden Beschreibung werden zu Erklärungszwecken zahlreiche Einzelheiten bekannt gemacht, um ein gründliches Verständnis der vorliegenden Erfindung bereitzustellen. Es wird für einen Fachmann jedoch offensichtlich sein, daß diese bestimmten Einzelheiten nicht benötigt werden, um die vorliegende Erfindung auszuführen. In anderen Fällen sind wohlbekannte elektrische Aufbauten und Schaltungen in Form von Blockschaltbildern gezeigt, um die vorliegende Erfindung nicht unnötig unverständlich zu machen.
  • Die Schnittstelle der vorliegenden Erfindung wird im Kontext eines Netzwerkschalters beschrieben. Es ist jedoch ohne weiteres offensichtlich, daß die vorliegende Erfindung auf andere Netzwerkelemente anwendbar ist. Ein beispielhaftes Netzwerkelement ist in 1 gezeigt.
  • Das Netzwerkelement wird verwendet, um eine Anzahl von Knoten und Endstationen in einer Vielfalt von unterschiedlichen Weisen zu verbinden. Zum Beispiel wäre eine Anwendung des mehrschichtig verteilten Netzwerkelements (MLDNE), Pakete nach vordefinierten Leitwegprotokollen über eine homogene Datenverbindungsschicht wie etwa den IEEE-Standard 802.3, der auch als das Ethernet bekannt ist, zu leiten. Andere Leitwegprotokolle können ebenfalls verwendet werden.
  • Die verteilte Architektur des MLDNE kann konfiguriert werden, um Nachrichtenverkehr nach einer Anzahl von bekannten oder zukünftigen Leitalgorithmen zu leiten. In einer bevorzugten Ausführungsform ist das MLDNE konfiguriert, um Nachrichtenverkehr unter Verwendung der Internetprotokollsuite und genauer des Übertragungssteuerungsprotokolls (TCP) und des Internet-Protokolls (IP) über die Datenverbindungsschicht des Ethernet-LAN-Standards und der Medienzugriffssteuerung (MAC) abzuwickeln. Das TCP wird hier auch als ein Schicht-Vier-Protokoll bezeichnet, während das IP wiederholt als ein Schicht-Drei-Protokoll bezeichnet wird.
  • In einer Ausführungsform des MLDNE ist ein Netzwerkelement konfiguriert, um Paketleitfunktionen in einer verteilten Weise auszuführen, d.h., verschiedene Teile einer Funktion werden von verschiedenen Teilsystemen im MLDNE durchgeführt, während das Endergebnis der Funktionen für die externen Knoten und Endstationen transparent bleibt. Wie aus der nachstehenden Besprechung und dem Diagramm in 1 erkannt werden wird, weist das MLDNE eine skalierbare Architektur auf, die dem Gestalter gestattet, die Anzahl der externen Verbindungen durch Hinzufügen zusätzlicher Teilsysteme vorhersagbar zu erhöhen, wodurch eine größere Flexibilität beim Definieren des MLDNE als einen selbständigen Router gestattet wird.
  • Wie in 1 in Form eines Blockschaltbildes veranschaulicht ist, enthält das MLDNE 101 eine Anzahl von Teilsystemen 110, die unter Verwendung einer Anzahl von internen Verbindungen 141 völlig vermascht und verbunden sind, um einen größeren Switch zu schaffen. Zumindest eine interne Verbindung koppelt beliebige zwei Teilsysteme. Jedes Teilsystem 110 enthält ein Switch-Element 111, das mit einem Versendespeicher 113 und einem zugehörigen Speicher 114 gekoppelt ist. Der Versendespeicher (oder die Datenbank) 113 speichert eine Adressentabelle zum Vergleichen mit den Datenköpfen von empfangenen Paketen. Der zugehörige Speicher (oder die Datenbank) speichert Daten, die jeder Eintragung in den Versendespeicher zugehörig sind und verwendet werden, um Versendeatrribute zum Versenden der Pakete durch das MLDNE zu identifizieren. Eine Anzahl von externen Ports (nicht gezeigt), die eine Eingangs- und Ausgangsfähigkeit aufweisen, schließen die externen Verbindungen 117 an. In einer Ausführungsform unterstützt jedes Teilsystem mehrere Gigabit-Ethernet-Ports, Fast-Ethernet-Ports und Ethernet-Ports. Interne Ports (nicht gezeigt) in jedem Subsystem, die ebenfalls Eingangs- und Ausgangsfähigkeit aufweisen, koppeln die internen Verbindungen 141. Unter Verwendung der internen Verbindungen kann das MLDNE mehrere Schaltelemente miteinander verbinden, um einen Multigigabit-Switch zu bilden.
  • Das MLDNE 101 beinhaltet ferner ein zentrales Verarbeitungssystem (CPS) 160, das durch einen Kommunikationsbus 151 wie etwa die Peripheriekomponentenverbindung (PCI) mit den einzelnen Teilsystemen 110 gekoppelt ist. Das CPS 160 beinhaltet eine zentrale Verarbeitungseinheit (CPU) 161, die mit einem zentralen Speicher 163 gekoppelt ist. Der zentrale Speicher 163 beinhaltet eine Kopie der Einträge, die in den einzelnen Versendespeichern 113 der verschiedenen Teilsysteme enthalten sind. Das CPS weist eine Direktsteuerungs- und Kommunikationsschnittstelle mit jedem Teilsystem 110 auf und stellt eine gewisse zentralisierte Kommunikation und Steuerung zwischen Switch-Elementen bereit.
  • 2 ist ein vereinfachtes Blockschaltbild, das eine beispielhafte Architektur des Switch-Elements von 1 veranschaulicht. Das dargestellte Switch-Element 200 beinhaltet eine zentrale Verarbeitungseinheits(CPU)-Schnittstelle 215, einen Koppelfeldblock 210, eine Netzwerkschnittstelle 205, eine kaskadierende Schnittstelle 225 und einen Manager 220 des geteilten Speichers.
  • Ethernet-Pakete können das Netzwerk-Switch-Element 200 durch jede beliebige der drei Schnittstellen 205, 215 oder 225 betreten oder verlassen. Kurz gesagt ist die Netzwerkschnittstelle 205 gemäß dem entsprechenden Ethernet-Protokoll tätig, um Ethernet-Pakete von einem Netzwerk (nicht gezeigt) zu empfangen und Ethernet-Pakete über einen oder mehrere externe Ports (nicht gezeigt) in das Netzwerk zu senden. Eine optionale kaskadierende Schnittstelle 225 kann eine oder mehrere interne Verbindungen (nicht gezeigt) zum Verbinden von Schaltelementen beinhalten, um größere Switches zu schaffen. Zum Beispiel kann jedes Switch-Element in einer vollständigen Maschentopologie zusammen mit anderen Switch-Elementen verbunden sein, um einen wie oben beschriebenen Mehrschichten-Switch zu bilden. Alternativ kann ein Switch ein einzelnes Switch-Element 200 mit der oder ohne die kaskadierende Schnittstelle 225 umfassen.
  • Die CPU (nicht gezeigt) kann über die CPU-Schnittstelle 215 Befehle oder Pakete zum Netzwerkschaltelement 200 senden. Auf diese Weise können ein oder mehrere Softwareprozesse, die auf der CPU laufen, Einträge in eine externe Versende- und Filterungsdatenbank 240 bewerkstelligen, wie etwa neue Einträge hinzufügen und unerwünschte Einträge ungültig machen. In alternativen Ausführungsformen kann die CPU jedoch mit einem direkten Zugriff auf die Versende- und Filte rungsdatenbank versehen sein. Auf jeden Fall ist der CPU-Port der CPU-Schnittstelle 215 zum Zweck des Paketversendens einem generischen Eingangsport in das Switch-Element 200 ähnlich und kann so behandelt werden, als ob er einfach ein anderer externer Netzwerkschnittstellenport wäre. Da der Zugriff auf den CPU-Port jedoch über einen Bus wie etwa einen Peripheriekomponentenverbindungs(PCI)-Bus erfolgt, benötigt der CPU-Port keinerlei Medienzugriffssteuerungs(MAC)-Funktionalität.
  • Unter erneuter Bezugnahme auf die Netzwerkschnittstelle 205 werden nun die beiden Hauptaufgaben der Eingangspaketverarbeitung und der Ausgangspaketverarbeitung kurz beschrieben. Die Eingangspaketverarbeitung kann durch einen oder mehrere Eingangsports der Netzwerkschnittstelle 205 durchgeführt werden. Die Eingangspaketverarbeitung beinhaltet das Folgende: (1) Empfangen und Verifizieren ankommender Ethernet-Pakete, (2) gegebenenfalls Abändern der Paketdatenköpfe (3) Anfordern von Pufferzeigern vom Manager 220 des geteilten Speichers, um ankommende Pakete zu speichern, (4) Anfordern von Versendeentscheidungen von dem Koppelfeldblock 210, (5) Übermitteln der ankommenden Pakete zum Manager 220 des geteilten Speichers, um sie zeitweilig in einem externen geteilten Speicher 230 zu speichern, und (6) Versenden des (der) Pufferzeiger(s) nach Erhalt einer Versendeentscheidung zum Ausgangsport (zu den Ausgangsports), der (die) durch die Versendeentscheidung angegeben ist (sind). Die Ausgangspaketverarbeitung kann durch einen oder mehrere Ausgangsanschlüsse der Netzwerkschnittstelle 205 durchgeführt werden. Die Ausgangsverarbeitung beinhaltet das Anfordern von Paketdaten vom Manager 220 des geteilten Speichers, Senden von Paketen in das Netzwerk und Anfordern der Aufhebung der Zuweisung eines Puffers (von Puffern), nachdem die Pakete gesendet wurden.
  • Die Netzwerkschnittstelle 205, die CPU-Schnittstelle 215 und die kaskadierende Schnittstelle 225 sind mit dem Manager 220 des geteilten Speichers und dem Koppelfeldblock 210 gekoppelt. Vorzugsweise sind kritische Funktionen wie das Paketversenden und das Paketpuffern wie in 2 gezeigt zentralisiert. Der Manager 220 des geteilten Speichers stellt eine leistungsfähige zentralisierte Schnittstelle zum externen geteilten Speicher zum Puffern ankommender Pakete bereit. Der Koppelfeldblock 210 beinhaltet eine Suchmaschine und eine lernende Logik zum Durchsuchen und Unterhalten der Versende- und Filterungsdatenbank mit Unterstützung durch die CPU.
  • Der zentralisierte Koppelfeldblock 210 beinhaltet eine Suchmaschine, die im Namen der Schnittstellen 205, 215 und 225 Zugriff auf die Versende- und Filterungsdatenbank bereitstellt. Der Paketdatenkopfvergleich, das auf der Schicht Zwei basierende Lernen, das Paketversenden von Schicht Zwei und Drei, das Filtern und die Alterung sind beispielhafte Funktionen, die durch den Koppelfeldblock 210 durchgeführt werden können. Jeder Eingangsport ist mit dem Koppelfeldblock 210 gekoppelt, um Versendeentscheidungen für empfangene Pakete zu empfangen. Die Versendeentscheidung gibt den (die) ausgehenden Port (Ports) (z.B. den externen Netzwerkanschluß oder den internen kaskadierenden Port) an, wonach das entsprechende Paket gesendet werden soll. In der Versendeentscheidung können auch zusätzliche Informationen beinhaltet sein, um das Hardwareleiten zu unterstützen, wie etwa eine neue MAC-Bestimmungsadresse (DA) zum Ersatz der MAC DA. Ferner kann in der Versendeentscheidung auch eine Prioritätsangabe beinhaltet sein, um die Bevorrangung des Paketverkehrs durch das Switch-Element 200 zu erleichtern.
  • In der vorliegenden Ausführungsform werden Ethernet-Pakete durch den Manager 220 des geteilten Speichers zentral gepuffert und verwaltet. Der Manager 220 des geteilten Speichers steht mit jedem Eingangsport und Ausgangsport in Verbindung und führt in deren Namen eine dynamische Speicherzuweisung bzw. Aufhebung der Zuweisung durch. Während der Eingangspaketverarbeitung werden im externen geteilten Speicher ein oder mehrere Puffer zugewiesen und wird ein ankommendes Paket durch den Manager 220 des geteilten Speichers als Reaktion auf Befehle, die zum Beispiel von der Netzwerkschnittstelle 205 erhalten werden, gespeichert. Anschließend holt der Manager 220 des geteilten Speichers während der Ausgangspaketverarbeitung das Paket vom externen geteilten Speicher zurück und hebt die Zuweisung von Puffern auf, die nicht länger in Verwendung stehen. Um sicherzustellen, daß keine Puffer freigegeben werden, bis alle Ausgangsports die Sendung der darin gespeicherten Daten abgeschlossen haben, verfolgt der Manager 220 des geteilten Speichers vorzugsweise auch die Pufferinhaberschaft.
  • Die Schnittstelle der vorliegenden Erfindung ist für Hersteller von Switches und Hubswitches, die mehrere MII-Ports in eine anwendungsspezifische integrierte Schaltung aufnehmen, besonders vorteilhaft. Der MII-Port verbindet die MAC-Schaltungsanordnung mit einer Vorrichtung der physikalischen Schicht. Bei der Implementierung können sich der Port und die Schaltungsanordnung, die hierin beschrieben sind, an der gleichen Komponente befinden oder über mehrere Komponenten verteilt sein. Zum Beispiel ist die Schnittstelle in der hierin beschriebenen Ausführungsform innerhalb der Netzwerkschnittstelle gelegen. Den hierin beschriebenen Lehren folgend benötigt eine Implementierung den Zusatz von minimaler Logik, während eine 37%ige Ersparnis hinsichtlich der Kontaktstiftanzahl verwirklicht wird und die Kompatibilität mit dem bestehenden Standard bewahrt wird. Im Besonderen kann jeder Port in der hierin beschriebenen Ausführungsform unter Verwendung von zehn Signalkontaktstiften anstelle der ursprünglich durch den IEEE-Standard 802.3 spezifizierten sechzehn tätig sein.
  • Das Multiplexieren wird durch Senden von drei Informationsbits während einer ersten Phase des Sendetakts und drei Bits während einer zweiten Phase des Sendetakts unter Verwendung eines Multiplexers in der Medienzugriffssteuerung (MAC) und eines Drei-Bit-Registers und Multiplexers in der Komponente der physikalischen Schicht (PHY) erreicht. Im Besonderen werden die Datenpfadsignale (z.B. die Signale für die Datensteuerung und den Takt) in zwei Gruppen eingeordnet, die Empfangsgruppe und die Sendegruppe. Innerhalb jeder Gruppe wird an den Datenpfadsignalen ein Taktphasenmultiplexieren durchgeführt, wobei die Hälfte der Signale während einer ersten Phase des entsprechenden Takts angesteuert wird und die andere Hälfte während einer zweiten Phase des gleichen Takts angesteuert wird. In der vorliegenden Ausführungsform ist die erste Phase die High-Phase des Takts und die zweite Phase die Low-Phase des Takts; es sind jedoch auch andere Variationen ins Auge gefaßt. Die sendende Seite der Verbindung führt das Signalmultiplexieren durch, und die empfangende Seite der Verbindung führt das Signaldemultiplexieren durch. Um die Leistungsfähigkeit des Betriebs aufrechtzuerhalten, bleiben bestimmte Steuersignale für eine stetige Verfügbarkeit und einen Zugriff, wann immer dieser erforderlich ist, unmultiplexiert.
  • In der vorliegenden Ausführungsform beinhalten die Steuersignale ein Trägerhemmungssignal (CRS), ein Signal für eine festgestellte Kollision (COL), ein Managementdatentaktsignal (MDC) und ein Managementdateneingang/ausgangssignal (MDIO). Das CRS wird durch die Schicht der physikalischen Implementierung (PHY) gesetzt, wenn entweder das Sende- oder das Empfangsmedium nicht frei ist. Das Setzen des CRS wird durch die PHY aufgehoben, wenn sowohl das Sende- als auch das Empfangsmedium frei ist. Das COL-Signal wird durch die PHY nach der Feststellung einer Kollision am Medium gesetzt und bleibt gesetzt, solange der Kollisionszustand andauert. Das MDC-Signal ist ein periodisches Signal, das einer Stationsmanagementeinheit (STA) wie etwa der CPU (161 in 1) entstammt und als Zeitgabebezug für das Übertragen von Informationen auf dem MDIO-Signal zur PHY gesendet wird. Das MDIO-Signal ist ein bidirektionales Signal zwischen der PHY und der STA. Steuerinformationen werden durch die STA synchron in Bezug auf das MDC-Signal getrieben und werden durch die PHY synchron abgetastet. Statusinformationen werden durch die PHY synchron in Bezug auf das MDC-Signal getrieben und werden durch die STA synchron abgetastet.
  • Es ist daher wünschenswert, die Signale CRS, COL, MDC und MDIO auf getrennten Signalleitungen zu senden, da die Signale CRS und COL stets durch die MAC- oder die STA-Komponente zugänglich sein sollten und die Signale MDC und MDIO von anderen Signalen unabhängig sein sollten, damit die Komponenten richtig gesteuert werden und Statusinformationen empfangen werden. Darüber hinaus weist keines der obigen Signale eine benötigte vordefinierte Zeitgabebeziehung zu den Zeitgabesignalen auf, welche an der MII bereitgestellt werden (z.B. Empfangstakt und Sendetakt).
  • Die Signale, die für das Senden und den Empfang von Daten besonders von Bedeutung sind, können jedoch multiplexiert werden, da die Zeitgabebeziehung unter den Signalen wohldefiniert ist und zum Multiplexieren und Demultiplexieren der Signale sehr wenig Logik benötigt wird. In der vorliegenden Ausführungsform sind die folgenden Signale synchron zum Sendetakt (MIITXCLK) tätig: Sendedaten TXD [3:0], Sendefreigabe (TX_EN), Codierfehler senden (TX_ER). Der Sendetakt ist ein fortlaufender Takt, der den Zeitgabebezug für die Übertragung der Signale TX_EN, TXD und TX_ER zur PHY bereitstellt. Vorzugsweise geht der MII_TXCLK von der PHY aus. Die TXD-Bits werden zur PHY befördert und gehen synchron in Bezug auf den MII_TXCLK über. Das EX_EN-Signal gibt an, daß die Daten zur Sendung an der MII verfügbar sind. Es wird mit dem ersten verfügbaren "Datennibble" gesetzt und bleibt gesetzt, während alle Nibbles gesendet werden, und sein Setzten wird auf dem ersten MII_TXCLK, der dem letzten Nibble des Datenrahmens folgt, aufgehoben. TX_EN geht synchron mit dem MII_TXCLK über. Das TX_ER-Signal, das ebenfalls synchron in Bezug auf den MII_TXCLK übergeht, wird für eine oder mehrere MII_TXCLK-Zeiträume gesetzt, während TX_EN auch gesetzt wird, wenn ein Fehler auftritt.
  • Die folgenden Signale sind synchron zum Empfangstakt tätig: Empfangsdaten (RXD [3:0]), Empfangsdaten gültig (RX_DV) und Empfangsfehler. Der MII_RXCLK ist ein fortlaufendes Taktsignal, das den Zeitgabebezug für die Übermittlung der Signale RX_DV, RXD und RX_ER von der PHY bereitstellt. MII_RXCLK geht von der PHY aus. Die PHY kann den MII_RXCLK-Bezug aus den empfangenen Daten wiedergewinnen oder kann den MII_RXCLK-Bezug von einem Nominaltakt (z.B. dem MII_TXCLK) ableiten. Das RXD-Signal geht synchron mit dem MII_RXCLK über und wird durch die PHY angesteuert. Das RX_DV-Signal wird durch die PHY angesteuert, um anzugeben, daß die PHY wiedergewonnene und decodierte Nibbles an den RXD-Leitungen zeigt, und daß die Daten mit MII-RXCLK synchron sind. RX_DV geht synchron in Bezug auf den MII_RXCLK über und bleibt vom ersten wiedergewonnenen Nibble des Rahmens bis zum letzten wiedergewonnenen Nibble hindurch fortlaufend gesetzt, und sein Setzten soll vor dem ersten MII_RXCLK, der dem letzten Nibble des Rahmens folgt (ausschließlich des Endes des Rahmenbegrenzungssymbols) aufgehoben werden. Das EX_ER wird durch die PHY synchron zum MII_RXCLK angesteuert und wird für einen oder mehrere MII_RXCLK-Zeiträume gesetzt, um anzugeben, daß im gegenwärtig von der PHY übertragenen Rahmen ein Fehler (z.B. ein Codierfehler oder ein Fehler, der durch die MAC nicht feststellbar ist, aber durch die PHY feststellbar ist) festgestellt wurde.
  • Obwohl die Signale in einer Vielfalt von Weisen multiplexiert werden können, wird bevorzugt, daß die folgenden Signale wie folgt multiplexiert werden:
    TXD0/TXD3
    TXD1/TX_EN
    TXD2/TX_ER
    RXD0/RXD3
    RXD1/RX_DV
    RXD2/RX_ER
  • Es wurde bestimmt, daß die durch Implementieren dieses Schemas entstehende Latenz durch die Verringerung der Anzahl der Signalleitungen, die zwischen der MAC und der PHY benötigt werden, bei weitem aufgewogen wird. Dies ist insbesondere bei einer Konfiguration in einem Netzwerkelement mit hoher Portdichte der Fall.
  • Die Schaltungsanordnung zum Sendemultiplexieren ist in der in 3a veranschaulichten Ausführungsform gezeigt. Darüber hinaus wird eine Schaltungsanordnung zum selektiven Verwenden dieses Merkmals offenbart. Andere Ausführungsformen sind ebenfalls ins Auge gefaßt. Somit gestattet die Schaltungsanordnung in dieser Ausführungsform, daß der Standardmodus oder der Multiplexmodus gewählt wird, so daß die Vorrichtung zur Verbindung mit einer anderen Standard- oder multiplexiert verbindenden Vorrichtung konfiguriert werden kann. Im Besonderen werden die Sendedatenpfadsignale durch den Multiplexer 305 ausgegeben, der auf Basis des Takteingangs MII_TX-Takt 307 zum Ausgang 309 aktiv ist. Der Takt 307 steuert auch das Eingangs-Flipflop-Register 310 an, so daß die durch den Eingang 311 ankommenden Daten zeitlich zum P_MUX 312 getaktet werden.
  • Beim Betrieb im Standardmodus gibt der P_MUX 312 die Signale TXD0, TXD1 und TXD2, die vom MAC 320 durch den Ausgang 313 ausgegeben werden und über die MII-Busleitungen durch den Eingang 317 empfangen werden, an das Register 325 aus. Die Signale TXD3, TX_EN und TX_ER werden daher durch den Eingang 311 und die Leitungen 322 zum Register 325 übertragen.
  • Bei Betriebsbereitschaft im Multiplexmodus werden die Signale TXD0, TXD1 und TXD2 während einer Phase des Takts (MII_TXCLK 307) vom M_MUX 305 durch den Ausgang 309 ausgegeben und durch den Eingang 311 vom Flipflop 310 empfangen. Diese Signale werden dann durch den P_MUX-Multiplexer 312 verarbeitet und während der nächsten Taktphase zum Register 325 ausgegeben, wenn die Signale TXD3, TX_EN und TX_ER durch M_MUX 305 und den Ausgang 309 übertragen werden. Diese Signale werden über die Schnittstelle hinweg über die Leitungen 322 zum Eingang 311 und zum Register 325 übertragen. Gleichzeitig sind die Signale TXD0, TXD1 und TXD2 am Register 325 verfügbar, um gleichzeitig alle sechs Signale für Kompatibilität mit der MII-Vorrichtung bereitzustellen. Die Zeitgabe ist in 3b veranschaulicht, welche zeigt, daß das Ausgangssignal des Multiplexers im Element MAC 320 ausgegeben wird, worauf die Ausgabe der Signale TXD3, TX_EN und TX_ER während der nächsten Low-Phase des MIITX_CLK folgt.
  • Es sollte bemerkt werden, daß das Ausgangssignal des P_MUX 312 in der PHY 350 ermöglicht, daß die Signale TXD0, TXD1 und TXD2 wie durch den Modus gewählt sowohl während der High-Phase als auch während der Low-Phase des Takts verfügbar sind.
  • 4a veranschaulicht die Schnittstellenschaltungsanordnung für Signale, die in der Empfangsrichtung gesendet werden. In der Empfangsrichtung werden sechs Signale über drei Signalleitungen gesendet, drei während der High-Phase des Takts und drei während der Low-Phase des Takts. Im PHY-Element 410 wird ein Drei-Bit-MUX, P_MUX 412, verwendet, um den Multiplexmodus zu implementieren. Im MAC-Element 415 ist ein zusätzliches Drei-Bit-Flipflop/Register 420 zum Empfangen von drei Bits während der Low-Phase des Takts und ein Register 425 zum Empfangen aller sechs Signale zur Ausgangskompatibilität mit der MII vorhanden. Wie dies bei der Sendeschaltungsanordnung der Fall ist, ist die Schaltungsanordnung nach dem IEEE-Standard 803.2 tätig, wenn sie im Standardmodus tätig ist. Zum Zweck der Vereinfachung der Besprechung ist die Schaltungsanordnung zum Unterstützen beider Modi im MAC 415 nicht ausführlich veranschaulicht; es würde jedoch eine Schaltungsanordnung verwendet werden, die der in PHY 350 (3a) gezeigten ähnlich ist und bei der die zusätzlichen Empfangsbits RXER, RXDV und RXD3 durch eine zusätzliche Gruppe von Leitungen (z.B. 422) direkt zur MAC 415 gesendet würden und ein Multiplexer hinzugefügt wäre, um auf Basis des Modus zwischen RXD3, RXDV, RXER und MII_RXER, MII_RXDV und MII_RXD3 zu wählen.
  • Wie in 4a gezeigt werden während des Betriebs im Multiplexmodus die Signale RXD3, RX_DV und RX_ER während der Low-Phase des Takts und die Signale RXD0, RXD1 und RXD2 während der High-Phase des Takts durch den P_MUX 412 ausgegeben. Das Flipflop 420 wird verwendet, um die Signale RXD0, RXD1 und RXD2 zu takten, so daß sie am Register 425 gleichzeitig mit den Signalen RXD3, RXDV und RXDR empfangen werden. Die Zeitgabe dafür ist in 4b veranschaulicht.
  • Die beschriebene Schaltungsanordnung ermöglicht, daß die Sendung innerhalb gegenwärtiger Zeitgabebudgets erfolgt. Unter Bezugnahme auf 5a ist die Sendezeitgabe kritisch, da sich die MAC-Sendeschaltung 505 auf den durch die PHY 510 erzeugten Sendetakt 512 verläßt. Beim Bestimmen des Zeitgabebudgets müssen daher die Verzögerungen von der PHY 510 durch die externe Leiterbahn 520 zum MAC 505 und die Leiterbahn 515, die zur PHY 510 zurückkommt, und die am Eingang der PHY 510 erforderliche Aufbauzeit berücksichtigt werden.
  • Unter fortgesetzter Bezugnahme auf 5a sind die auftretenden Zeitgabeverzögerungen veranschaulicht. Da das Tastverhältnis des Takts wie im IEEE-Standard 802.3 bestimmt annähernd ein Verhältnis von 2:3 (z.B. 35 des Sendetakts von 40 Nanosekunden high und 65% low) beträgt, gibt es nur 14 Nanosekunden, um die erste Gruppe von Signalen zu multiplexieren, und 26 Nanosekunden, um die zweite Gruppe von Signalen zu multiplexieren.
  • Daher muß das Folgende erfüllt sein: T(pob) + T(mib) + T(mcd) + T(mcq) + T(mm) + T(mob)) × 1,395 + 2 × T(tr) + T(psup) < 14 ns.
  • Wenn Spezifikationen aus dem LSI G10 zellbasierenden ASIC Produktdatenhandbuch (LSI Logic, Inc.) als Beispiel verwendet werden, wird die Ausbreitungsverzögerungszeitgabe für die Schaltung wie folgt bestimmt: (0,28 ns + 0,31 ns + 0,82 ns + 0,44 ns + 0,55 ns + 0,28ns) × 1,395 + 2 × 1,5 ns + T(psup) < 14 ns 3,73 + 3 ns + T(psup) < 14 ns 6,73 + T(psup) < 14 ns
  • Vorzugsweise ist das daher zugewiesene Zeitgabebudget das in der Tabelle von 5b gezeigte. Die Empfangszeitgabe ist nicht kritisch, da der Sendepfad sowohl der Daten als auch des Takts aus der PHY stammt. Daher treten die Schleifenzeitgabebeschränkungen, die im Sendefall auftreten, nicht auf, und es sind ausreichende Spielräume zum Durchführen der Empfangsfunktion vorhanden.
  • Die Erfindung wurde in Verbindung mit der bevorzugten Ausführungsform beschrieben. Es ist klar ersichtlich, daß Fachleuten angesichts der vorhergehenden Beschreibung zahlreiche Alternativen, Abänderungen, Variationen und Verwendungen offensichtlich sein werden.

Claims (6)

  1. Verfahren zur Kommunikation von Signalen der medienunabhängigen Schnittstelle (MII), Standard 802.3u, des Institute of Electrical and Electronic Engineers (IEEE) zwischen einer Schicht der Medienzugriffssteuerung (MAC) (320) und einer physikalischen Schicht (PHY) (350), mit den folgenden Schritten: in einem multiplexierten Modus, Transferieren einer ersten Gruppe von MII-Datenpfadsignalen von der MAC zu der PHY durch eine erste Gruppe von Ports (309) während eines ersten Zeitintervalls und Transferieren einer zweiten Gruppe von MII-Datenpfadsignalen von der MAC zu der PHY durch die erste Gruppe von Ports (309) während eines zweiten Zeitintervalls durch Durchführen einer Taktphasenmultiplexierung; und in einem MII-Standardmodus, Transferieren der MII-Datenpfadsignale von der MAC zu der PHY durch die erste Gruppe von Ports und eine zweite Gruppe von Ports (313) während desselben Zeitintervalls.
  2. Verfahren nach Anspruch 1, wobei die erste Gruppe von MII-Datenpfadsignalen TXD0, TXD1, TXD2 umfaßt und die zweite Gruppe von MII-Datenpfadsignalen TXD3, TX_EN und TX_ER umfaßt.
  3. Verfahren nach Anspruch 2, wobei das erste Zeitintervall eine erste Phase eines Takts repräsentiert und das zweite Zeitintervall eine zweite Phase des Takts repräsentiert.
  4. Verfahren zur Kommunikation von Signalen der medienunabhängigen Schnittstelle (MII), Standard 802.3u, des Institute of Electrical and Electronic Engineers (IEEE) zwischen einer Schicht der Medienzugriffssteuerung (MAC) (320) und einer physikalischen Schicht (PHY) (350), mit den folgenden Schritten: in einem multiplexierten Modus, Transferieren einer ersten Gruppe von MII-Datenpfadsignalen von der PHY zu der MAC durch die erste Gruppe von Ports (309) während eines ersten Zeitintervalls und Transferieren einer zweiten Gruppe von MII-Datenpfadsignalen von der PHY zu der MAC durch die erste Gruppe von Ports (309) während eines zweiten Zeitintervalls durch Durchführen einer Taktphasenmultiplexierung; und in einem MII-Standardmodus, Transferieren der MII-Datenpfadsignale von der PHY zu der MAC durch die erste Gruppe von Ports und eine zweite Gruppe von Ports (313) während desselben Zeitintervalls.
  5. Verfahren nach Anspruch 4, wobei die erste Gruppe von MII-Datenpfadsignalen RXD0, RXD1, RXD2 umfaßt und die zweite Gruppe von MII-Datenpfadsignalen RXD3, RX_DV und RX_ER umfaßt.
  6. Verfahren nach Anspruch 5, wobei das erste Zeitintervall eine erste Phase eines Takts repräsentiert und das zweite Zeitintervall eine zweite Phase des Takts repräsentiert.
DE69833708T 1997-06-30 1998-06-25 Kommunikationsverfahren für eine medienunabhängige Schnittstelle (MII) für ein hochintegriertes Ethernet-Netzelement Expired - Lifetime DE69833708T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US884971 1997-06-30
US08/884,971 US6044087A (en) 1997-06-30 1997-06-30 Interface for a highly integrated ethernet network element

Publications (2)

Publication Number Publication Date
DE69833708D1 DE69833708D1 (de) 2006-05-04
DE69833708T2 true DE69833708T2 (de) 2006-08-24

Family

ID=25385846

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69833708T Expired - Lifetime DE69833708T2 (de) 1997-06-30 1998-06-25 Kommunikationsverfahren für eine medienunabhängige Schnittstelle (MII) für ein hochintegriertes Ethernet-Netzelement
DE69823201T Expired - Lifetime DE69823201T2 (de) 1997-06-30 1998-06-25 Schnittstelle für ein hochintegriertes ethernet netzwerk

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69823201T Expired - Lifetime DE69823201T2 (de) 1997-06-30 1998-06-25 Schnittstelle für ein hochintegriertes ethernet netzwerk

Country Status (5)

Country Link
US (2) US6044087A (de)
EP (2) EP1443723B1 (de)
JP (1) JP3827332B2 (de)
DE (2) DE69833708T2 (de)
WO (1) WO1999001007A1 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529961B1 (en) * 1998-04-17 2003-03-04 Advanced Micro Devices, Inc. Network transceiver having media independent interface operable in a general purpose serial interface mode
US6275501B1 (en) * 1998-04-21 2001-08-14 Hewlett-Packard Company Media access controller capable of connecting to a serial physical layer device and a media independent interface (MII) physical layer device
US6269104B1 (en) * 1998-04-21 2001-07-31 Hewlett- Packard Company Link control state machine for controlling a media access controller, a serial physical layer device and a media independent interface physical layer device
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US7031333B1 (en) * 1998-06-02 2006-04-18 Cisco Technology, Inc. Reduced pin count media independent interface
US6345310B1 (en) * 1998-07-28 2002-02-05 International Business Machines Corporation Architecture for a multiple port adapter having a single media access control (MAC) with a single I/O port
US6970419B1 (en) 1998-08-07 2005-11-29 Nortel Networks Limited Method and apparatus for preserving frame ordering across aggregated links between source and destination nodes
US6272552B1 (en) * 1998-09-24 2001-08-07 Hewlett-Packard Company Dual channel 100Base-T link for computer networks
US6611502B1 (en) 1999-01-15 2003-08-26 3Com Corportion Spanning tree with rapid propagation of topology changes
US6771610B1 (en) 1999-01-19 2004-08-03 3Com Corporation Spanning tree with protocol for bypassing port state transition timers
US6975637B1 (en) * 1999-01-27 2005-12-13 Broadcom Corporation Apparatus for ethernet PHY/MAC communication
US7899052B1 (en) 1999-01-27 2011-03-01 Broadcom Corporation Memory structure for resolving addresses in a packet-based network switch
US6535490B1 (en) * 1999-03-04 2003-03-18 3Com Corporation High availability spanning tree with rapid reconfiguration with alternate port selection
US6697380B1 (en) * 1999-12-07 2004-02-24 Advanced Micro Devices, Inc. Multiple key lookup arrangement for a shared switching logic address table in a network switch
US6782001B1 (en) 1999-12-23 2004-08-24 Intel Corporation Physical layer and data link interface with reset/sync sharing
US7257079B1 (en) 1999-12-23 2007-08-14 Intel Corporation Physical layer and data link interface with adaptive speed
US6718417B1 (en) * 1999-12-23 2004-04-06 Intel Corporation Physical layer and data link interface with flexible bus width
US6795881B1 (en) 1999-12-23 2004-09-21 Intel Corporation Physical layer and data link interface with ethernet pre-negotiation
US7308006B1 (en) * 2000-02-11 2007-12-11 Lucent Technologies Inc. Propagation and detection of faults in a multiplexed communication system
US7046632B2 (en) * 2000-04-01 2006-05-16 Via Technologies, Inc. Method and switch controller for relieving flow congestion in network
US6981027B1 (en) * 2000-04-10 2005-12-27 International Business Machines Corporation Method and system for memory management in a network processing system
US6980563B2 (en) * 2000-04-13 2005-12-27 International Business Machines Corporation Method and system for fast ethernet serial port multiplexing to reduce I/O pin count
US6675240B1 (en) * 2000-06-30 2004-01-06 Sony Corporation Method of providing and enabling a dynamic and scaleable system architecture for a computer system
US20020049878A1 (en) * 2000-10-23 2002-04-25 Giora Biran Data communications interfaces
US6963569B1 (en) 2000-12-29 2005-11-08 Cisco Technology, Inc. Device for interworking asynchronous transfer mode cells
DE10100363A1 (de) * 2001-01-05 2002-08-01 Infineon Technologies Ag Ethernet-Anpaßvorrichtung
US6999454B1 (en) * 2001-02-09 2006-02-14 Nortel Networks Limited Information routing system and apparatus
KR20020084780A (ko) * 2001-05-03 2002-11-11 커미넷 주식회사 이더넷 가입자단 전송 시스템
US7466668B2 (en) * 2001-08-24 2008-12-16 Hewlett-Packard Development Company, L.P. Reduced pin-count system interface for gigabit ethernet physical layer devices
US20030061341A1 (en) * 2001-09-26 2003-03-27 Infineon Technologies North America Corp. Media cross conversion interface
US7013347B1 (en) * 2001-10-16 2006-03-14 Cisco Technology, Inc. Distance vector extension to the address resolution protocol
US6895481B1 (en) 2002-07-03 2005-05-17 Cisco Technology, Inc. System and method for decrementing a reference count in a multicast environment
US7181544B2 (en) * 2002-09-03 2007-02-20 Intel Corporation Network protocol engine
US20040044796A1 (en) * 2002-09-03 2004-03-04 Vangal Sriram R. Tracking out-of-order packets
US7016354B2 (en) * 2002-09-03 2006-03-21 Intel Corporation Packet-based clock signal
US7324540B2 (en) * 2002-12-31 2008-01-29 Intel Corporation Network protocol off-load engines
US7290093B2 (en) * 2003-01-07 2007-10-30 Intel Corporation Cache memory to support a processor's power mode of operation
JP4020815B2 (ja) * 2003-03-28 2007-12-12 三菱電機株式会社 通信モジュール
US7327700B2 (en) * 2003-05-30 2008-02-05 Redpine Signals, Inc. Flexible multi-channel multi-thread media access controller and physical layer interface for wireless networks
US7339900B2 (en) * 2003-09-26 2008-03-04 Sun Microsystem, Inc. Method and apparatus for preventing spanning tree loops during traffic overload conditions
US20060007926A1 (en) * 2003-12-19 2006-01-12 Zur Uri E System and method for providing pooling or dynamic allocation of connection context data
US8219091B2 (en) * 2005-03-14 2012-07-10 Interdigital Technology Corporation Wireless communication method and system for conveying media independent handover capability information
WO2006114032A1 (fr) * 2005-04-26 2006-11-02 Hangzhou H3C Technologies Co., Ltd. Appareil de multiplexage, de demultiplexage et de multiplexage serie dans la couche physique du reseau ethernet et son procede
KR100784334B1 (ko) * 2005-08-08 2007-12-13 삼성전자주식회사 셀롤라 환경에서 인접한 두 주파수 대역 사이에서 핸드오프하기 위한 장치 및 방법
US9118728B2 (en) * 2009-03-04 2015-08-25 Broadcom Corporation Method and system for determining physical layer traversal time
US8649398B2 (en) 2011-03-14 2014-02-11 Xilinx, Inc. Packet network interface apparatus and method
JP2023518827A (ja) 2020-03-24 2023-05-08 マイクロチップ テクノロジー インコーポレイテッド １０ｓｐｅローカル及びリモートウェイクによる少接続部数インターフェースウェイクソース通信、並びに関連するシステム、方法、及びデバイス

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539637A (en) * 1982-08-26 1985-09-03 At&T Bell Laboratories Method and apparatus for handling interprocessor calls in a multiprocessor system
GB8407102D0 (en) * 1984-03-19 1984-04-26 Int Computers Ltd Interconnection of communications networks
US4652874A (en) * 1984-12-24 1987-03-24 Motorola, Inc. Serial communication interface for a local network controller
US4641302A (en) * 1985-06-24 1987-02-03 Racal Data Communications Inc. High speed packet switching arrangement
JPS62243057A (ja) * 1986-04-16 1987-10-23 Hitachi Ltd フアイル転送管理方式
US4737953A (en) * 1986-08-04 1988-04-12 General Electric Company Local area network bridge
US4850042A (en) * 1987-04-14 1989-07-18 Westinghouse Electric Corp. Dual media local area network interfacing
US4807111A (en) * 1987-06-19 1989-02-21 International Business Machines Corporation Dynamic queueing method
US4811337A (en) * 1988-01-15 1989-03-07 Vitalink Communications Corporation Distributed load sharing
US4899333A (en) * 1988-03-31 1990-02-06 American Telephone And Telegraph Company At&T Bell Laboratories Architecture of the control of a high performance packet switching distribution network
US4922503A (en) * 1988-10-28 1990-05-01 Infotron Systems Corporation Local area network bridge
US4933938A (en) * 1989-03-22 1990-06-12 Hewlett-Packard Company Group address translation through a network bridge
US5220562A (en) * 1989-05-12 1993-06-15 Hitachi, Ltd. Bridge apparatus and a communication system between networks using the bridge apparatus
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US5179557A (en) * 1989-07-04 1993-01-12 Kabushiki Kaisha Toshiba Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time
US5163046A (en) * 1989-11-30 1992-11-10 At&T Bell Laboratories Dynamic window sizing in a data network
US5159685A (en) * 1989-12-06 1992-10-27 Racal Data Communications Inc. Expert system for communications network
US5210746A (en) * 1990-04-16 1993-05-11 Motorola, Inc. Communication system network having communication system fallback operation
US5301333A (en) * 1990-06-14 1994-04-05 Bell Communications Research, Inc. Tree structured variable priority arbitration implementing a round-robin scheduling policy
US5309437A (en) * 1990-06-29 1994-05-03 Digital Equipment Corporation Bridge-like internet protocol router
US5231633A (en) * 1990-07-11 1993-07-27 Codex Corporation Method for prioritizing, selectively discarding, and multiplexing differing traffic type fast packets
US5150358A (en) * 1990-08-23 1992-09-22 At&T Bell Laboratories Serving constant bit rate traffic in a broadband data switch
US5481540A (en) * 1990-08-24 1996-01-02 At&T Corp. FDDI bridge frame learning and filtering apparatus and method
US5251205A (en) * 1990-09-04 1993-10-05 Digital Equipment Corporation Multiple protocol routing
US5353412A (en) * 1990-10-03 1994-10-04 Thinking Machines Corporation Partition control circuit for separately controlling message sending of nodes of tree-shaped routing network to divide the network into a number of partitions
US5490260A (en) * 1990-12-14 1996-02-06 Ceram, Inc. Solid-state RAM data storage for virtual memory computer using fixed-sized swap pages with selective compressed/uncompressed data store according to each data size
CA2065578C (en) * 1991-04-22 1999-02-23 David W. Carr Packet-based data compression method
US5321813A (en) 1991-05-01 1994-06-14 Teradata Corporation Reconfigurable, fault tolerant, multistage interconnect network and protocol
US5420862A (en) * 1991-06-14 1995-05-30 Digital Equipment Corporation Router using remote address resolution to enable bridge like data forwarding
US5500860A (en) * 1991-06-14 1996-03-19 Digital Equipment Corporation Router using multiple hop redirect messages to enable bridge like data forwarding
US5392432A (en) * 1991-08-27 1995-02-21 At&T Corp. Method for automatic system resource reclamation for object-oriented systems with real-time constraints
US5623489A (en) * 1991-09-26 1997-04-22 Ipc Information Systems, Inc. Channel allocation system for distributed digital switching network
US5875464A (en) 1991-12-10 1999-02-23 International Business Machines Corporation Computer system with private and shared partitions in cache
CA2092134C (en) * 1992-03-24 1998-07-21 Anthony J. Mazzola Distributed routing network element
US5313454A (en) * 1992-04-01 1994-05-17 Stratacom, Inc. Congestion control for cell networks
US5343471A (en) * 1992-05-11 1994-08-30 Hughes Aircraft Company Address filter for a transparent bridge interconnecting local area networks
US5742760A (en) * 1992-05-12 1998-04-21 Compaq Computer Corporation Network packet switch using shared memory for repeating and bridging packets at media rate
US5432907A (en) * 1992-05-12 1995-07-11 Network Resources Corporation Network hub with integrated bridge
US5457681A (en) * 1992-06-05 1995-10-10 Washington University ATM-Ethernet portal/concentrator
JPH066362A (ja) * 1992-06-23 1994-01-14 Hitachi Ltd Ｌａｎにおけるホストシステムのメッセージ処理負荷分散方式
US5425028A (en) * 1992-07-16 1995-06-13 International Business Machines Corporation Protocol selection and address resolution for programs running in heterogeneous networks
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch
US5490252A (en) * 1992-09-30 1996-02-06 Bay Networks Group, Inc. System having central processor for transmitting generic packets to another processor to be altered and transmitting altered packets back to central processor for routing
JP3104429B2 (ja) * 1992-10-08 2000-10-30 株式会社日立製作所 コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法
US5649109A (en) * 1992-10-22 1997-07-15 Digital Equipment Corporation Apparatus and method for maintaining forwarding information in a bridge or router using multiple free queues having associated free space sizes
US5404538A (en) * 1992-10-28 1995-04-04 International Business Machines Corporation Method and apparatus for multilevel bus arbitration
JPH07118717B2 (ja) * 1993-01-05 1995-12-18 日本電気株式会社 マルチプロトコル対応のパケット網構成方法
US5410722A (en) * 1993-01-21 1995-04-25 Conner Peripherals, Inc. Queue system for dynamically allocating and moving memory registers between a plurality of pseudo queues
US5459714A (en) * 1993-02-22 1995-10-17 Advanced Micro Devices, Inc. Enhanced port activity monitor for an integrated multiport repeater
US5365514A (en) * 1993-03-01 1994-11-15 International Business Machines Corporation Event driven interface for a system for monitoring and controlling a data communications network
US5485578A (en) * 1993-03-08 1996-01-16 Apple Computer, Inc. Topology discovery in a multiple-ring network
US5386413A (en) * 1993-03-19 1995-01-31 Bell Communications Research, Inc. Fast multilevel hierarchical routing table lookup using content addressable memory
JPH077524A (ja) * 1993-04-06 1995-01-10 Siemens Ag 通信加入者のアドレス識別子へのアクセス方法
US5402415A (en) * 1993-04-22 1995-03-28 Washington University Multicast virtual circuit switch using cell recycling
AU675302B2 (en) * 1993-05-20 1997-01-30 Nec Corporation Output-buffer switch for asynchronous transfer mode
US5426736A (en) * 1993-05-26 1995-06-20 Digital Equipment Corporation Method and apparatus for processing input/output commands in a storage system having a command queue
US5396602A (en) * 1993-05-28 1995-03-07 International Business Machines Corp. Arbitration logic for multiple bus computer system
GB9312135D0 (en) * 1993-06-11 1993-07-28 Inmos Ltd Generation of checking data
US5394402A (en) * 1993-06-17 1995-02-28 Ascom Timeplex Trading Ag Hub for segmented virtual local area network with shared media access
JP2546505B2 (ja) * 1993-06-23 1996-10-23 日本電気株式会社 Ｃｌａｄにおけるアドレス学習装置
US5555405A (en) * 1993-07-06 1996-09-10 Digital Equipment Corporation Method and apparatus for free space management in a forwarding database having forwarding entry sets and multiple free space segment queues
US5515376A (en) * 1993-07-19 1996-05-07 Alantec, Inc. Communication apparatus and methods
US5473607A (en) * 1993-08-09 1995-12-05 Grand Junction Networks, Inc. Packet filtering for data networks
US5422838A (en) * 1993-10-25 1995-06-06 At&T Corp. Content-addressable memory with programmable field masking
US5574861A (en) * 1993-12-21 1996-11-12 Lorvig; Don Dynamic allocation of B-channels in ISDN
US5485455A (en) * 1994-01-28 1996-01-16 Cabletron Systems, Inc. Network having secure fast packet switching and guaranteed quality of service
JP2713153B2 (ja) * 1994-03-09 1998-02-16 日本電気株式会社 ブリッジ装置
JPH07254906A (ja) * 1994-03-16 1995-10-03 Mitsubishi Electric Corp 優先処理機能を有するシフトレジスタ、それを用いたパケット通信用スイッチング装置及びそれを用いたａｔｍネットワーク並びに優先処理を伴うパケット通信方式及び優先処理を伴うａｔｍ通信方式
JP3542159B2 (ja) * 1994-03-17 2004-07-14 株式会社日立製作所 マルチプロセッサ構造のブリッジ
US5509123A (en) * 1994-03-22 1996-04-16 Cabletron Systems, Inc. Distributed autonomous object architectures for network layer routing
US5493564A (en) * 1994-03-25 1996-02-20 Sprint International Communications Corp. Method and apparatus for global routing of electronic messages
US5459717A (en) * 1994-03-25 1995-10-17 Sprint International Communications Corporation Method and apparatus for routing messagers in an electronic messaging system
EP0676878A1 (de) * 1994-04-07 1995-10-11 International Business Machines Corporation Effizientes Punkt zu Punkt und Punkt zu Mehrpunkt Weglenkungsverfahren für programmierbare Vermittlungsknoten in Hochgeschwindigkeits-Datenübertragungsnetzen
EP0680178A1 (de) * 1994-04-28 1995-11-02 Hewlett-Packard Company Koppelfeldchip für Zellen
DE69428186T2 (de) * 1994-04-28 2002-03-28 Hewlett-Packard Co.(A Delaware Corporation), Palo Alto Mehrfachsendeeinrichtung
EP0680173B1 (de) * 1994-04-28 2003-09-03 Hewlett-Packard Company, A Delaware Corporation Mehrfachsendeeinrichtung
EP0681381A1 (de) * 1994-05-06 1995-11-08 International Business Machines Corporation Verfahren und Anordnung zur Modifizierung von Rahmenkontrollwörtern in Zwischenknoten von Hochgeschwindigkeitsnetzwerken
DE69429983T2 (de) * 1994-05-25 2002-10-17 International Business Machines Corp., Armonk Datenübertragungsnetz und Verfahren zum Betreiben des Netzes
US5461611A (en) * 1994-06-07 1995-10-24 International Business Machines Corporation Quality of service management for source routing multimedia packet networks
US5617421A (en) * 1994-06-17 1997-04-01 Cisco Systems, Inc. Extended domain computer network using standard links
US5583981A (en) * 1994-06-28 1996-12-10 Microsoft Corporation Method and system for changing the size of edit controls on a graphical user interface
EP0691769A1 (de) * 1994-07-07 1996-01-10 International Business Machines Corporation System zur Emulation geschalteter Sprachverbindungen in einem Paketvermittlungsnetz
US5615340A (en) * 1994-07-21 1997-03-25 Allied Telesyn Int'l Corp. Network interfacing apparatus and method using repeater and cascade interface with scrambling
US5751967A (en) * 1994-07-25 1998-05-12 Bay Networks Group, Inc. Method and apparatus for automatically configuring a network device to support a virtual network
US5640605A (en) * 1994-08-26 1997-06-17 3Com Corporation Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels using a shared clocking frequency and multilevel data encoding
US5619500A (en) * 1994-09-01 1997-04-08 Digital Link Corporation ATM network interface
US5594727A (en) * 1994-09-19 1997-01-14 Summa Four, Inc. Telephone switch providing dynamic allocation of time division multiplex resources
US5490139A (en) * 1994-09-28 1996-02-06 International Business Machines Corporation Mobility enabling access point architecture for wireless attachment to source routing networks
US5675741A (en) * 1994-10-25 1997-10-07 Cabletron Systems, Inc. Method and apparatus for determining a communications path between two nodes in an Internet Protocol (IP) network
US5784573A (en) * 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5837021A (en) 1994-12-09 1998-11-17 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Installation for the treatment of at least one fluid, by passage through two adjacent masses of material
KR0132960B1 (ko) * 1994-12-22 1998-04-21 양승택 망 노드 폭주상태 결정장치 및 방법
US5619497A (en) * 1994-12-22 1997-04-08 Emc Corporation Method and apparatus for reordering frames
JP3014080B2 (ja) 1994-12-28 2000-02-28 三菱電機株式会社 交換機アダプタ及び汎用計算機
US5566170A (en) * 1994-12-29 1996-10-15 Storage Technology Corporation Method and apparatus for accelerated packet forwarding
US5550816A (en) * 1994-12-29 1996-08-27 Storage Technology Corporation Method and apparatus for virtual switching
US5563878A (en) 1995-01-05 1996-10-08 International Business Machines Corporation Transaction message routing in digital communication networks
JP3099663B2 (ja) * 1995-02-09 2000-10-16 株式会社デンソー 通信システム
US5706472A (en) * 1995-02-23 1998-01-06 Powerquest Corporation Method for manipulating disk partitions
US5561666A (en) * 1995-03-06 1996-10-01 International Business Machines Corporation Apparatus and method for determining operational mode for a station entering a network
US5633865A (en) * 1995-03-31 1997-05-27 Netvantage Apparatus for selectively transferring data packets between local area networks
US5724348A (en) 1995-04-05 1998-03-03 International Business Machines Corporation Efficient hardware/software interface for a data switch
US5561791A (en) * 1995-04-10 1996-10-01 Digital Equipment Corporation Method and apparatus for conditioning timed program independent of transport timing
JPH08288965A (ja) 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
US5608726A (en) * 1995-04-25 1997-03-04 Cabletron Systems, Inc. Network bridge with multicast forwarding table
US5802278A (en) 1995-05-10 1998-09-01 3Com Corporation Bridge/router architecture for high performance scalable networking
JP3515263B2 (ja) 1995-05-18 2004-04-05 株式会社東芝 ルータ装置、データ通信ネットワークシステム、ノード装置、データ転送方法及びネットワーク接続方法
JP2770782B2 (ja) 1995-05-31 1998-07-02 日本電気株式会社 Ｌａｎ間接続装置
US5619661A (en) * 1995-06-05 1997-04-08 Vlsi Technology, Inc. Dynamic arbitration system and method
US5815737A (en) 1995-06-05 1998-09-29 Pmc-Sierra, Inc. Approach for identifying a subset of asynchronous transfer mode (ATM) VPI/VCI values in the complete VPI/VCI range
US5636371A (en) * 1995-06-07 1997-06-03 Bull Hn Information Systems Inc. Virtual network mechanism to access well known port application programs running on a single host system
US5734865A (en) * 1995-06-07 1998-03-31 Bull Hn Information Systems Inc. Virtual local area network well-known port routing mechanism for mult--emulators in an open system environment
US5790808A (en) 1995-07-06 1998-08-04 3 Com Active topology maintenance in reconfiguring bridged local area networks with state transition with forgetting interval
US5751971A (en) 1995-07-12 1998-05-12 Cabletron Systems, Inc. Internet protocol (IP) work group routing
US5651002A (en) * 1995-07-12 1997-07-22 3Com Corporation Internetworking device with enhanced packet header translation and memory
US5754540A (en) * 1995-07-18 1998-05-19 Macronix International Co., Ltd. Expandable integrated circuit multiport repeater controller with multiple media independent interfaces and mixed media connections
US5691984A (en) * 1995-08-15 1997-11-25 Honeywell Inc. Compact, adaptable brouting switch
US5636140A (en) * 1995-08-25 1997-06-03 Advanced Micro Devices, Inc. System and method for a flexible MAC layer interface in a wireless local area network
US5740175A (en) * 1995-10-03 1998-04-14 National Semiconductor Corporation Forwarding database cache for integrated switch controller
US5633710A (en) * 1995-10-04 1997-05-27 Egs Inc. System for self-aligning vehicle headlamps
JPH09130421A (ja) 1995-11-02 1997-05-16 Furukawa Electric Co Ltd:The 仮想ネットワーク管理方法
US5784559A (en) 1995-11-06 1998-07-21 Sun Microsystems, Inc. Full duplex flow control for ethernet networks
US5757771A (en) * 1995-11-14 1998-05-26 Yurie Systems, Inc. Queue management to serve variable and constant bit rate traffic at multiple quality of service levels in a ATM switch
US5684800A (en) 1995-11-15 1997-11-04 Cabletron Systems, Inc. Method for establishing restricted broadcast groups in a switched network
US5754801A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system having a multimedia bus and comprising a centralized I/O processor which performs intelligent data transfers
JP2842522B2 (ja) 1995-12-06 1999-01-06 日本電気株式会社 Ａｔｍスイッチ及びその制御方法
US5689506A (en) * 1996-01-16 1997-11-18 Lucent Technologies Inc. Multicast routing in multistage networks
US5838681A (en) 1996-01-24 1998-11-17 Bonomi; Flavio Dynamic allocation of port bandwidth in high speed packet-switched digital switching systems
US5754774A (en) 1996-02-15 1998-05-19 International Business Machine Corp. Client/server communication system
US5740375A (en) * 1996-02-15 1998-04-14 Bay Networks, Inc. Forwarding internetwork packets by replacing the destination address
US5781549A (en) * 1996-02-23 1998-07-14 Allied Telesyn International Corp. Method and apparatus for switching data packets in a data network
US5724358A (en) * 1996-02-23 1998-03-03 Zeitnet, Inc. High speed packet-switched digital switch and method
US5764634A (en) * 1996-03-13 1998-06-09 International Business Machines Corporation Lan switch with zero latency
US5740171A (en) * 1996-03-28 1998-04-14 Cisco Systems, Inc. Address translation mechanism for a high-performance network switch
US5742604A (en) * 1996-03-28 1998-04-21 Cisco Systems, Inc. Interswitch link mechanism for connecting high-performance network switches
US5764636A (en) * 1996-03-28 1998-06-09 Cisco Technology, Inc. Color blocking logic mechanism for a high-performance network switch
US5812527A (en) 1996-04-01 1998-09-22 Motorola Inc. Simplified calculation of cell transmission rates in a cell based netwook
US5923654A (en) * 1996-04-25 1999-07-13 Compaq Computer Corp. Network switch that includes a plurality of shared packet buffers
US5748631A (en) 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with multiple cell source multiplexing
US5878043A (en) 1996-05-09 1999-03-02 Northern Telecom Limited ATM LAN emulation
US5802052A (en) 1996-06-26 1998-09-01 Level One Communication, Inc. Scalable high performance switch element for a shared memory packet or ATM cell switch fabric
US5872783A (en) 1996-07-24 1999-02-16 Cisco Systems, Inc. Arrangement for rendering forwarding decisions for packets transferred among network switches
US5898687A (en) 1996-07-24 1999-04-27 Cisco Systems, Inc. Arbitration mechanism for a multicast logic engine of a switching fabric circuit
US5748905A (en) * 1996-08-30 1998-05-05 Fujitsu Network Communications, Inc. Frame classification using classification keys
US6108726A (en) * 1996-09-13 2000-08-22 Advanced Micro Devices. Inc. Reducing the pin count within a switching element through the use of a multiplexer
US6704296B1 (en) * 1996-09-16 2004-03-09 Advanced Micro Devices, Inc. Optimized MII for 802.3u (100 BASE-T) fast ethernet PHYs
US5903616A (en) 1996-10-08 1999-05-11 Advanced Micro Devices, Inc. Synchronous clock multiplexer
US5835491A (en) 1996-11-21 1998-11-10 Xerox Corporation Method for supporting multicast capabilities in switching networks with a reservation ring
US5878232A (en) 1996-12-27 1999-03-02 Compaq Computer Corporation Dynamic reconfiguration of network device's virtual LANs using the root identifiers and root ports determined by a spanning tree procedure
US5892926A (en) 1996-12-30 1999-04-06 Compaq Computer Corporation Direct media independent interface connection system for network devices
US5852607A (en) 1997-02-26 1998-12-22 Cisco Technology, Inc. Addressing mechanism for multiple look-up tables
US5859849A (en) 1997-05-06 1999-01-12 Motorola Inc. Modular switch element for shared memory switch fabric
US5856977A (en) 1997-05-15 1999-01-05 Yang; Muh-Rong Distribution network switch for very large gigabit switching architecture
US5953345A (en) 1998-06-02 1999-09-14 Cisco Technology, Inc. Reduced pin-count 10Base-T MAC to transceiver interface

Also Published As

Publication number Publication date
EP0995333B1 (de) 2004-04-14
DE69823201D1 (de) 2004-05-19
US6044087A (en) 2000-03-28
WO1999001007A1 (en) 1999-01-07
EP0995333A1 (de) 2000-04-26
EP1443723B1 (de) 2006-03-08
EP1443723A1 (de) 2004-08-04
US6061362A (en) 2000-05-09
JP3827332B2 (ja) 2006-09-27
EP0995333A4 (de) 2001-09-05
JP2002507365A (ja) 2002-03-05
DE69823201T2 (de) 2005-04-21
DE69833708D1 (de) 2006-05-04

Similar Documents

Publication Publication Date Title
DE69833708T2 (de) Kommunikationsverfahren für eine medienunabhängige Schnittstelle (MII) für ein hochintegriertes Ethernet-Netzelement
DE60024794T2 (de) Vorrichtung für ethernet phy/mac-kommunikation
DE69636547T2 (de) Integrierter Repeater
DE69233664T2 (de) Schnittstelle eines sender-empfängers
DE3586796T2 (de) Protokoll fuer warteschlange.
DE69332558T2 (de) Multiport-Brücke für lokales Netz
DE69827124T2 (de) Bitübertragungsschichtvorrichtung mit medienunabhängiger schnittstelle zur verbindung and entweder einer mediumzugriffsteuerungseinheit oder anderer bitübertragungsschichtvorrichtungen
DE69221338T2 (de) Steuervorrichtung für Wiederholerschnittstelle
DE69017203T2 (de) Breitbandringkommunikationssystem und Zugriffssteuerungsverfahren.
DE3788604T2 (de) Verfahren zur Übertragung eines Berechtigungszeichens in einem Nachrichtenring.
DE102006058818B4 (de) Vorrichtung und Verfahren zur Umwandlung von Textmitteilungen
DE69929868T2 (de) Anordnung für Nachrichtübertragung mit verbesserten Stationen und entsprechendes Verfahren
DE69404284T2 (de) Verfahren und vorrichtung zur reduzierung der uebertragung von wiederholten rundsendedatagrammen ueber nachrichten-verbindungen
DE60113058T2 (de) Empfänger korrigiert
DE69937598T2 (de) Auf Identifikationsmarken basierendes Paketvermittlungssystem
DE69117106T2 (de) Verfahren zum Kontrollieren der Einfügung von Stationen in einem Netzwerk mit optischen Fasern (FDDI-Netzwerk)
DE60316680T2 (de) Busumsetzungseinrichtung, system und verfahren
DE60133685T2 (de) Kommunikationszwischenstelle zwischen Uhrtaktbereichen mit minimaler Latenz
DE69829840T2 (de) Medienzugriffskontroller und Medienunabhängige Schnittstelle(MII) zum Verbinden an eine physikalische Schicht Vorrichtung
DE69728515T2 (de) Umkehrbare, medienunabhängige Schnittstellenschaltung
DE112004000901T5 (de) Optisches Burst-vermitteltes Netzsystem und Verfahren mit fälligkeitsnaher Signalisierung
DE69521565T2 (de) Leitungsschnittstelle für ein schnelles Paketvermittlungsnetzwerk
EP0351014B1 (de) Koppelfeld für ein Vermittlungssystem
DE60014178T2 (de) Vorrichtung und verfahren zur speicherteilung in einer konfiguration mit einzelring-datenbusverbindung
DE10296700T5 (de) Flusssteuerungssystem zur Verringerung der Speicherpufferanforderungen und zur Herstellung einer Prioritätsbedienung zwischen Netzen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition