DE102004062210B3

DE102004062210B3 - Dualmodultaktversorgung für CAN-Kommunikationsmodul

Info

Publication number: DE102004062210B3
Application number: DE102004062210A
Authority: DE
Inventors: Peter Steffan
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2004-12-23
Filing date: 2004-12-23
Publication date: 2006-05-24
Anticipated expiration: 2024-12-24
Also published as: US7512827B2; US20060142061A1

Abstract

Es wird ein CAN-Kommunikationsmodul (10), das einen Protokollkern (14) und einen CAN-Logikblock (12) umfasst, geliefert. Der Protokollkern (14) enthält eine CAN-Busschnittstelle, und der CAN-Logikblock (12) enthält eine Modulschnittstelle zur Anbindung an einen externen Peripheriebus (22), ein Nachrichten-RAM (28) und einen CAN-Nachrichten-Handler (26). Der Protokollkern (14) und der CAN-Logikblock (12) haben separate Takteingänge (32, 36).

Description

Die vorliegende Erfindung bezieht sich auf ein Controller Area Network(CAN-) Kommunikationsmodul.
In einem Controller Area Network (CAN) ist jeder Knoten mit dem seriellen CAN-Bus durch ein zugehöriges CAN-Kommunikationsmodul verbunden. Das CAN-Kommunikationsmodul ist die Verbindung zwischen dem CAN-Bus mit seiner Kommunikation in Übereinstimmung mit dem CAN-Protokoll und einem angeschlossenen Gerät. Das angeschlossene Gerät hat einen Controller mit einer zentralen Verarbeitungseinheit (CPU) und einem Bus, an den das Kommunikationsmodul durch seine Modulschnittstelle angeschlossen ist. Zwischen dem CAN-Bus und der CPU auszutauschende Nachrichten werden in einem Nachrichten-RAM, auch „Mailbox-RAM" genannt, gepuffert. Zur Vermeidung jeglicher Schreib-/Lesekonflikte am Nachrichten-RAM und an den Registern der Modulschnittstelle müssen die Zustände dieser Elemente überwacht werden. Um die CPU-Belastung zu verringern, wird ein CAN-Nachrichten-Handler bereitgestellt, der alle Funktionen bezüglich einer sicheren Handhabung der Nachrichten ausführt.

Eine Bedingung des CAN-Protokolls ist der Bittakt. Das nominale Bitintervall ist gleich 1 geteilt durch die Bitrate, die bis zu 1 MBit/s betragen kann. Das nominale Bitintervall ist in ein Synchronisierungssegment, ein Laufzeitsegment und zwei Phasenpuffersegmente aufgeteilt. Da der Bittakt direkt vom im Kommunikationsmodul verwendeten Takt beeinflusst wird, wird für den korrekten Betrieb des Moduls ein Taktsignal mit einem Frequenzjitter von weniger als 1,5% benötigt. Für nähere Einzelheiten wird auf die ISO-Norm 11898 verwiesen.

In bestimmten Umgebungen, wie zum Beispiel in Kraftfahrzeuganwendungen, ist eine niedrige elektromagnetische Störstrahlung (EMI) eine Voraussetzung. Da elektromagnetische Störstrahlung von der Frequenzverteilung abhängt, werden integrierte Systeme mit einem frequenzmodulierten Systemtakt bereitgestellt, um das Spektrum der ausgestrahlten Frequenzen zu spreizen. Für eine effektive Dämpfung der EMI kann eine Taktfrequenzschwankung von bis zu 10% verwendet werden. Während viele Systeme mit einem Systemtakt mit hohem Frequenzjitter korrekt betrieben werden können, stände in einem herkömmlichen CAN-Kommunikationsmodul ein frequenzmodulierter Systemtakt in Konflikt mit der Bedingung eines Taktfrequenzjitters von weniger als 1,5%. Versuche, das CAN-Kommunikationsmodul mit einem jitterigen Takt zu versorgen, führten zu eingeschränkten Bittakteinstellungen. Diese Lösungen sind im Hinblick auf die Konformität mit der CAN-Norm problematisch und haben teuere Konformitätstests für die CAN-Bittakteinstellung jeder Anwendung zur Folge.

DE 40 41 625 C2 offenbart ein synchrones Digitalsignal-Übertragungssystem mit zwei parallelen Kanälen. Das Übertragungssystem stellt für jeden der beiden Kanäle einen anderen Systemtakt zur Verfügung. Ein Datensignal mit einer dritten Taktfrequenz kann mit geringem Jitter über dieses Übertragungssystem übertragen werden, indem über einen der Kanäle, den Datenkanal, das Datensignal mit einem niedrigeren Systemtakt übertragen wird und das zum Datensignal zugehörige Taktsignal mit einem höheren Systemtakt über den parallellaufenden Kanal, den Taktkanal, übertragen wird. Dabei wird das Taktsignal überabgetastet. Während die zwei Systemtakte in einem festen, ganzzahligen Verhältnis zueinanderstehen, steht die Taktfrequenz des zu übertragenden Datensignals in keinem bestimmten Verhältnis zu den Systemtakten.

Aus der WO 01/22588 A1 ist ein integrierter Schaltkreis bekannt, der mehrere Taktbäume aufweist. Im normalen Betrieb werden die Taktbäume über getrennte Takteingänge mit verschiedenen Takten versorgt. Für besondere Betriebszustände, beispielsweise für die Durchführung eines Built-In-Self-Testes wird der gesamte Schaltkreis mit einem gemeinsamen Takt versorgt. Zur Vermeidung von Laufzeitdifferenzen, wird dabei dieser gemeinsame Takt nur an einen letzten Taktbaum angelegt, und ein Ausgang dieses Taktbaumes ist mit einem Eingang einer PLL-Einheit des anderen oder der anderen Taktbäume verbunden. Die WO 01/22588 spricht das Problem des Taktjitters nicht an.

Aufgabe der Erfindung ist die Schaffung eines CAN-Kommunikationsmoduls, das einen Protokollkern und einen CAN-Logikblock umfaßt und bei dem sowohl der Protokollkern als auch der CAN-Logikblock mit einem geeigneten Taktsignal versorgt werden können. Der Protokollkern enthält eine CAN-Busschnittstelle, und der CAN-Logikblock enthält eine Modulschnittstelle zur Anbindung an einen externen Peripheriebus, ein Nachrichten-RAM und einen CAN-Nachrichten-Handler. Gemäß der im Patentanspruch 1 angegebenen Erfindung haben der Protokollkern und der CAN-Logikblock separate Takteingänge. Der Protokollkern kann somit mit einem Taktsignal versorgt werden, das einen geringen Frequenzjitter hat und eine relativ niedrige Taktfrequenz haben kann, und der CAN-Logikblock kann mit einem Taktsignal versorgt werden, das eine modulierte Taktfrequenz hat, und im Hinblick auf Leistungsanforderungen eine relativ hohe Frequenz haben kann. Dementsprechend wird der Bittakt nicht vom im CAN-Logikblock verwendeten, jitterigen Takt (dem „Logiktakt") beeinflusst, und trotzdem wird die sich ergebende EMI durch Spreizung des Frequenzspektrums des Logiktakts minimiert.

In einem bevorzugten Ausführungsbeispiel der Erfindung wird ein Taktgenerator verwendet, der einen Festfrequenzoszillator aufweist, der ein jitterarmes Taktsignal liefert, und der eine Frequenzmodulations-Phasenregelschleife (PLL) mit einem Referenzeingang, der das jitterarme Taktsignal empfängt, aufweist. Die Frequenzmodulations-PLL liefert ein Logiktaktsignal, das eine Frequenz haben kann, die ein Vielfaches des Taktsignals mit niedrigem Jitter beträgt. Der Takteingang des Protokollkerns ist mit dem jitterarmen Taktausgang verbunden, und der Takteingang des CAN-Logikblocks ist mit dem Logiktaktausgang des Taktgenerators verbunden.

Das CAN-Kommunikationsmodul der Erfindung ist voll konform mit der CAN-Norm für alle möglichen CAN-Bittakte, so dass der Aufwand für Konformitätstests minimiert werden kann. Der Logikblock des Moduls kann mit einem jitterigen Takt mit einer relativ hohen Frequenz versorgt werden, um hohe Leistungsmerkmale mit verringerter elektromagnetischer Störstrahlung (EMI) zu ermöglichen. Für die Lieferung des Logiktakts und des Kerntakts wird zusätzlich zum Taktoszillator nur eine PLL benötigt. Die Zunahme der Modulgröße im Vergleich zu einem herkömmlichen Modul mit einem einzelnen Takteingang ist vernachlässigbar.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen. In den Zeichnungen
ist 1 ein schematisches Blockdiagramm eines CAN-Kommunikationsmoduls; und
2 ist ein Blockdiagramm eines Dualtaktgenerators.
Unter Bezugnahme auf 1 wird ein CAN-Kommunikationsmodul 10 gezeigt, das einen CAN-Logikblock 12 und einen Protokollkern 14 umfasst, durch das ein Knoten in einem CAN-Netzwerk mit einem CAN-Bus verbunden sein kann. Das CAN-Kommunikationsmodul 10 ist gemeinsam mit dem Protokollkern 14 ein Peripheriemodul in einem integrierten Microcontrollersystem, oder es kann ein separater integrierter Chip sein. Der Protokollkern 14 enthält eine CAN-Busschnittstelle mit einem seriellen Ausgang TX zum Senden von Signalen an den CAN-Bus 16 und einen seriellen Eingang RX zum Empfang von Signalen vom CAN-Bus 16. Zum Zwecke der Übertragung sind der Ausgang TX und der Eingang RX mit dem CAN-Bus 16 über einen CAN-Bus-Transceiver 18 verbunden, der eine Verbindung mit der physischen Schicht gewährleistet. Der CAN-Logikblock 12 enthält eine 32 Bit breite parallele Modulschnittstelle 20, die mit einem Peripheriebus 22 verbunden ist.
Der CAN-Logikblock 12 enthält die folgenden Hauptblöcke: einen Modulschnittstellen-Handler 24, einen CAN-Nachrichten-Handler 26, ein Nachrichten-RAM 28 und Steuer- und Statusregister 30. Der Modulschnittstellen-Handler 24 ist mit der parallelen Schnittstelle verbunden, die als eine 32-Bit-Schnittstelle gezeigt wird. Diese Schnittstelle muss an den verwendeten Peripheriebus angepasst sein und kann ebenso eine 8- oder 16-Bit-Schnittstelle sein. Der Modulschnittstellen-Handler 24 ist mit dem CAN-Nachrichten-Handler 26 zusammengeschaltet. Der CAN-Nachrichten-Handler 26 ist mit dem Nachrichten-RAM 28 und den Steuer- und Statusregistern 30 zusammengeschaltet. Der CAN-Logikblock 12 empfängt einen Logiktakt an einem Takteingang 32.
Im Betrieb ist eine CPU über den Peripheriebus 22 mit dem CAN-Logikblock 12 verbunden. In einem CAN-Netzwerk verwendete Nachrichtenobjekte und Kennzeichnungsmasken, die zum Akzeptanzfiltern von empfangenen Nachrichten verwendet werden, werden im Nachrichten-RAM 28 gespeichert. Alle Funktionen bezüglich der Abwicklung von Nachrichten sind im Nachrichten-Handler 26 implementiert, der eine Zustandsmaschine ist. Im Steuerregister 30 werden Konfigurationsdaten für den Nachrichten-Handler gespeichert, während das Statusregister 30 zum Beispiel für Fehlerflaggen verwendet wird. Jegliche Datenverarbeitung in den Blöcken des CAN-Logikblocks 12 und sämtliche Datenübertragungen zwischen diesen Blöcken werden vom am Takteingang 32 empfangenen Logiktakt getaktet. Um die benötigte Leistung zu gewährleisten, kann die Frequenz dieses Logiktakts bis zu 100 MHz betragen. In integrierten Systemen mit CPU und Modultakten bis zu 100 MHz werden die Anforderungen bezüglich elektromagnetischer Störstrahlung oft nur durch Frequenzmodulation der Taktfrequenz erreicht. Daher ist der in den Takteingang 32 eingespeiste Logiktakt ein frequenzmodulierter Takt mit einer Frequenz von bis zu 100 MHz.
Der Protokollkern 14 ist mit dem CAN-Nachrichten-Handler 26 des CAN-Logikblocks 12 über eine parallele 32-Bit-Verbindung verbunden. Der Protokollkern 14 enthält Empfangs-, Übertragungs-, Steuer- und Statusregister 34. Er empfängt einen Kerntakt an einem Takteingang 36. Im Protokollkern 14 wird eine parallel/seriell Umwandlung der Nachrichten durchgeführt. Die Bitrate am seriellen Ausgang kann je nach CAN-System, in dem das CAN-Kommunikationsmodul 10 verwendet wird, bis zu 1 Mbit/s betragen. Eine andere wichtige Aufgabe des Protokollkerns 14 ist die Buszuteilung, die in der ISO-Norm 11898 festgelegt ist. Die bitweise Zuteilung löst Buszugriffskonflikte durch Vergleichen von Identifikatoren, die in jedem Frame enthalten sind. Der Protokollkern 14 führt auch den vom CAN-Protokoll benötigten Bittakt aus. In der ISO-Norm 11898 ist spezifiziert, dass es möglich sein muss, das nominale Bitintervall mindestens durch 8 zu teilen, um ein Synchronisierungssegment, ein Laufzeitsegment und zwei Phasenpuffersegmente mit bestimmten Dauern zu erhalten. Somit muss die Frequenz des Kerntakts mindestens 8 MHz betragen, um die maximale Baudrate von 1 Mbit/s zu erreichen. Außerdem ist in der Norm eine maximale Oszillatortoleranz von 1,58% spezifiziert. Daher ist der an den Takteingang 36 eingespeiste Kerntakt ein jitterarmer Takt mit einer relativ niedrigen Frequenz von mindestens 8 MHz.
Ein Schalter 40 gestattet es, den Takteingang 36 auf den Takteingang 32 umzuschalten, wodurch sich derselbe Takt für den Logikblock 12 und den Protokollkern 14 ergibt, oder den Takteingang 36 mit dem separaten Takteingang 38 zu verbinden. Der Schalter 40 bietet die Flexibilität, denselben Takt zum Beispiel in einer Anwendung, in der die EMI-Anforderungen an den Logiktakt nicht wichtig sind und in der ein jitterloser Takt oder ein jitterarmer Takt gleichzeitig als Logiktakt und als Kerntakt verwendet werden kann.
Im erfindungsgemäßen CAN-Kommunikationsmodul werden die Taktsignale, die in den Logiktakteingang 32 und in den Kerntakteingang 36 eingespeist werden, von einem Dualtaktgenerator 42, wie in 2 gezeigt, erzeugt. Der Dualtaktgenerator 42 umfasst einen Schwingquarz 44, einen Festfrequenzoszillator 46 und eine Phasenregelschleife 48. Die Phasenregelschleife 48 umfasst eine frequenzmodulierte Phasenregelschleife 50 und einen Prescaler 52. Der Festfrequenzoszillator 46 mit dem verbundenen Schwingquarz 44 gibt ein jitterarmes Taktsignal 54 mit einer relativ niedrigen Frequenz von mindestens 8 MHz aus. Dieses jitterarme Taktsignal 54 wird an den Kerntakteingang 38 und an einen Referenzeingang 56 der Phasenregelschleife 48, wo das Signal frequenzmoduliert wird, ausgegeben. Ein Ausgang der frequenzmodulierten Phasenregelschleife 50 ist mit dem Prescaler 52 verbunden. Die frequenzmodulierte Phasenregelschleife 50 multipliziert die Oszillatorsignalfrequenz 54 (mit 1, 2, 4 oder 8). Die Ausgabe der frequenzmodulierten Phasenregelschleife 50 kann folglich durch einen Prescale-Wert von 1, 2, 4 oder 8 geteilt werden, und der Ausgang gibt ein Logiktaktausgangssignal 58 aus, das dem Logiktakteingang 32 zugeführt wird. Das Logiktaktausgangssignal 58 ist ein Taktsignal mit einer Frequenz von bis zu 100 MHz, das so frequenzmoduliert wurde, dass es die EMI-Anforderungen erfüllt. Dieses Logiktaktausgangssignal kann auch als Taktsignal für die CPU und andere Peripheriemodule im System verwendet werden.
In einem bevorzugten Ausführungsbeispiel kann die frequenzmodulierte Phasenregelschleife 50 so angepasst werden, dass sie in einer ersten Betriebsart mit einem hohen Frequenzjitter und in einer zweiten Betriebsart mit geringem Frequenzjitter arbeiten kann. Alternativ kann die Frequenzmodulation auch abgeschaltet werden. In einer Umgebung mit niedrigen EMI-Anforderungen kann ein jitterloser Logiktakt oder ein Logiktakt mit nur geringem Frequenzjitter sowohl für den Protokollkern 14 als auch für den CAN-Logikblock 12 verwendet werden. In diesem Fall verbindet der Schalter 40, der in 1 gezeigt wird, den Takteingang 36 der Protokollkerns 14 mit dem Takteingang 32 des CAN- Logikblocks 12, und es wird nur ein Takt für das CAN-Kommunikationsmodul 10 verwendet.

Claims

CAN-Kommunikationsmodul (10), umfassend einen Protokollkern (14) und einen CAN-Logikblock (12), wobei der Protokollkern (14) eine CAN-Busschnittstelle enthält, und der CAN-Logikblock (12) eine Modulschnittstelle zur Anbindung an einen externen Peripheriebus (22), ein Nachrichten-RAM (28) und einen CAN-Nachrichten-Handler (26) enthält; bei dem der Protokollkern (14) und der CAN-Logikblock (12) separate Takteingänge (32,36) haben.
Kommunikationsmodul (10) gemäß Anspruch 1, das ferner mit einem Taktgenerator (42) mit einem eine jitterarme Taktausgabe (54) liefernden Festfrequenzoszillator und einer Frequenzmodulations-PLL-Schaltung (50) verbunden ist, die einen Referenzeingang (56), der die jitterarme Taktausgabe (54) empfängt, und einen Logiktaktausgang (58) aufweist; bei dem der Takteingang (36) des Protokollkerns (14) mit dem jitterarmen Taktausgang (54) verbunden ist, und der Takteingang (32) des CAN-Logikblocks (12) mit dem Logiktaktausgang (58) verbunden ist.
Kommunikationsmodul (10) gemäß Anspruch 2, bei dem der Taktgenerator (42) so angepasst ist, dass er selektiv in einer ersten Betriebsart mit einem hohen Frequenzjitter oder in einer zweiten Betriebsart mit einem geringen Frequenzjitter arbeitet.
Kommunikationsmodul (10) gemäß einem der Ansprüche 1 bis 3, der separate Takteingangsanschlüsse zur Verbindung mit verschiedenen Taktquellen enthält, und der einen Schalter (40) zur selektiven Verbindung des Takteingangs (36) des Protokollkerns (14) mit einem der Takteingangsanschlüsse enthält.