-
Die
vorliegende Erfindung bezieht sich allgemein auf einen Fernsehsignalempfänger, und
ganz besonders auf eine Schaltung zur Verringerung einer Rausch-Interferenzstörung einer
Phasenregelschaltung(PLL – Phase
Locked Loop) in einem Tunerbaustein eines Fernsehsignalempfängers während auch eine
bidirektionale Kommunikation zwischen dem Tunerbaustein und einer
Controllereinheit zugelassen wird.
-
Ein
Fernsehsystem wie ein Hochauflösendes
Fernsehsystem (HDTV) verwendet typischerweise eine Eingangsschaltung,
die einen Tuner, einen digitalen Zwischenfrequenzschaltkreis (IF)
und eine digitale Integrierte Demodulatorschaltung (IC) umfasst.
Das System kann durch einen Mikroprozessor, der einen I2C-Bus
benutzt, gesteuert werden (IIC- üblicherweise
I-Quadrat-C-Bus genannt).
-
Ein
I2C-Bus ist ein Zwei-Leiter, bidirektionaler digitaler
Bus, der zwei ICs eine gleichzeitige Kommunikation über den
Bus erlaubt. Ein IC, der in einer Vorrang-Betriebsart (master mode)
arbeitet, beginnt einen Datentransfer auf dem Bus und erzeugt Taktsignale,
die den Datentransfer erlauben. Ein (zweiter) IC, der in untergeordneter
Betriebsart (slave mode) läuft,
ist der IC auf dem der Master-IC arbeitet oder von dem Master-IC
angesprochen wird, wobei ihm vom Master vorgegeben wird entweder
Daten zu senden oder zu empfangen. Jeder IC hat seine eindeutige
Adresse und der Master-IC startet oder beendet die Kommunikation.
-
Eine
in Serie geschaltete Taktleitung (SCL Serial CLock-Line) überträgt Taktsignale
auf dem I2C-Bus von einem Master-IC zu einem
Slave-IC. Typisch ist, dass jeder Master-IC seine eigenen Taktsignale
erzeugt, wenn Daten über
den Bus übertragen werden.
Eine zweite bidirektionale Leitung des Busses ist typischerweise
eine Serielle DAtenleitung (SDA), die serielle Daten überträgt. In der
Regel werden ein Bit oder mehr als Erkennungsbits benutzt. Entsprechend
einem Schaltungsbeispiel können
keine Daten zwischen zwei ICs übertragen
werden, wenn sowohl die SCL als auch die SDA im Hoch-Zustand (High)
gehalten werden. Ein Übergang
von einem Hoch- in einen Niedrig (Low)-Zustand auf einer SDA, während sich
die SCL im High -Status befindet, kennzeichnet die Startbedingung
zum digitalen Datenaustausch über
den Bus. Umgekehrt kennzeichnet ein Übergang von Low nach High auf
der SDA, während
diese sich im Status High befindet, die Stopp-Bedingung. Es ist typisch, dass der
Master-IC einen Taktimpuls für
jedes Bit der über
die SDA übertragenen
digitalen Daten erzeugt, und ein logischer Zustand auf der SDA sich
nur ändern
kann, wenn das Taktsignal auf der SCL sich in einem Low Status befindet.
-
In
der Regel teilen sich mehrere ICs einen I2C
Bus. Zum Beispiel kommuniziert ein Mikroprozessor in einer Steuereinheit
eines Fernsehsignalempfängers
mit zahlreichen ICs im Empfänger
und benutzt einen I2C Bus. Jedoch kann diese
Kommunikation im Fernsehempfängerbetrieb
Probleme bereiten. Im besonderen Fall wurde festgestellt, dass zeitgleicher
Datenverkehr auf dem Bus, wo ein Mikroprozessor als ein Master-IC
arbeitet, in einem Tuner des Fernsehempfängers eine Phasenrauschstörung verursacht.
Genauer gesagt, kann diese Störung
in eine PLL eines Tuners einwirken, der mit dem I2C-Bus
in Reihe geschaltet ist. Die PLL arbeitet als ein variabler Frequenzgenerator,
und der Mikroprozessor steuert über
den I2C-Bus die Oszillatorfrequenz der PLL.
Die PLL ist anfällig
für den
Bus-Datenverkehr, wenn der Mikroprozessor Befehle an andere ICs
am Bus sendet, so dass anstatt einer Einzelfrequenz, die mit einer
bestimmten gewünschten
Frequenz fest verbunden ist, ein Spektrum anderer Frequenzen um
die bestimmte gewünschte
Frequenz herum erzeugt werden.
-
Zum
Beispiel können
in einer PLL mit einem 4 MHz Oszillator alle zufälligen vom Mikroprozessor erzeugten
Rauschsignale an anderen Pins des PLL-IC empfangen werden, die mit
dem Bus verbunden sind. Dieses Rauschen addiert sich zur resultierenden
Frequenz. Entsprechendes gilt, wenn ein Benutzer einen Kanal mit
der Frequenz 701 MHz wählt und
das Fernsehsystem ein umgesetztes ZF-Signal mit 44 MHz erfordert,
dann muss die PLL eine Festfrequenz von 745 MHz erzeugen. Normalerweise werden
das 701 MHz Fernsehsignal und das 745 MHz Einzelfrequenzsignal gemischt,
um ein exaktes 44 MHz ZF-Signal herzustellen. Zusätzliches
Rauschen wird jedoch andere harmonische Frequenzen im Bereich der
Einzelfrequenz hervorrufen und dadurch ein schwankendes ZF-Signal
im Bereich um 44 MHz erzeugen.
-
Das
Ergebnis ist, dass das Busrauschen zum hereinkommenden digitalen
Video- und/oder Audiosignal addiert wird und eine Abnahme der Bit-Fehler-Rate
(BER) des Fernsehempfängers
bewirkt. Schließlich
können
sich Bit-Fehler
als zusätzliche
oder fehlende Helligkeits- und Farbpixelkomponenten im Bild zeigen,
die der Benutzer sieht und ebenso Klicks und Pops im Tonausgang.
Das ist ähnlich
wie bei der analogen Fernseh-Signalverarbeitung das I2C- Busrauschen verzerrte
Bilder und/oder unerwünschte
Tonhöhenschwankungen
(Wow und Flutter) an dem Audioausgang bewirken kann.
-
Phasenrauschstörungen,
die durch I2C-Bus Datenverkehr verursacht
werden, können
etwas durch Erweiterung der Bandbreite der Trägerfrequenz-Regelschleife des
Demodulations-ICs kompensiert werden, um ihr das Ausgrenzen der
Störung zu
ermöglichen.
Dieses Verfahren kann jedoch zu zusätzlichem, niederfrequentem
Rauschen durch Vermischung mit dem Video- und/oder Audiosignal führen und
dadurch die BER des Fernsehempfängers herabsetzen.
-
Ein
Gerät und
ein Verfahren zur Abschirmung des Rauschens, das durch den I2C-Bus Datenverkehr wird in einem internationalen
Patentantrag beschrieben mit dem Titel „Verfahren und Gerät zur Abschirmung
des I2C-Bus Rauschens von dem Tuner in einem
Fernsehempfänger", eingereicht am
22. Dezember 1999, mit der Nr. PCT/US99/30775.
-
Das
darin beschriebene Gerät
ist mit einem Trenn-Puffer ausgestattet, der dem Empfänger nur dann
Datenübertragung
zum PLL-IC des Tuners erlaubt, wenn von einem Mikroprozessor ein
Abstimmbefehl ausgegeben wird. In einer Ausführung enthält der Trennpuffer ein Paar
von ODER-Gattern
mit entsprechenden Eingängen,
die mit dem Mikroprozessor verbunden sind und entsprechende Ausgänge, die
mit dem Tunerbaustein verbunden sind. Es kann jedoch Situationen
geben, in denen es erwünscht
ist, Daten vom Tunerbaustein zum Mikroprozessor zu übertragen.
Beispielsweise kann der Tunerbaustein ein Teil auf einer Leiterplatte
sein, die ein EEPROM beinhaltet, das Informationen trägt, die
der Mikroprozessor während Abstimmvorgänge benötigt. Weitere Angaben
siehe JP-A-60144857,
JP-A-11234158, die u. a. Abschirmvorrichtungen zur Rauschunterdrückung bekannt
machen.
-
Dem
entsprechend gibt es einen Bedarf für einen verbesserten Weg, um
die nachteilige Beeinflussung durch I2C-Busrauschen
von der PLL-Schaltung des Tuners fernzuhalten. Zum Erreichen dieser Anforderung
ist es jedoch wünschenswert,
dass der Mikroprozessor in der Lage ist, sowohl Daten zu senden
als auch zu empfangen, und zwar zum und vom Tuner und seinen zugehörigen Komponenten.
Zum Beispiel kann eine solche bidirektionale Kommunikationsfähigkeit
den Mikroprozessor in die Lage versetzen, den Betrieb eines Fernsehempfängers in
wirksamerer Weise zu steuern, und sie gestattet es, Bauteile effektiver
zu platzieren, da Bauteile, die eine Rauschabschirmung und Bauteile
die eine bidirektionale Kommunikationsfähigkeit brauchen, auf der selben
Leiterplatte untergebracht werden können. Die vorliegende Erfindung
beschäftigt
sich mit diesen und anderen Fragen.
-
Gemäß der vorliegenden
Erfindung werden eine Einrichtung und ein Verfahren (Ansprüche 1 und 9)
zur Rauschabschirmung eines Tuners mit einer rauschempfindlichen
Schaltung von einer Rauschquelle vorgestellt. Die Einrichtung enthält einen
digitalen Bus. Ein Prozessor gibt Taktsignale und erste Datensignale
aus und empfängt
zweite Datensignale über
den digitalen Bus. Ein bidirektionaler Puffer ist zwischen den digitalen
Bus und den Baustein geschaltet, der die rauschempfindliche Schaltung
enthält
und Schaltungen die Daten enthalten, die zum Prozessor geschickt
werden müssen.
Das Gerät
arbeitet in Abhängigkeit
von einem Steuersignal so, dass der bidirektionale Puffer in einer
ersten Betriebsart den Baustein von anderen Komponenten des digitalen
Busses trennt, und in einer zweiten Betriebsart die Taktsignale
und die Datensignale vom digitalen Bus zu dem Baustein, und Datensignale
von dem Baustein zu dem digitalen Bus überträgt.
-
Die
oben erwähnten
und andere Merkmale und Vorteile dieser Erfindung und die Weise,
wie sie zu erreichen sind, werden deutlicher hervortreten, und die
Erfindung wird unter Bezugnahme auf die folgende Beschreibung einer
realen Schaltung in Verbindung mit den dazugehörigen Schaltbildern besser verständlich sein,
wobei gilt:
-
1 ist
ein Schaltbild, das den betroffenen Bereich eines Fernsehsignalempfängers darstellt, der
für die
vorliegende Erfindung gilt;
-
2 ist
ein Schaltbild, das weitere Details des Tuners aus 1 zeigt;
und
-
3 ist
ein Flussdiagramm, das beispielhafte Schritte zur praktischen Umsetzung
dieser Erfindung darstellt.
-
Die
darin aufgeführten
Beispiele zeigen bevorzugte Lösungen
der Erfindung, und sie sollten in keiner Weise als Einschränkung ihres
Anwendungsbereichs aufgefasst werden.
-
Jetzt
wird auf die Zeichnungen Bezug genommen und speziell auf 1.
Es ist ein Schaltbild, das den betroffenen Bereich eines Fernsehsignalempfängers 100,
der zum Einsatz der vorliegenden Erfindung geeignet ist, zeigt.
In 1 umfasst der dargestellte Bereich des Fernsehsignalempfängers 100 einen
Mikroprozessor 101, einen Eingabe-/Ausgabeanschluss (I/O
Port) 102, eine Eingabe-Einheit 103,
eine serielle Taktleitung (SCL) 104, eine serielle Datenleitung
(SDA) 105, mehrere Integrierte Schaltungen (ICs) 106 bis 108,
einen bidirektionalen Puffer 109 und einen Tunerbaustein 110.
-
Mikroprozessor 101 ist
elektrisch mit dem E/A-Anschluss 102 verbunden
und tauscht Daten mit diesem aus. E/A-Anschluss 102 erhält Eingaben
von der Eingabe-Einheit 103,
die zum Beispiel eine in der Hand gehaltene Fernbedienung sein könnte. Mikroprozessor 101 ist
auch elektrisch mit einem I2C (IIC) verbunden,
der SCL 104 und SDA 105 enthält. Mikroprozessor 101 kommuniziert
mit den ICs 106 bis 108 über SCL. Während dieser Kommunikation
arbeiten Mikroprozessor 101 als ein Master-IC, und die
ICs 106 bis 108 als Slave-ICs, wie bereits vorher
dargelegt. Obwohl es in 1 nicht ausdrücklich gezeigt, beinhalten
SCL und SCA jeweils einen Einspeise-Widerstand (pull-up), die mit
einer neben dem Mikroprozessor 101 liegenden 5 V Spannungs-Quelle
verbunden sind. Gemäß einer
Beispiellösung
haben beide Widerstände
einen Wert von 2.2 K Ohm. Die Ausdrücke Mikroprozessor und Prozessor
sind dabei austauschbar.
-
Wie
in 1 bezeichnet, ist SCL 104 eine Leitung,
die vom Mikroprozessor erzeugte Taktsignale transportiert. Umgekehrt
ist SDA 105 eine bidirektionale Leitung, die Datensignale
zwischen Mikroprozessor und anderen Komponenten wie die ICs 106 bis 108 und
Tunerbaustein austauscht. Zum Zwecke des Beispiels und zur Erklärung werden
in 3 nur drei ICs, namentlich ICs 106 bis 108,
gezeigt. In der Praxis können
jedoch eine größere oder
geringere Anzahl solcher ICs mit dem I2C-Bus
verbunden sein.
-
Der
bidirektionale Puffer 109 ist elektrisch mit dem Mikroprozessor 101 und
ICs 106 bis 108 über den I2C-Bus,
das heißt
SCL 104 und SDA 105. Der bidirektionale Puffer 109 umfasst
die Transistoren Q1 bis Q4 und die Widerstände R1 bis R6. Alle Transistoren
Q1 bis Q1 werden vorzugsweise als NPN-Bipolar-Flächentransistoren (BJT: Bipolar
Junction Transistor) ausgeführt,
wie zum Beispiel ein BC847B-Transistor von ST Microelectronics.
Der Einsatz von BJTs im ausgeführten
bidirektionalen Puffer ist besonders vorteilhaft, da BJTs gegenüber FETs
(Feldeffekt Transistor) oder IC-Schaltern einen deutlichen Kostenvorteil
bieten und trotzdem bidirektionale Eigenschaften ermöglichen.
FETs können bessere
Anschalt- bzw. Abschaltzeiten
bieten. In Schaltungen, in denen diese Eigenschaften nicht nötig sind,
liefern BJTs die erforderliche bidirektionale Funktionalität zu deutlich
niedrigeren Kosten.
-
Die
Widerstände
R1 bis R6 nach 1 zeigen bevorzugte Impedanzwerte,
und zwar haben R1 und R4 je 51 KOhm, die Widerstände R2, R3, R5 und R6 jeweils
10 KOhm. Natürlich
könnten
auch andere Werte eingesetzt werden. Allerdings müssen die Werte
R2, R3, R5 und R6 sorgfältig
ausgewählt
werden, so dass die Funktion des I2C-Busses
nicht nachteilig beeinflusst wird. In der hier vorliegenden Lösung wurden
die Werte von R1 und R4 ausgewählt, um
eine erwünschte
Spannung zu erhalten während der
Mikroprozessor mit Baustein 110 und mit anderen ICs 106 – 108 kommuniziert.
In diesem Fall ist es nötig,
die Spannung auf einer Höhe
zu halten, die den anderen ICs 106 – 108 erlaubt, Empfangsbestätigungen
zu liefern und die erforderlichen Anstiegs- und Abfallzeiten einzuhalten.
-
Das
steuernde Trennsignal, das den Baustein 110 isoliert, wird
vorzugsweise von dem Mikroprozessor bereitgestellt, es kann aber,
wenn nötig, auch
aus einer anderen Quelle geliefert werden. Das Trennsignal wird
an die entsprechenden Anschlussklemmen gelegt, die mit der Basis
der Transistoren Q2 und Q4 betriebsmäßig verbunden sind. Der bidirektionale
Puffer 109 überträgt Signale
selektiv, zum Beispiel zwischen Mikroprozessor 101 und
dem Tunerbaustein 110 in Abhängigkeit von dem Steuersignal,
das an den Anschlussklemmen anliegt. Das bedeutet, dass der bidirektionale
Puffer wie ein Schalter arbeitet, der die Kommunikation zwischen
Mikroprozessor 101 und Tunerbaustein 110 ermöglicht und auch
den Tunerbaustein von dem Rauschen des Datenverkehrs auf dem I2C-Bus trennt (d.h. SCL 104 und
SDA 105), wenn der Mikroprozessor 101 mit den ICs 106 bis 108 Daten
austauscht.
-
Im
Betrieb werden die Transistoren Q1 und Q3 des bidirektionalen Puffers
ausgelegt, um wie folgt zu arbeiten: (1) In einem Sättigungszustand,
um den Signaldurchgang zwischen I2C-Bus
und Tunerbaustein 110 zu ermöglichen, und (2) in einem Sperrzustand
den Signaldurchgang zu verhindern, und dadurch den Tunerbaustein 110 von
jedem Datenrauschen zu isolieren. Signalfluss zwischen dem I2C-Bus und dem Tunerbaustein 110 wird
angeschaltet durch Einspeisung von Strom in die Basisanschlüsse der
Transistoren Q1 und Q3, der ausreicht, um den Sättigungszustand zu erreichen.
Bei beiden Transistoren Q1 und Q3 werden die Emitter- und Kollektoranschlüsse auf
den Logisch-Hoch (High)-Zustand gezogen, und ein Logisch-Niedrig
(Low)-Signal an einem der beiden Anschlüsse bewirkt ein Niedrig-Signal
an dem anderen Anschluss. Die Transistoren Q2, R2 und Q4, R4 bilden
Schalter, die die Emitter voll aussteuern. Die Impedanzwerte der
Widerstände
R2 und R4 sind gerade so niedrig gewählt, dass der Sättigungszustand
sicher eintritt, und gute Signaldurchgänge am Tunerbaustein 110 gemessen werden,
sobald der bidirektionale Puffer 109 den Signaldurchgang
freigibt. Werden die Impedanzwerte der Widerstände R2 und R4 jedoch zu niedrig
bemessen, könnten übermäßig hohe
Ströme
fließen, die
von den mit dem I2C-Bus verbunden Bauteilen (z.B. ICs 106 bis 108)
abgeleitet werden müssen.
-
Gemäß einer
Beispiellösung
kann das Steuersignal, das an die Sperrklemmen des bidirektionalen
Puffers 109 gelegt wird, jedes digitale Signal sein, welches
einen Logisch-Niedrig-Zustand
unter 600 mV und Logisch-Hoch größer als
1,5 V liefert.
-
Tunerbaustein 110 umfasst
einen Tuner 111, ein EEPROM 112 und einen Zwischenfrequenz-Abwärtskonverter 113.
Entsprechend einer Beispielschaltung ist der Tuner als separater
Baustein ausgeführt,
der mit dem Chassis eines Fernsehsignalempfängers verbunden ist. Natürlich können die
Komponenten des Tunerbausteins 110 auch aus Einzelelementen
aufgebaut sein. Tuner 111 empfängt und verarbeitet analoge
und/oder digitale Bild- und/oder Tonsignale, um daraus ZF -Signale
zu erzeugen. Weitere Einzelheiten zu dem Tuner 111 werden
später
unter Bezugnahme auf 2 angegeben. Obwohl in der Beispielschaltung
Tunerbaustein 110 bereits den Tuner 111, EEPROM 112 und
ZF-Baustein 113 enthält, ist
dies so zu verstehen, dass weitere Vorrichtungen, die Rauschabschirmung
oder bidirektionalen Datenaustausch benötigen, mit ihrer Mehrzahl von
Bauelementen auf einer eigenen Leiterplatte in Baustein 110 einbezogen
werden könnten.
-
EEPROM 112 speichert
Daten wie z.B. u. a. zur elektronischen Abstimmung oder die der
Mikroprozessor 101 zur Steuerung des Fernsehsignalempfängers 100,
vor allem während
des Abstimmvorganges benutzt, um das dynamische Filter (tracking
filter), die Automatische Verstärkungsregelung (AGC)
usw. einzustellen. Um bei der vorliegenden Beispielschaltung zu
bleiben, liest der Mikroprozessor, über SDA 105 und den
bidirektionalen Puffer 109, gespeicherte Daten aus dem
EEPROM 112. Mit diesen Daten steuert der Mikroprozessor 101 verschiedene
Abläufe
im Fernsehsignalempfänger 100.
-
ZF-Abwärtskonverter 113 führt eine
abwärts gerichtete
Frequenzumsetzung mit den ZF-Signalen des Tuners 111 aus.
Gemäß Beispielschaltung
kann der Abwärtskonverter 113 digitale
und/oder analoge Bild- und/oder
Tonsignale verarbeiten. Sie werden, umgesetzt von dem Umsetzer 113,
einer Demodulationsschaltung und/oder einer zusätzlichen Ton- und/oder Bildverarbeitungsschaltung
(nicht gezeichnet) nach 1 zugeführt. Fernsehsignalempfänger 100 enthält die eben
erwähnten
Schaltungen.
-
In
Bezug auf 2 zeigt ein Schaltbild weitere
Einzelheiten des Tuners 111 der 1. Danach umfasst
Tuner 111 eine PLL 121 mit einem Oszillator 122 (z.B.
spannungsgesteuert) und einem Frequenz-Abwärtskonverter 123,
der mit PLL 121 über eine
Signalleitung 124 verbunden ist. PLL 121 erhält Takt-
und Datensignale von dem Mikroprozessor 101 über SCL 104 und
SDA 105, bzw. werden diese selektiv von dem bidirektionalen
Puffer 109 zur PLL 121 geleitet. U.a. können diese
Signale die Einzelfrequenzen, die der Oszillator 122 erzeugt,
steuern. Weil PLL 121 gegenüber Rauschen aus dem Datenverkehr über den
I2C-Bus empfindlich ist, kann man hierin
Tuner 111 und/oder PLL 121 eine „Rauschempfindliche
Vorrichtung" nennen.
-
Konverter 123 des
Tuners 111 erhält
Signale 120, wie digitale und/oder analoge Bild- und/oder Tonsignale
(z.B. Fernsehsignale). Diese Empfangssignale werden über Satellit,
Kabel, terrestrisch, drahtlos, Glasfaser und/oder andere Weise geliefert.
Konverter 123 verwandelt die empfangenen Signale entsprechend
der vom Oszillator 122 der PLL 121 erzeugten Einzelfrequenz
in ZF-Signale und übergibt sie
dem ZF-Konverter 113.
-
Unter
Bezug auf 3 werden in einem Flussdiagramm
beispielhaft Ablauf-Schritte der vorliegenden Erfindung dargestellt.
Als Beispiel und zur Erklärung
werden die Schritte von 3 in Bezug auf Fernsehsignalempfänger 100 in 1 und 2 beschrieben.
-
Mit
Schritt 301 liefert ein Benutzer über Eingabevorrichtung 103 ein
bestimmtes Signal 120. Daraufhin steuert Mikroprozessor 101 den
bidirektionalen Puffer 109 mit Schritt 302, so
dass Signaldurchgang und damit Kommunikation mit Tuner 111 möglich wird.
Sobald Signaldurchgang möglich
ist, übermittelt
Mikroprozessor 101 ein Signal über den I2C-Bus
und den bidirektionalen Puffer 109 an Tuner 111.
Dies bewirkt, dass das gewählte
Signal 120 zu dem Abwärtskonverter 123 des
Tuners 111 zur Weiterverarbeitung mit Schritt 303 verbunden
wird. Wie bereits früher
erwähnt,
kann das gewählte
Signal 120 ein digitales und/oder analoges Bild und/oder
Tonsignal (z.B. Fernsehsignal) sein. Außerdem kann das ausgewählte Signal 120 über Satellit,
Kabel, terrestrisch, drahtlos, Glasfaser und/oder andere, Fachleuten
bekannte Möglichkeiten,
geliefert werden.
-
Im
nächsten
Schritt 304 überträgt Mikroprozessor 101 ein
Signal zu PLL 121 des Tuners 111 über den
I2C-Bus und den bidirektionalen Puffer 109 und
bewirkt dadurch, dass PLL 121 eine bestimmte Frequenz erzeugt.
Mit Schritt 305 nutzt der Mikroprozessor 101 die
bidirektionalen Eigenschaften des I2C-Busses
und des Puffers 109, um Daten aus dem EEPROM 112 des
Tunerbausteins 110 zu lesen. In einer Beispielschaltung
liest Mikroprozessor 110 Steuerdaten aus dem EEPROM, die
sich auf Filter des Tuners 111 beziehen. In diesem Fall
steuert der Mikroprozessor 101 Filtereinstellungen des
Tuners 111, indem er ein geeignetes Steuersignal über I2C-Bus und Puffer 109 zum Tuner 111 überträgt. Man
erkennt jedoch, dass andere Dateninhalte vom Mikroprozessor 101 gelesen
und zur Steuerung des Fernsehsignalempfängers benutzt werden könnten.
-
Mit
Schritt 306 steuert der Mikroprozessor den Fernsehempfänger 100 auf
der Basis der aus dem EEPROM 112 gelesenen Daten. Schritte 305 und 306 können getrennt
oder gemeinsam unter Berücksichtigung
der Schritte 303 und 304 ausgeführt werden.
Dies hängt
davon ab, ob es erforderlich ist, Daten aus dem EEPROM zu lesen,
wenn der Tuner vom Mikroprozessor angesprochen wird. In der vorliegenden
Beispielschaltung enthält
EEPROM 112 Daten, die vom Fernseher 100 während eines
Abstimmvorgangs genutzt werden. Diese Daten werden vom EEPROM 112 gelesen,
während
die Abstimmbefehle zu dem Tuner 111 übertragen werden. Im Schritt 307 steuert
der Mikroprozessor 101 den bidirektionalen Puffer 109 so,
dass kein Signaldurchgang möglich
ist. Dadurch wird Tunerbaustein 110 vom I2C-Bus
und jedem Rauschen darauf getrennt.
-
Im
Schritt 308 kombiniert der Konverter 123 des Tuners 111 das
gewählte
Signal 120 mit der von PLL 121 hergestellten Frequenz
zur Erzeugung eines ZF-Signals. Dann wird im Schritt 309 dieses ZF-Signal durch ZF-Abwärtskonverter 113 und
andere Schaltkreise (nicht eingezeichnet) weiterverarbeitet, um
ein Ausgangsignal wie Bild und/oder Ton zu erzeugen. In der vorliegenden
Schaltungsausführung,
in der es wünschenswert
ist, Kommunikation zwischen Mikroprozessor 101 und Tunerbaustein 110 während der
Abstimmvorgänge
bereitzustellen, wird es vorgezogen, Kommunikation nur während bestimmter
erforderlicher Zeitabschnitte anzuschalten. Zum Beispiel ist nach
einem Kanalwechsel Kommunikation zwischen Prozessor und Tunerbaustein erwünscht.
-
Aber
nach dem Ende des Abstimmvorgangs oder nach Ablauf einer vordefinierten
Zeitspanne nach Start des Abstimmvorgangs, ist es wünschenswert,
den bidirektionalen Puffer in eine Betriebsart zu bringen, in dem
der Prozessor und der Tunerbaustein voneinander getrennt sind.
-
Wie
beschrieben, ermöglicht
die vorliegende Erfindung in vorteilhafter Weise bidirektionale
Kommunikation zwischen Mikroprozessor 101 und Tunerbaustein 110,
und auch den Tunerbaustein 110 von dem Rauschen auf dem
arbeitenden I2C-Bus zu trennen, wenn der
Mikroprozessor 101 mit den ICs 106 bis 108 Daten
austauscht. Durch die Trennung des Tunerbausteins 110 vom
Rauschen auf dem I2C-Bus wird ein wesentlicher Rauschanteil
von der PLL 121 des Tuners ausgeschlossen. PLL 121 rastet
dadurch auf einer bestimmten, gewünschten Frequenz ein. Dementsprechend
erzeugt PLL 121 eine saubere Einzelfrequenz zur Signalmischung,
und ein im Wesentlichen rauschfreies ZF-Signal entsteht.
-
Obwohl
die vorliegende Erfindung unter Bezug auf einen Fernsehempfänger beschrieben
wurde, kann sie in verschiedenen Systemen mit oder ohne Anzeigevorrichtungen
angewendet werden. Die Begriffe „Fernsehsignalempfänger", "Fernsehempfänger" oder „Fernsehsystem", die hierbei verwendet werden,
sollen auf verschiedene, eingeschlossene Arten von Vorrichtungen
und Systemen verweisen. Sie sind aber nicht auf Fernsehgräte oder
Monitore beschränkt,
die ein Display einschließen,
und auch nicht auf Systeme und Vorrichtungen wie ein Vorschaltgerät („set-top-box"), Video(Tape)Rekorder (VTR),
DVD-Abspielgerät
(player), Videospiele-Box oder Camcorder (PVR-Personal Video Recorder) und
andere Vorrichtungen ohne Bildanzeige (display device). Darüber hinaus
wird diese Erfindung gern von solchen Fachleuten angewendet werden,
die sich mit Systemen digitaler Signalübertragung über einen I2C-Bus
befassen. Andere Signale und Systeme können zur Verdeutlichung eingeschlossen
werden, sind aber nicht darauf beschränkt: isochrone Information,
die zu einem Fernsehempfänger übertragen
wird, oder digitalisierte Daten, die z.B. zwischen Computern über Kabelmodems
oder andere Einrichtungen übertragen
werden.
-
Obwohl
diese Erfindung auf der Grundlage einer bevorzugten Ausführung beschrieben
wurde, kann sie im Rahmen dieser Veröffentlichung weiter verändert werden.
Dieser Patentantrag verfolgt daher die Absicht, alle Variationen, Nutzungen
oder Anpassungen der Erfindung abzudecken, die ihre allgemeinen
Prinzipien benutzen. Weiterhin verfolgt dieser Antrag die Absicht,
solche Ansätze
aus der vorliegenden Offenlegung abzudecken, die sich innerhalb bekannter
oder gebräuchlicher
Anwendung bewegen, zu der diese Erfindung gehört, und die in den Rahmen der
anhängenden
Patentansprüche
fallen.