CN1547847A - 在电视信号接收机中用于隔离调谐器噪声的方法和设备 - Google Patents

Abstract

一种用于将不耐噪声装置(110)与包含了数字总线(104/105)的噪声源进行隔离的设备(100)。处理器(101)通过数字总线(104/105)输出时钟信号和第一数据信号并且接收第二数据信号。双向缓冲器(109)是耦合在数字总线(104/105)与不耐噪声装置(110)之间的，该不耐噪声装置(110)是布置在调谐器模块中的。设备(100)工作以便根据控制信号，双向缓冲器(109)选择通过从数字总线(104/105)到不耐噪声装置(110)的时钟信号和第一数据信号，和从不耐噪声装置(110)到数字总线(104/105)的第二数据信号。

Description

在电视信号接收机中用于隔离调谐器噪声的方法和设备

本发明总体涉及电视信号接收机，更具体地说涉及用于降低电视信号接收机调谐器模块的锁相环(“PLL”)电路中噪声干扰的方法，同时还允许该调谐器模块和控制器单元之间的双向通信。

电视系统，诸如高清晰度电视(“HDTV”)系统典型地使用了包含调谐器、数字中频(“IF”)电路、数字解调集成电路(“IC”)的前端。该系统可以使用集成电路间(“IIC”-典型地称作是“I平方C”)总线从微处理器控制。

IIC总线是双线、允许两个IC同时通过总线路径进行通信的双向数字总线。以“主”操作方式工作的IC启动总线上的数据传输操作，并且产生允许数据传输的时钟信号。以“从”操作方式工作的IC是被主IC操作的或者与主IC通信的IC，从而该从IC被指示发送或者接收数据。每个IC有其自己唯一的地址并且主IC启动和中止通信。

串行时钟线(“SCL”)在IIC总线上从主IC向从IC传送时钟信号。当在总线上传输数据时，每个主IC典型地生成自己的时钟信号。IIC总线的第二双向线典型的是串行数据线(“SDA”)，它是使用串行数字处理来传输数据的。典型地使用一个或者更多的位来作为确认位。根据一实例性的设计，当SCL和SDA都保持在逻辑高态时，在IIC总线上两个IC之间不能进行数据传输。在SDA上从逻辑高态转变到逻辑低态，同时SCL处于逻辑高态，指示通过IIC总线交换数字数据的起始条件。相反，在SDA上从逻辑低态转变到逻辑高态，同时SCL处于逻辑高态，指示停止条件。主IC典型地为SDA上传输的数字数据的每个位生成一个时钟脉冲，并且SDA上的逻辑态仅仅在SCL上的时钟信号处于逻辑低态时才能被改变。

多个IC典型地共用一条IIC总线。例如电视信号接收机的控制器中的微处理器使用一条IIC总线与该接收机中的许多IC进行通信。然而这种通信会在该电视接收机中产生操作上的问题。特别是，已经发现由起主IC作用的微处理器进行的同时总线流通量在该电视接收机的调谐器中造成相噪声干扰。更具体地说，相噪声干扰会被引入到与IIC总线串联耦合的调谐器的PLL。该PLL作为频率可变音调发生器进行工作，并且微处理器通过该IIC总线控制PLL的振荡器频率。当微处理器向总线上的其他IC发送命令时，PLL对于总线流通量是敏感的，以至于没有产生被锁定在特殊期望频率处的音调，而产生了在期望音调频率附近的其他范围的频率。

例如，在具有4MHz振荡器的PLL中，任一由微处理器产生的偶然性的噪声信号会被与IIC总线连接的PLL IC的其他引脚接收。该噪声被加到最终的频率上。因此，在用户选择701MHz的信道并且电视系统需要44MHz处的降频变换的IF信号的情况下，则该PLL必须产生一个被锁定在745MHz频率处的音调。通常，将701MHz的电视信号和745MHz的音调信号进行混合而产生一个被锁定在44MHz处的IF信号。然而附加的噪声将产生该音调频率附近的其他谐波频率，从而造成该IF信号在44MHz附近范围的波动。

最终，该总线噪声被加到输入数字视频和/或音频信号，并且造成电视接收机的误码率(“BER”)特性的恶化。最后该误码会在用户正在观看的视频中显示为附加或者是丢失的亮度和色度像素成份，并且造成音频输出中的喀嗒声和砰曝声。类似的是，当处理模拟电视信号时，IIC总线噪声会造成图像失真和/或音频输出中的不期望的变音和/或声音颤动。

通过加宽解调IC的载波跟踪回路的带宽可以在一定程度上补偿由IIC总线流通量所造成的相噪声干扰，从而允许“追踪出”该恶化。然而，这样的方法可能允许附加的低频噪声与该视频和/或音频信号进行合成，从而使得电视接收机的BER恶化。

在1999年12月22日提交的申请号为No PCT/US99/30775的国际申请“在电视信号接收机中用于隔离调谐器噪声的方法和设备”中说明了用于隔离由IIC总线流通量所产生的噪声的设备和方法。其中所描述的设备提供了一种隔离缓冲器，当微处理器发出调谐命令时仅仅允许接收机向调谐器的锁相环IC传输数据。在一实施方案中，该隔离缓冲器包含了一对OR门，该OR门具有与微处理器耦合的各自的输入端和与调谐器模块耦合的各自的输出端。当微处理器向该调谐器模块发送命令时这种设备是适合的。然而可能会存在期望从调谐器模块向微处理器传输数据的情况。例如，该调谐器模块可能是包含了EEPROM的电路板的一部分，而该EEPROM包含了在调谐时该微处理器所需要的信息。

因此需要一种改进的方法来防止IIC总线噪声对调谐器的PLL电路的负面影响。然而为了满足这个需要，期望该微处理器能够向调谐器和其相关组件传送信号或者是从调谐器和其相关组件接收信号。例如这种双向通信能力使得微处理器以更加有效的方式来控制电视接收机的工作，并且因为需要噪声隔离的组件可以与要求具有与主处理单元双向通信的能力的组件放置在相同的电路板上，从而允许更加有效地布置组件。本发明解决这些以及其他的问题。

根据本发明，提供了一种用于将具有不耐噪声器件的调谐器模块与噪声源隔离的设备。该设备包含了数字总线。处理器通过该数字总线来输出时钟信号和第一数据信号并且接收第二数据信号。双向缓冲器被耦合在数字总线和模块之间，该模块包含了不耐噪声器件和含有必须传输给处理器的数据的器件。根据控制信号，该设备工作以便处于第一操作方式的双向缓冲器将该模块与数字总线上的其他组件隔离，并且在第二操作方式时钟信号和数据信号从数字总线传送到模块，并且数据信号从模块传输到数字总线。

通过结合附图来参考下面本发明的实施方案的说明，将能更好的理解本发明，而且本发明的上述和其他的特征和优点以及实现它们的方法将更加显而易见，其中：

图1示出了适合于实施本发明的电视信号接收机的相关部分；

图2进一步详细说明了图1的调谐器；以及

图3示意了用于实施本发明的实例性步骤的流程图。

在此的实例是说明本发明的优选的实施方案，并且构造的这些实例并不在于以任一方式来限制本发明的范围。

现在参考附图，更具体地是参考图1，示出了适合于实施本发明的电视信号接收机100的相关部分。在图1中，所示的电视信号接收机100的部分包含了微处理器101、输入/输出(“I/O”)端口102、输入单元103、串行时钟线(“SCL”)104、串行数据线(“SDA”)105、多个集成电路(“IC”)106到108，双向缓冲器109和调谐器模块110。

微处理器101是与I/O端口102电气连接的，并且与其交换信号。I/O端口102接收来自输入单元103的输入，输入单元103例如可以实现为手持式的遥控单元。微处理器101还与包含了SCL104和SDA105的集成电路间(“IIC”)总线电气连接。微处理器101通过SCL104和SDA105与IC106到108进行通信。在此通信期间，微处理器101是作为主IC进行工作，IC106到108是作为从IC进行工作，正如前面所讨论的。尽管在图1中没有明显地示出，但是最好将与5V电源相连的上拉电阻器包含在SCL104和SDA105中靠近微处理器101的位置。根据实例性的实施方案，这两个电阻器的阻值是2.2K欧姆。为了此处的这些目的，术语“微处理器”和“处理器”认为是可以互换的。

如图1所表明的，SCL104是携带有微处理器101产生的时钟信号的线。相反，SDA105是微处理器101与其他组件诸如IC106到108和调谐器模块110之间交换数据信号的双向线。为了举例和解释的目的，在图1中仅仅示出了三个IC，即IC106到108。然而在实际中，更多数量和更少数量的这样的IC均可以被连接到IIC总线。

双向缓冲器109是通过IIC总线即SCL104和SDA105而电气连接到微处理器101和IC106到108。双向缓冲器109包含了晶体管Q1到Q4和电阻器R1到R6。每个晶体管Q1到Q4优选地被实现为NPN型双极结型晶体管(“BJT”)，例如可以从ST Microelectronics获得的BC847B型晶体管。使用BJT来实施双向缓冲器109是特别有利的，这是因为BJT与场效应晶体管(“FET”)或者是IC开关相比，大大降低了成本，同时仍然保持双向能力。FET可以提供更好的上升和下降时间方面的优点。然而，在不需要改进上升和下降时间的应用中，使用BJT可以以相当低的成本来提供所需要的双向功能。

电阻器R1到R6呈现出图1所示的优选的阻抗值。即每个电阻器R1和R4是51K欧姆，每个电阻器R2、R3、R5和R6是10K欧姆。当然也可以使用其他的阻抗值。然而，必须仔细地选择电阻器R1、R2、R4和R5的阻抗值以便IIC总线的工作不会受到负面的影响。在本实施方案中，当微处理器101与模块110和其他的IC106-108进行通信时，选择R1和R4的阻抗值以保持期望的电压。在这种情况下，必须保持电压在允许其他的IC106-108提供确认的电平，同时维持所需要的上升和下降时间。

隔离模块110的截止控制信号优选的是由微处理器101提供的，但是在需要时也可以由其他的源来提供。该截止控制信号施加到截止控制端子，该截止控制端子在操作时是与晶体管Q2和Q4的基极结相连接的。双向缓冲器109根据施加到截止控制端子的控制信号选择通过例如微处理器101和调谐器模块110之间的信号。即双向缓冲器109作为开关，使得微处理器101和调谐器模块110之间能进行通信，而且当微处理器101与IC106到108进行通信时还将调谐器模块110与IIC总线(即SCL104和SDA105)上的流通量噪声隔离。

在工作时，配置双向缓冲器109的晶体管Q1和Q3，使其工作在：(1)饱和方式，以使得IIC总线和调谐器模块110之间能进行信号传输，以及(2)截止模式，以禁止信号传输，并且从而将调谐器模块110与IIC总线上的任一流通量噪声隔离。通过给充分的进入饱和方式的晶体管Q1和Q3的基极结提供电流使得IIC总线和调谐器模块110之间能进行信号传输。对于晶体管Q1和Q3，发射板和集电板结被拉到逻辑高态，并且在两者任一结上的逻辑低信号将会造成在另一结上的逻辑低信号。共发射极饱和开关是通过晶体管Q2和电阻器R2，以及通过晶体管Q4和电阻器R4来形成的。当双向缓冲器109允许信号通过时，设置电阻器R2和R4的阻抗值低到足以确保进入饱和方式即可，并且在调谐器模块110测量到良好的信号转换。然而若设置电阻器R2和R4的阻抗值太低的话，会造成一定会被连接到IIC总线的装置(例如IC106到108)吸收的过量电流。根据实例性的实施方案，施加到双向缓冲器109的截止控制端子的控制信号可以是表示低于600毫伏的逻辑低态和高于1.5伏的逻辑高态的任一数字信号。

调谐器模块110包含了调谐器111、电可擦除可编程只读存储器(“EEPROM”)112和中频(“IF”)降频变换器113。根据实例性的实施方案，调谐器模块110实现为与电视信号接收机的主板相连的独立模块。当然，调谐器模块110的组件也可以被实现为分离的组件。调谐器111接收并且操作数字和/或模拟格式的视频和/或音频信号，从而产生IF信号。参考图2将在后面给出关于调谐器111的进一步的细节。尽管本实施方案中的调谐器模块110包含了调谐器111、EEPROM112和IF模块113，但是应当理解的是对于需要噪声隔离或者双向通信的其他装置也能被包含在模块110中，该模块110可能含有多个放置在特殊电路板上的组件。

EEPROM112存储数据，诸如电子对准数据和/或其他的数据，可以被例如微处理器101使用来控制电视信号接收机100的工作，特别是在调谐时，例如设置跟踪滤波器、设置AGC点等。根据本实施方案，微处理器101可以通过SDA105和双向缓冲器109从EEPROM 112中选择地读出所存储的数据。根据该读出数据，微处理器101控制电视信号接收机100的各种操作。

IF降频变换器113执行调谐器111提供的IF信号的降频变换操作。根据实例性的实施方案，IF降频变换器113能够降频变换数字和/或模拟格式的视频和/或音频信号。来自IF降频变换器113的降频变换的输出被提供给解调电路和/或附加的音频和/或视频处理电路(没有示出)，如图1所示。根据实例性的实施方案，电视信号接收机100包含了用于解调和处理数字和/或模拟格式的视频和/或音频信号的电路。

参考图2，进一步详细示出了图1所示的调谐器111。如图2所示，调谐器111包含了具有振荡器(例如电压控制振荡器)122的锁相环(“PLL”)121和通过信号线124连接到PLL121的降频变换器123。当通过双向存储器109，时钟信号和数据信号被选择性地传输到PLL121时，PLL121分别通过SCL104和SDA105接收来自微处理器101的该时钟信号和数据信号。除了其它用途外，这些所接收的信号可以控制振荡器122所产生的音调的频率。因为PLL121对于IIC总线的流通量噪声是敏感的，因此调谐器111和/或PLL121在此可以被称作是“不耐噪声装置”。

调谐器111的降频变换器123接收信号120，诸如数字和/或模拟格式的视频和/或音频信号(例如电视信号)。这些接收的信号可以通过例如卫星、电缆、陆地、无线电、光纤和/或其他的设备来提供。降频变换器123根据PLL121的振荡器122所产生的音调频率而将接收的信号转换成IF信号，并且向IF降频变换器113提供该IF信号。

现在参考图3，示出了用于实现本发明的实例性步骤的流程图。出于实例和解释的目的，将联系图1和图2的电视信号接收机100说明图3的步骤。

在步骤301，用户通过输入单元103提供一输入来选择特殊的信号120。响应该用户输入，微处理器101在步骤302控制双向缓冲器109以允许信号通过，并且从而使得与调谐器111能进行通信。在步骤303，一旦允许了信号通过，微处理器101通过IIC总线和双向缓冲器109向调谐器111传输信号，从而使选择的信号120被耦合到调谐器111的降频变换器123，用于进一步处理。如在此前面所表明的，选择的信号120可以是数字和/或模拟格式的视频和/或音频信号(例如电视信号)。此外选择的信号120可以通过例如卫星、电缆、陆地、无线电、光纤和/或其他本领域的技术人员所公知的设备提供给调谐器111。

接下来，在步骤304，微处理器101通过IIC总线和双向缓冲器109向调谐器111的PLL121传输信号，从而使得PLL121产生特殊的频率音调。在步骤305，微处理器101使用IIC总线的双向通信能力和双向缓冲器109从调谐器模块110的EEPROM112中读出数据。根据实例性的实施方案，微处理器101从涉及调谐器111的滤波器的EEPROM112中读出控制数据。这里微处理器101通过IIC总线和双向缓冲器109向调谐器111传输适当的控制信号来控制调谐器111的滤波器设置。然而应当承认的是，微处理器101可以读出其他类型的数据并且被用来控制电视信号接收机100。

在步骤306，微处理器101根据从EEPROM112中读出的数据来控制电视信号接收机100。考虑到步骤303和304，可以分开执行或者一起执行步骤305和306，这取决于当微处理器101访问调谐器111时是否需要从EEPROM中读出数据。在该实施方案中，EEPROM112包含了在调谐时电视100使用的数据，并且当调谐命令被传输到调谐器111时从EEPROM112中读出该数据。在步骤307，微处理器101控制双向缓冲器109以禁止信号通过，从而将调谐器模块110与IIC总线隔离，并且与IIC总线上的任一噪声隔离。

在步骤308，调谐器111的降频变换器123将选择的信号120与PLL121产生的频率音调合成起来而产生IF信号。然后在步骤309，该所产生的IF信号被IF降频变换器113和其他的电路(没有示出)进一步处理从而产生一输出，诸如视频和/或音频输出。在该实施方案中——其中期望的是，在调谐时使得微处理器101与调谐器模块110之间能进行通信——优选的是使得仅在某些要求的时间中进行通信。例如，在信道变换之后，期望的是使得处理器与调谐器模块之间进行通信，但是调谐结束后或者在开始调谐之后经过预定时间，期望的是在隔离处理器与调谐器模块的操作方式中放置双向缓冲器。

如在此说明的，本发明方便地使得微处理器101与调谐器模块110之间能进行双向通信，并且当微处理器101与总线上的IC106到108进行通信时还将调谐器模块110与IIC总线上的流通量噪声隔离。通过将调谐器模块110与IIC总线上的流通量噪声隔离，基本上消除了调谐器模块110的PLL121中的噪声，从而将PLL121锁定在特殊期望的频率。因此，PLL121产生了用于信号混合的清楚的音调，并且基本上产生了没有噪声的IF信号。

尽管联系电视信号接收机说明了本发明，但是本发明可用于各种具有或者不具有显示器装置的系统中，并且在此使用的短语“电视信号接收机”、“电视接收机”或者是“电视系统”其意图在于包含了各种类型的设备和系统，这些设备和系统包含了但是不局限于：含有显示器装置的电视机或者监视器，以及系统或者设备诸如机顶盒、录像机(“VTR”)、多功能数码光盘(“DVD”)播放器、视频游戏盒(video gamebox)、个人录像机(“PVR”)或者其他可能不合有显示器装置的设备。另外，本领域的技术人员将要理解的是，在IIC总线上进行数字信号通信的任一系统中可以实施本发明。示意性的其他信号和系统可以包括，但是不局限于：传输给电视接收机的同步信息或者是通过例如电缆调制解调器或其他的设备而在计算机之间传输的数字数据。

虽然说明了具有优选设计的本发明，但是在本公开的精神和范围内可以进一步修改本发明。因此本申请其意图在于含盖使用其基本原理的本发明的任一变型、用途或者是修改。另外本申请其意图在于，含盖从属于本发明并且落入所附权利要求书所限制内的对于本技术领域是公知的或者是通常实施的对于本公开的偏离。

Claims (16)

1.一种电视信号处理设备(100)，包含了：

数字总线(104/105)；

一种含有处理器(101)的控制器组件，该处理器(101)与数字总线耦合，用于通过数字总线(104/105)输出时钟信号和第一数据信号并且接收第二数据信号；

前端组件，含有具有不耐噪声装置的调谐器模块以及数据存储装置(112)，该不耐噪声装置是耦合到降频变换器的；和

双向缓冲器(109)，它耦合在数字总线(104/105)与调谐器模块之间，

其中，在第一操作方式中双向缓冲器(109)将调谐器模块与处理器隔离，并且在第二操作方式中传输从处理器到调谐器模块的时钟信号和第一数据信号，并且还传输从调谐器模块到处理器的第二数据信号。

2.权利要求1的电视信号处理设备，其中双向缓冲器(109)包含了：

第一晶体管(Q1)，用于选择通过从数字总线(104/105)到调谐器模块的时钟信号；以及

第二晶体管(Q3)，用于选择通过从数字总线到不耐噪声装置(110)的第一数据信号，并且选择通过从调谐器模块到数字总线的第二数据信号。

3.权利要求2的电视信号处理设备，其中第一和第二晶体管(Q1/Q3)

是双极结型晶体管。

4.权利要求1的电视信号处理设备，其中数字总线(104/105)是集成电路间总线。

5.权利要求1的电视信号处理设备，其中调谐器模块(110)包含了用于产生频率可变音调的锁相环(121)。

6.权利要求5的电视信号处理设备，其中降频变换器(123)是与锁相环(121)耦合的，用于将多个电视信号(120)中的一个与一个频率可变音调混合从而产生中频电视信号。

7.权利要求6的电视信号处理设备，其中双向缓冲器响应使得调谐发生的信道变换命令，而工作在第二操作方式。

8.权利要求7的电视信号处理设备，其中双向缓冲器在接收到信道变换命令后，持续预定时间周期工作在第二操作方式，然后自动回复到第一操作方式。

9.用于将调谐器模块(110)与电视信号接收机中的噪声源进行隔离的方法，包含了步骤：

从处理器(101)向数字总线(104/105)发送时钟信号和第一数据信号；

通过数字总线在调谐器模块接收时钟信号和第一数据信号；

从调谐器模块向双向缓冲器发送第二数据信号，该双向缓冲器选择性地将调谐器模块与数字总线耦合；以及

通过数字总线和双向缓冲器(109)在处理器(101)接收第二数据信号，

其中，在第一操作方式中双向缓冲器将调谐器模块与处理器隔离，并且在第二操作方式中传输从数字总线到不耐噪声装置的时钟信号和第一数据信号，并且还传输从调谐器模块到数字总线的第二数据信号。

10.权利要求9的方法，其中

接收时钟信号步骤包含了通过第一晶体管(Q1)选择通过从数字总线到调谐器模块的时钟信号；以及

接收第二数据信号步骤包含了通过第二晶体管(Q3)选择通过从数字总线到调谐器模块的第一数据信号，和从调谐器模块到数字总线的第二数据信号。

11.权利要求10的方法，其中第一和第二晶体管(Q1/Q3)是双极结型晶体管。

12.权利要求9的方法，其中调谐器模块包含了用于产生频率可变音调的锁相环(121)。

13.权利要求12的方法，其中调谐器模块进一步包含了与锁相环(121)耦合的用于将多个电视信号(120)中的一个与一个频率可变音调混合，从而产生中频电视信号的降频变换器(123)。

14.权利要求13的方法，进一步包含了步骤：

接收启动调谐的信道变换命令，双向缓冲器响应该调谐而工作在第二操作方式以便允许处理器向调谐器模块发送调谐命令。

15.权利要求14的方法，其中接收信道变换命令的步骤包含了在启动调谐而经过预定时间以后，双向缓冲器回复到第一操作方式，从而将调谐器模块与处理器隔离。

16.权利要求9的方法，其中时钟信号、第一数据信号和第二数据信号是通过集成电路间总线而被传输的。