JP2000244604A - 低電力対応の高速ディジタル・データ信号受信方法及び装置 - Google Patents
低電力対応の高速ディジタル・データ信号受信方法及び装置Info
- Publication number
- JP2000244604A JP2000244604A JP2000034415A JP2000034415A JP2000244604A JP 2000244604 A JP2000244604 A JP 2000244604A JP 2000034415 A JP2000034415 A JP 2000034415A JP 2000034415 A JP2000034415 A JP 2000034415A JP 2000244604 A JP2000244604 A JP 2000244604A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- signal processor
- data
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Power Sources (AREA)
- Dc Digital Transmission (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】
【課題】高速で動作するプロセッサ回路を含むデータ通
信装置において、消費電力を節約するために、通常は低
電力リッスン・モードで動作し、高速モード処理時にな
ると自動的に高速モードに切替り、高速モード処理が終
了すると自動的に低電力リッスン・モードに戻るような
システムが必要とされている。 【解決手段】低速のデータ転送速度で動作する第１のデ
ジタル信号プロセッサは、デジタル電子データ信号の先
行信号部を受信し処理すると、高速な第２のデジタル信
号プロセッサを起動する。高速の第２のデジタル信号プ
ロセッサは、起動され後続信号部を処理する。デジタル
電子データ信号の処理を完了すると、高速の第２のデジ
タル信号プロセッサは自動的にリッスン・モードに戻
る。
信装置において、消費電力を節約するために、通常は低
電力リッスン・モードで動作し、高速モード処理時にな
ると自動的に高速モードに切替り、高速モード処理が終
了すると自動的に低電力リッスン・モードに戻るような
システムが必要とされている。 【解決手段】低速のデータ転送速度で動作する第１のデ
ジタル信号プロセッサは、デジタル電子データ信号の先
行信号部を受信し処理すると、高速な第２のデジタル信
号プロセッサを起動する。高速の第２のデジタル信号プ
ロセッサは、起動され後続信号部を処理する。デジタル
電子データ信号の処理を完了すると、高速の第２のデジ
タル信号プロセッサは自動的にリッスン・モードに戻
る。
Description
【０００１】
【発明の属する技術分野】本発明は、概してデータ通信
装置に関し、特に、高速で動作するプロセッサ回路を含
むデータ通信装置に関する。
装置に関し、特に、高速で動作するプロセッサ回路を含
むデータ通信装置に関する。
【０００２】
【従来の技術】データ通信ハードウェアには、大抵、高
速でデータを処理する回路が含まれている。例として、
高速赤外線（ＦＩＲ）ハードウェア内の論理回路の一般
的な速度は、４８ＭＨｚである。一般に、装置が高速に
動作するほど、その装置が消費する電力は大きくなる。
データ通信装置が立上げられる時、およびデータを受信
している時、データを送信している時、データを処理し
ている時又はデータ信号の発生を待機している（リッス
ン・モード）時はいつも、電力が消費される。装置は、
受信モード、送信モード又は処理モードの時、高速で動
作する必要がある。しかしながら、リッスン・モードの
時は、発生しないこともあり得る信号を待っている間、
多くの電力が消費される可能性がある。
速でデータを処理する回路が含まれている。例として、
高速赤外線（ＦＩＲ）ハードウェア内の論理回路の一般
的な速度は、４８ＭＨｚである。一般に、装置が高速に
動作するほど、その装置が消費する電力は大きくなる。
データ通信装置が立上げられる時、およびデータを受信
している時、データを送信している時、データを処理し
ている時又はデータ信号の発生を待機している（リッス
ン・モード）時はいつも、電力が消費される。装置は、
受信モード、送信モード又は処理モードの時、高速で動
作する必要がある。しかしながら、リッスン・モードの
時は、発生しないこともあり得る信号を待っている間、
多くの電力が消費される可能性がある。
【０００３】リッスン・モード中の電力消費の問題に対
する以前の解決法は、シリアル赤外線（ＳＩＲ）装置に
おいて見られるように低速で実行するか、または、デー
タを受信する前に、オペレータがマニュアルで装置をリ
ッスン・モードにするというかであった。しかしなが
ら、これらの解決法ではいずれもペナルティを伴い、逆
の結果を招くことになる。すなわち、低速で動作するこ
とによって、許容できないほどデータ処理が低速となる
場合がある。また、オペレータの介入を必要とする場
合、オペレータの作業負荷が加わり、オペレータが適当
な時に装置をリッスン・モードとしなかった場合にデー
タが喪失する可能性がある。また、オペレータが適当な
時に装置をリッスン・モードから戻さなかった場合、電
力が不必要に消費されることとなる
する以前の解決法は、シリアル赤外線（ＳＩＲ）装置に
おいて見られるように低速で実行するか、または、デー
タを受信する前に、オペレータがマニュアルで装置をリ
ッスン・モードにするというかであった。しかしなが
ら、これらの解決法ではいずれもペナルティを伴い、逆
の結果を招くことになる。すなわち、低速で動作するこ
とによって、許容できないほどデータ処理が低速となる
場合がある。また、オペレータの介入を必要とする場
合、オペレータの作業負荷が加わり、オペレータが適当
な時に装置をリッスン・モードとしなかった場合にデー
タが喪失する可能性がある。また、オペレータが適当な
時に装置をリッスン・モードから戻さなかった場合、電
力が不必要に消費されることとなる
【０００４】
【発明の解決しようとする課題】従って、通信装置が、
低電力リッスン・モードで動作し、受信モード、処理モ
ードおよび送信モード中には自動的に高速に切替り、受
信、処理又は送信していない時は自動的に低電力リッス
ン・モードに戻るよう切替るシステムが必要とされてい
る。
低電力リッスン・モードで動作し、受信モード、処理モ
ードおよび送信モード中には自動的に高速に切替り、受
信、処理又は送信していない時は自動的に低電力リッス
ン・モードに戻るよう切替るシステムが必要とされてい
る。
【０００５】
【課題を解決するための手段】本発明の出願書類では、
電力を節約しながらデジタル電子信号を処理する方法お
よび装置が開示されている。一般に、デジタル電子回路
は、高速で動作するほど電力を消費する。デジタル電子
信号を処理しながら電力を節約するための以前の方法と
しては、低速で動作するか、または予期された信号の受
信中においてのみ回路をオンにするようマニュアルで介
入させていた。好ましい実施の形態では、本発明は、マ
ニュアルでの介入が無く、かつデータ転送速度が低下す
ること無く、そのような回路で自動的に電力消費を低減
する技術を提供する。
電力を節約しながらデジタル電子信号を処理する方法お
よび装置が開示されている。一般に、デジタル電子回路
は、高速で動作するほど電力を消費する。デジタル電子
信号を処理しながら電力を節約するための以前の方法と
しては、低速で動作するか、または予期された信号の受
信中においてのみ回路をオンにするようマニュアルで介
入させていた。好ましい実施の形態では、本発明は、マ
ニュアルでの介入が無く、かつデータ転送速度が低下す
ること無く、そのような回路で自動的に電力消費を低減
する技術を提供する。
【０００６】好ましい実施の形態では、デジタル電子受
信回路は、送受信装置にもなり得る電子信号受信機を備
えている。デジタル電子受信回路は、デジタル電子デー
タ信号を受信し、その信号を第１のデジタル信号プロセ
ッサおよび第２のデジタル信号プロセッサに送信する。
デジタル電子データ信号は、データ転送速度の遅い先行
信号部と、データ転送速度の速い後続信号部とから構成
されている。先行信号部の一般的なデータ転送速度は、
約９，６００ビット／秒から１１５，２００ビット／秒
であり、後続信号部の一般的なデータ転送速度は、約
９，６００ビット／秒から４メガビット／秒である。な
お、これらは一般的なデータ転送速度であり、本発明は
ここで述べられている速度に限定されない、ということ
は留意すべきである。必要なことは、先行信号のデータ
転送速度が後続信号のデータ転送速度より低速であると
いうことだけである。
信回路は、送受信装置にもなり得る電子信号受信機を備
えている。デジタル電子受信回路は、デジタル電子デー
タ信号を受信し、その信号を第１のデジタル信号プロセ
ッサおよび第２のデジタル信号プロセッサに送信する。
デジタル電子データ信号は、データ転送速度の遅い先行
信号部と、データ転送速度の速い後続信号部とから構成
されている。先行信号部の一般的なデータ転送速度は、
約９，６００ビット／秒から１１５，２００ビット／秒
であり、後続信号部の一般的なデータ転送速度は、約
９，６００ビット／秒から４メガビット／秒である。な
お、これらは一般的なデータ転送速度であり、本発明は
ここで述べられている速度に限定されない、ということ
は留意すべきである。必要なことは、先行信号のデータ
転送速度が後続信号のデータ転送速度より低速であると
いうことだけである。
【０００７】リッスン・モードでは、デジタル電子受信
回路はデジタル電子データ信号の受信を待機しており、
このモードでは概して、高速のデータ転送速度で動作す
る第２のデジタル信号プロセッサを停止させておくこと
により電力が節約される。低速のデータ転送速度で動作
する第１のデジタル信号プロセッサは、デジタル電子デ
ータ信号を受信すると、デジタル電子データ信号の先行
信号部を処理し、高速な第２のデジタル信号プロセッサ
を起動する。この先行信号部は、概して予め指定された
プロトコルを含む信号である。高速な第２のデジタル信
号プロセッサは、起動されると、後続信号部を処理す
る。代表的な実施の形態では、デジタル電子データ信号
を完了すると、高速の第２のデジタル信号プロセッサが
自動的に停止状態になり、デジタル電子受信回路がリッ
スン・モードに戻る。
回路はデジタル電子データ信号の受信を待機しており、
このモードでは概して、高速のデータ転送速度で動作す
る第２のデジタル信号プロセッサを停止させておくこと
により電力が節約される。低速のデータ転送速度で動作
する第１のデジタル信号プロセッサは、デジタル電子デ
ータ信号を受信すると、デジタル電子データ信号の先行
信号部を処理し、高速な第２のデジタル信号プロセッサ
を起動する。この先行信号部は、概して予め指定された
プロトコルを含む信号である。高速な第２のデジタル信
号プロセッサは、起動されると、後続信号部を処理す
る。代表的な実施の形態では、デジタル電子データ信号
を完了すると、高速の第２のデジタル信号プロセッサが
自動的に停止状態になり、デジタル電子受信回路がリッ
スン・モードに戻る。
【０００８】代表的な実施の形態では、デジタル電子受
信回路がリッスン・モードである間、データ転送速度が
高速なデジタル信号プロセッサを停止状態にすることに
より、データ転送速度を維持しながら電力が節約され
る。データ転送速度が低速のデジタル信号プロセッサ
が、デジタル電子データ信号の先行信号部における予め
指定されたプロトコル信号を検出した時、データ転送速
度の高速なデジタル信号プロセッサが自動的に起動され
る。すなわち、適切なプロトコル信号が検出された時、
データ転送速度の低速なデジタル信号プロセッサは、デ
ータ転送速度の高速なデジタル信号プロセッサを起動す
る信号を供給する。
信回路がリッスン・モードである間、データ転送速度が
高速なデジタル信号プロセッサを停止状態にすることに
より、データ転送速度を維持しながら電力が節約され
る。データ転送速度が低速のデジタル信号プロセッサ
が、デジタル電子データ信号の先行信号部における予め
指定されたプロトコル信号を検出した時、データ転送速
度の高速なデジタル信号プロセッサが自動的に起動され
る。すなわち、適切なプロトコル信号が検出された時、
データ転送速度の低速なデジタル信号プロセッサは、デ
ータ転送速度の高速なデジタル信号プロセッサを起動す
る信号を供給する。
【０００９】本発明の他の様相および利点は、本発明の
原理を例として示す添付図面と共に参照することによ
り、以下の詳細な説明から明らかとなろう。
原理を例として示す添付図面と共に参照することによ
り、以下の詳細な説明から明らかとなろう。
【００１０】添付図面は、本発明をより完全に説明する
ために用いられると共に、当業者によって本発明および
その固有の利点をよりよく理解するために用いることが
できる、視覚的表現を提供する。これらの図面におい
て、同じ参照数字は対応する要素を同一のものとみなし
ている。
ために用いられると共に、当業者によって本発明および
その固有の利点をよりよく理解するために用いることが
できる、視覚的表現を提供する。これらの図面におい
て、同じ参照数字は対応する要素を同一のものとみなし
ている。
【００１１】
【発明の実施の形態】１．序論 説明を目的として図面に示すように、本発明の出願書類
には、デジタル電子信号を処理する方法および装置が開
示されている。一般に、デジタル電子回路は、高速に動
作するほど電力を消費する。従来の方法では、低速で動
作するか、または予期された信号の受信中においてのみ
回路をオンにするようマニュアルで介入させていた。好
ましい実施の形態では、本発明は、マニュアルでの介入
が無く、かつデータ転送速度を低下させること無く、そ
のような回路における電力消費を自動的に低減する技術
を提供する。以下の詳細な説明では、およびいくつかの
図面では、同一の要素は同一の参照番号により同じもの
としてみなされている。
には、デジタル電子信号を処理する方法および装置が開
示されている。一般に、デジタル電子回路は、高速に動
作するほど電力を消費する。従来の方法では、低速で動
作するか、または予期された信号の受信中においてのみ
回路をオンにするようマニュアルで介入させていた。好
ましい実施の形態では、本発明は、マニュアルでの介入
が無く、かつデータ転送速度を低下させること無く、そ
のような回路における電力消費を自動的に低減する技術
を提供する。以下の詳細な説明では、およびいくつかの
図面では、同一の要素は同一の参照番号により同じもの
としてみなされている。
【００１２】２．代表的なデジタル電子受信回路 図１は、代表的な実施の形態で述べられるデジタル電子
受信回路１００の図である。このデジタル電子受信回路
１００は、電子信号受信機１１０を備え、これはまた送
受信装置にもなり得る。デジタル電子受信回路１００
は、デジタル電子データ信号１２０を受信し、そのデジ
タル電子データ信号１２０を、第１の信号経路１３０を
介して第１のデジタル信号プロセッサ１４０に送信する
か又は第２の信号経路１５０を介して第２のデジタル信
号プロセッサ１６０に送信する。デジタル電子データ信
号１２０は、先行信号部１７０と後続信号部１８０とか
ら構成されている。先行信号部１７０のデータ転送速度
は、後続信号部１８０のデータ転送速度より低速であ
る。先行信号部１７０のデータ転送速度を、本明細書で
は先行信号データ転送速度と言い、後続信号部１８０の
データ転送速度を、本明細書では後続信号データ転送速
度と言う。先行信号（１７０）データ転送速度の一般的
なデータ転送速度は、約９，６００ビット／秒から１１
５，２００ビット／秒であり、後続信号（１８０）デー
タ転送速度の一般的なデータ転送速度は、約９，６００
ビット／秒から４メガビット／秒である。なお、これら
は一般的なデータ転送速度であり、本発明はここで示す
速度に限定されないということは留意すべきである。必
要なのは、先行信号（１７０）データ転送速度が後続信
号（１８０）データ転送速度より低速であるということ
だけである。
受信回路１００の図である。このデジタル電子受信回路
１００は、電子信号受信機１１０を備え、これはまた送
受信装置にもなり得る。デジタル電子受信回路１００
は、デジタル電子データ信号１２０を受信し、そのデジ
タル電子データ信号１２０を、第１の信号経路１３０を
介して第１のデジタル信号プロセッサ１４０に送信する
か又は第２の信号経路１５０を介して第２のデジタル信
号プロセッサ１６０に送信する。デジタル電子データ信
号１２０は、先行信号部１７０と後続信号部１８０とか
ら構成されている。先行信号部１７０のデータ転送速度
は、後続信号部１８０のデータ転送速度より低速であ
る。先行信号部１７０のデータ転送速度を、本明細書で
は先行信号データ転送速度と言い、後続信号部１８０の
データ転送速度を、本明細書では後続信号データ転送速
度と言う。先行信号（１７０）データ転送速度の一般的
なデータ転送速度は、約９，６００ビット／秒から１１
５，２００ビット／秒であり、後続信号（１８０）デー
タ転送速度の一般的なデータ転送速度は、約９，６００
ビット／秒から４メガビット／秒である。なお、これら
は一般的なデータ転送速度であり、本発明はここで示す
速度に限定されないということは留意すべきである。必
要なのは、先行信号（１７０）データ転送速度が後続信
号（１８０）データ転送速度より低速であるということ
だけである。
【００１３】第１のデジタル信号プロセッサ１４０を、
本明細書では低速デジタル信号プロセッサ１４０とも言
う。また、第２のデジタル信号プロセッサ１６０を、高
速デジタル信号プロセッサ１６０とも言う。先行信号部
１７０を先行信号１７０および低速信号部１７０とも言
い、後続信号部１８０を後続信号１８０および高速信号
部１８０とも言う。先行データ転送速度は、低速データ
転送速度とも言い、後続データ転送速度は高速データ転
送速度とも言う。
本明細書では低速デジタル信号プロセッサ１４０とも言
う。また、第２のデジタル信号プロセッサ１６０を、高
速デジタル信号プロセッサ１６０とも言う。先行信号部
１７０を先行信号１７０および低速信号部１７０とも言
い、後続信号部１８０を後続信号１８０および高速信号
部１８０とも言う。先行データ転送速度は、低速データ
転送速度とも言い、後続データ転送速度は高速データ転
送速度とも言う。
【００１４】リッスン・モードでは、デジタル電子受信
回路１００はデジタル電子データ信号１２０の受信を待
機しており、このモードでは該して、第２のデジタル信
号プロセッサ１６０を停止状態としておくことにより電
力が節約される。第１のデジタル信号プロセッサ１４０
は、デジタル電子データ信号１２０を受信すると、デジ
タル電子データ信号１２０の先行信号部１７０を処理
し、制御経路１９０を介して第２のデジタル信号プロセ
ッサ１６０を起動する。先行信号部１７０は、一般に予
め指定されたプロトコルを有する信号である。第２のデ
ジタル信号プロセッサ１６０は、起動されると、後続信
号部１８０を処理する。代表的な実施の形態では、デジ
タル電子データ信号１２０を完了すると、第２のデジタ
ル信号プロセッサ１６０は自動的に停止状態となり、デ
ジタル電子受信回路１００はリッスン・モードに戻る。
回路１００はデジタル電子データ信号１２０の受信を待
機しており、このモードでは該して、第２のデジタル信
号プロセッサ１６０を停止状態としておくことにより電
力が節約される。第１のデジタル信号プロセッサ１４０
は、デジタル電子データ信号１２０を受信すると、デジ
タル電子データ信号１２０の先行信号部１７０を処理
し、制御経路１９０を介して第２のデジタル信号プロセ
ッサ１６０を起動する。先行信号部１７０は、一般に予
め指定されたプロトコルを有する信号である。第２のデ
ジタル信号プロセッサ１６０は、起動されると、後続信
号部１８０を処理する。代表的な実施の形態では、デジ
タル電子データ信号１２０を完了すると、第２のデジタ
ル信号プロセッサ１６０は自動的に停止状態となり、デ
ジタル電子受信回路１００はリッスン・モードに戻る。
【００１５】代表的な実施の形態では、デジタル電子受
信回路１００がリッスン・モードにある間、データ転送
速度が高速な第２のデジタル信号プロセッサ１６０を停
止状態とすることにより、データ転送速度を維持しなが
ら電力が節約される。第１のデジタル信号プロセッサ１
４０が、デジタル電子データ信号１２０の先行信号部１
７０における予め指定されたプロトコル信号を検出した
時、第２のデジタル信号プロセッサ１６０が自動的に起
動される。すなわち、適当なプロトコル号が検出される
と、第１のデジタル信号プロセッサ１４０は、データ転
送速度の高速なデジタル信号プロセッサ１６０を起動す
る信号を供給する。
信回路１００がリッスン・モードにある間、データ転送
速度が高速な第２のデジタル信号プロセッサ１６０を停
止状態とすることにより、データ転送速度を維持しなが
ら電力が節約される。第１のデジタル信号プロセッサ１
４０が、デジタル電子データ信号１２０の先行信号部１
７０における予め指定されたプロトコル信号を検出した
時、第２のデジタル信号プロセッサ１６０が自動的に起
動される。すなわち、適当なプロトコル号が検出される
と、第１のデジタル信号プロセッサ１４０は、データ転
送速度の高速なデジタル信号プロセッサ１６０を起動す
る信号を供給する。
【００１６】３．デジタル電子受信回路の動作フローチ
ャート 図２に、代表的な実施の形態におけるデジタル電子受信
回路１００の動作のフローチャートを示す。 ブロック２１０：電子信号受信機によって受信される電
子信号が、すべて低速デジタル信号プロセッサ１４０に
転送される。 ブロック２２０：予め指定されたプロトコルの低速信号
部１７０が受信されたか否か判断する。 ブロック２３０：高速デジタル信号プロセッサ１６０が
起動される。 ブロック２４０：高速デジタル信号プロセッサ１６０が
デジタル電子データ信号１２０の高速信号部１８０を処
理する。 ブロック２５０：高速デジタル信号プロセッサ１６０が
停止状態となる。 以下、図２に示すフローチャートの詳細を説明する。図
２のブロック２１０において、デジタル電子受信回路１
００は、リッスン・モードである。ブロック２１０で
は、電子信号受信機１１０によって受信される電子信号
が、すべて低速デジタル信号プロセッサ１４０に転送さ
れる。そして、ブロック２１０からブロック２２０に制
御が移る。
ャート 図２に、代表的な実施の形態におけるデジタル電子受信
回路１００の動作のフローチャートを示す。 ブロック２１０：電子信号受信機によって受信される電
子信号が、すべて低速デジタル信号プロセッサ１４０に
転送される。 ブロック２２０：予め指定されたプロトコルの低速信号
部１７０が受信されたか否か判断する。 ブロック２３０：高速デジタル信号プロセッサ１６０が
起動される。 ブロック２４０：高速デジタル信号プロセッサ１６０が
デジタル電子データ信号１２０の高速信号部１８０を処
理する。 ブロック２５０：高速デジタル信号プロセッサ１６０が
停止状態となる。 以下、図２に示すフローチャートの詳細を説明する。図
２のブロック２１０において、デジタル電子受信回路１
００は、リッスン・モードである。ブロック２１０で
は、電子信号受信機１１０によって受信される電子信号
が、すべて低速デジタル信号プロセッサ１４０に転送さ
れる。そして、ブロック２１０からブロック２２０に制
御が移る。
【００１７】予め指定されたプロトコルの低速信号部１
７０が受信されると、ブロック２２０からブロック２３
０に制御が移る。それ以外の場合は、ブロック２１０に
制御が戻る。
７０が受信されると、ブロック２２０からブロック２３
０に制御が移る。それ以外の場合は、ブロック２１０に
制御が戻る。
【００１８】ブロック２３０では、高速デジタル信号プ
ロセッサ１６０が起動される。そして、ブロック２３０
からブロック２４０に制御が移る。
ロセッサ１６０が起動される。そして、ブロック２３０
からブロック２４０に制御が移る。
【００１９】ブロック２４０では、高速デジタル信号プ
ロセッサ１６０がデジタル電子データ信号１２０の高速
信号部１８０を処理する。そして、ブロック２４０から
ブロック２５０に制御が移る。
ロセッサ１６０がデジタル電子データ信号１２０の高速
信号部１８０を処理する。そして、ブロック２４０から
ブロック２５０に制御が移る。
【００２０】ブロック２５０では、高速デジタル信号プ
ロセッサ１６０が停止状態となる。そして、ブロック２
５０からブロック２１０に制御が戻り、それによってデ
ジタル電子受信回路１００がリッスン・モードに戻る。
ロセッサ１６０が停止状態となる。そして、ブロック２
５０からブロック２１０に制御が戻り、それによってデ
ジタル電子受信回路１００がリッスン・モードに戻る。
【００２１】４．結論 本発明の出願書類において代表的な実施の形態を示して
いる方法および装置は、デジタル電子受信回路によって
デジタル電子データ信号を受信および処理する技術を提
供する。これによって、マニュアルでの介入が無く、か
つデータ転送速度が低下すること無く、それら回路にお
ける電力消費を低減するという利点が提供される。
いる方法および装置は、デジタル電子受信回路によって
デジタル電子データ信号を受信および処理する技術を提
供する。これによって、マニュアルでの介入が無く、か
つデータ転送速度が低下すること無く、それら回路にお
ける電力消費を低減するという利点が提供される。
【００２２】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００２３】（実施態様１）デジタル電子データ信号
（１２０）を処理する方法であって、（ａ）電子信号受
信機（１１０）により、先行信号（１７０）および後続
信号（１８０）から構成され、該先行信号（１７０）の
データ転送速度が該後続信号（１８０）のデータ転送速
度より低速であるデジタル電子データ信号（１２０）の
受信するステップと、（ｂ）前記電子信号受信機（１１
０）から第１のデジタル信号プロセッサ（１４０）に前
記先行信号（１７０）を転送するステップと、（ｃ）前
記第１のデジタル信号プロセッサ（１４０）により前記
先行信号（１７０）が受信されると、該第１のデジタル
信号プロセッサ（１４０）によって該先行信号（１７
０）を該先行信号（１７０）のデータ転送速度で処理す
るステップと、（ｄ）該先行信号（１７０）が前記第１
のデジタル信号プロセッサ（１４０）によって処理され
ると、（ｄ−１）第２のデジタル信号プロセッサ（１６
０）を起動するステップと、（ｄ−２）前記電子信号受
信機（１１０）から前記第２のデジタル信号プロセッサ
（１６０）に前記後続信号（１８０）を転送するステッ
プと、（ｄ−３）前記第２のデジタル信号プロセッサ
（１６０）によって該後続信号（１８０）を該後続信号
（１８０）のデータ転送速度で処理するステップとを含
む方法。
（１２０）を処理する方法であって、（ａ）電子信号受
信機（１１０）により、先行信号（１７０）および後続
信号（１８０）から構成され、該先行信号（１７０）の
データ転送速度が該後続信号（１８０）のデータ転送速
度より低速であるデジタル電子データ信号（１２０）の
受信するステップと、（ｂ）前記電子信号受信機（１１
０）から第１のデジタル信号プロセッサ（１４０）に前
記先行信号（１７０）を転送するステップと、（ｃ）前
記第１のデジタル信号プロセッサ（１４０）により前記
先行信号（１７０）が受信されると、該第１のデジタル
信号プロセッサ（１４０）によって該先行信号（１７
０）を該先行信号（１７０）のデータ転送速度で処理す
るステップと、（ｄ）該先行信号（１７０）が前記第１
のデジタル信号プロセッサ（１４０）によって処理され
ると、（ｄ−１）第２のデジタル信号プロセッサ（１６
０）を起動するステップと、（ｄ−２）前記電子信号受
信機（１１０）から前記第２のデジタル信号プロセッサ
（１６０）に前記後続信号（１８０）を転送するステッ
プと、（ｄ−３）前記第２のデジタル信号プロセッサ
（１６０）によって該後続信号（１８０）を該後続信号
（１８０）のデータ転送速度で処理するステップとを含
む方法。
【００２４】（実施態様２）前記第２のデジタル信号プ
ロセッサ（１６０）によって前記後続信号（１８０）が
処理されると、前記第２のデジタル信号プロセッサ（１
６０）を停止状態にするステップを更に含む、ことを特
徴とする実施態様１記載の方法。
ロセッサ（１６０）によって前記後続信号（１８０）が
処理されると、前記第２のデジタル信号プロセッサ（１
６０）を停止状態にするステップを更に含む、ことを特
徴とする実施態様１記載の方法。
【００２５】（実施態様３）前記第１のデジタル信号プ
ロセッサ（１４０）は汎用非同期送受信装置であり、前
記第２のデジタル信号プロセッサ（１６０）は高速赤外
線ブロックである、ことを特徴とする実施態様１記載の
方法。
ロセッサ（１４０）は汎用非同期送受信装置であり、前
記第２のデジタル信号プロセッサ（１６０）は高速赤外
線ブロックである、ことを特徴とする実施態様１記載の
方法。
【００２６】（実施態様４）前記先行信号（１７０）の
データ転送速度は、約９，６００ビット／秒から１１
５，２００ビット／秒の範囲にあり、前記後続信号（１
８０）のデータ転送速度は、約９，６００ビット／秒か
ら４メガビット／秒の範囲にある、ことを特徴とする実
施態様１記載の方法。
データ転送速度は、約９，６００ビット／秒から１１
５，２００ビット／秒の範囲にあり、前記後続信号（１
８０）のデータ転送速度は、約９，６００ビット／秒か
ら４メガビット／秒の範囲にある、ことを特徴とする実
施態様１記載の方法。
【００２７】（実施態様５）デジタル電子データ信号
（１２０）を処理する装置であって、（ａ） 先行信号
（１７０）および後続信号（１８０）から構成され、該
先行信号（１７０）のデータ転送速度が該後続信号（１
８０）のデータ転送速度より低速であるデジタル電子デ
ータ信号（１２０）を受信する電子信号受信機（１１
０）と、（ｂ） 該電子信号受信機（１１０）から前記
先行信号（１７０）が転送され、該先行信号（１７０）
を処理する第１のデジタル信号プロセッサ（１４０）
と、（ｃ） 該第１のデジタル信号プロセッサ（１４
０）により前記先行信号（１７０）を処理した後に起動
され、前記電子信号受信機（１１０）から前記後続信号
（１７０）が転送され、該後続信号（１８０）を処理す
る第２のデジタル信号プロセッサ（１６０）と、を具備
する、ことを特徴とする装置。
（１２０）を処理する装置であって、（ａ） 先行信号
（１７０）および後続信号（１８０）から構成され、該
先行信号（１７０）のデータ転送速度が該後続信号（１
８０）のデータ転送速度より低速であるデジタル電子デ
ータ信号（１２０）を受信する電子信号受信機（１１
０）と、（ｂ） 該電子信号受信機（１１０）から前記
先行信号（１７０）が転送され、該先行信号（１７０）
を処理する第１のデジタル信号プロセッサ（１４０）
と、（ｃ） 該第１のデジタル信号プロセッサ（１４
０）により前記先行信号（１７０）を処理した後に起動
され、前記電子信号受信機（１１０）から前記後続信号
（１７０）が転送され、該後続信号（１８０）を処理す
る第２のデジタル信号プロセッサ（１６０）と、を具備
する、ことを特徴とする装置。
【００２８】（実施態様６）前記第２のデジタル信号プ
ロセッサ（１６０）は更に、前記後続信号（１８０）が
処理された後に前記第２のデジタル信号プロセッサ（１
６０）を停止状態にするよう構成されている、ことを特
徴とする実施態様５記載の装置。
ロセッサ（１６０）は更に、前記後続信号（１８０）が
処理された後に前記第２のデジタル信号プロセッサ（１
６０）を停止状態にするよう構成されている、ことを特
徴とする実施態様５記載の装置。
【００２９】（実施態様７）前記第１のデジタル信号プ
ロセッサ（１４０）は汎用非同期送受信装置であり、前
記第２のデジタル信号プロセッサ（１６０）は高速赤外
線ブロックである、ことを特徴とする実施態様５記載の
装置。
ロセッサ（１４０）は汎用非同期送受信装置であり、前
記第２のデジタル信号プロセッサ（１６０）は高速赤外
線ブロックである、ことを特徴とする実施態様５記載の
装置。
【００３０】（実施態様８）前記先行信号（１７０）の
データ転送速度は、約９，６００ビット／秒から１１
５，２００ビット／秒の範囲であり、前記後続信号（１
８０）のデータ転送速度は、約９，６００ビット／秒か
ら４メガビット／秒の範囲である、ことを特徴とする実
施態様５記載の装置。
データ転送速度は、約９，６００ビット／秒から１１
５，２００ビット／秒の範囲であり、前記後続信号（１
８０）のデータ転送速度は、約９，６００ビット／秒か
ら４メガビット／秒の範囲である、ことを特徴とする実
施態様５記載の装置。
【００３１】本発明を好ましい代表的な実施の形態に関
連して詳細に説明したが、説明した実施の形態は例とし
て提示されたものであって限定するために提示されたも
のではない。当業者には、説明した実施の形態の形態お
よび詳細においてあらゆる変形が可能であり、それらは
特許請求の範囲内にある同等の実施の形態となるという
ことが理解されよう。
連して詳細に説明したが、説明した実施の形態は例とし
て提示されたものであって限定するために提示されたも
のではない。当業者には、説明した実施の形態の形態お
よび詳細においてあらゆる変形が可能であり、それらは
特許請求の範囲内にある同等の実施の形態となるという
ことが理解されよう。
【図１】代表的な実施の形態で述べられるデジタル電子
受信回路の図である。
受信回路の図である。
【図２】代表的な実施の形態におけるデジタル電子受信
回路の動作のフローチャートである。
回路の動作のフローチャートである。
１００：デジタル電子受信回路 １１０：電子信号受信機 １２０：デジタル電子データ信号 １４０：第１のデジタル信号プロセッサ １６０：第２のデジタル信号プロセッサ １７０：先行信号部 １８０：後続信号部
Claims (1)
- 【請求項１】 デジタル電子データ信号を処理する方法
であって、（ａ）電子信号受信機により、先行信号およ
び後続信号から構成され、該先行信号のデータ転送速度
が該後続信号のデータ転送速度より低速であるデジタル
電子データ信号の受信するステップと、（ｂ）前記電子
信号受信機から第１のデジタル信号プロセッサに前記先
行信号を転送するステップと、（ｃ）前記第１のデジタ
ル信号プロセッサにより前記先行信号が受信されると、
該第１のデジタル信号プロセッサによって該先行信号を
該先行信号のデータ転送速度で処理するステップと、
（ｄ）該先行信号が前記第１のデジタル信号プロセッサ
によって処理されると、（ｄ−１）第２のデジタル信号
プロセッサを起動するステップと、（ｄ−２）前記電子
信号受信機から前記第２のデジタル信号プロセッサに前
記後続信号を転送するステップと、（ｄ−３）前記第２
のデジタル信号プロセッサによって該後続信号を該後続
信号のデータ転送速度で処理するステップとを含む方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/249,644 US6161186A (en) | 1999-02-12 | 1999-02-12 | Lower power passive listen method for electronic devices |
| US249644 | 2003-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244604A true JP2000244604A (ja) | 2000-09-08 |
| JP3629395B2 JP3629395B2 (ja) | 2005-03-16 |
Family
ID=22944389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034415A Expired - Fee Related JP3629395B2 (ja) | 1999-02-12 | 2000-02-14 | 低電力対応の高速ディジタル・データ信号受信方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6161186A (ja) |
| JP (1) | JP3629395B2 (ja) |
| CN (1) | CN1139232C (ja) |
| DE (1) | DE19954359A1 (ja) |
| GB (1) | GB2350915B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096651A1 (fr) * | 2002-05-14 | 2003-11-20 | Fujitsu Limited | Circuit de commande de vitesse de communication, substrat de commande de vitesse de communication, et appareil de traitement d'informations |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560712B1 (en) * | 1999-11-16 | 2003-05-06 | Motorola, Inc. | Bus arbitration in low power system |
| US20050089037A1 (en) * | 2002-05-14 | 2005-04-28 | Fujitsu Limited | Communication speed control circuit, communication speed control board and information processing device |
| TWI511494B (zh) | 2012-02-29 | 2015-12-01 | Nat Univ Tsing Hua | 一種低耗電之無線感測網路系統與運作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2130405B (en) * | 1980-08-30 | 1984-11-21 | British Aerospace | Electronic calculator |
| US4677433A (en) * | 1983-02-16 | 1987-06-30 | Daisy Systems Corporation | Two-speed clock scheme for co-processors |
| US5202988A (en) * | 1990-06-11 | 1993-04-13 | Supercomputer Systems Limited Partnership | System for communicating among processors having different speeds |
| JP2862471B2 (ja) * | 1992-11-23 | 1999-03-03 | モトローラ・インコーポレイテッド | 電気回路 |
| US5453792A (en) * | 1994-03-18 | 1995-09-26 | Prime Image, Inc. | Double video standards converter |
| US5754094A (en) * | 1994-11-14 | 1998-05-19 | Frushour; Robert H. | Sound generating apparatus |
-
1999
- 1999-02-12 US US09/249,644 patent/US6161186A/en not_active Expired - Lifetime
- 1999-11-11 DE DE19954359A patent/DE19954359A1/de not_active Withdrawn
-
2000
- 2000-02-04 CN CNB001018639A patent/CN1139232C/zh not_active Expired - Fee Related
- 2000-02-11 GB GB0003239A patent/GB2350915B/en not_active Expired - Fee Related
- 2000-02-14 JP JP2000034415A patent/JP3629395B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003096651A1 (fr) * | 2002-05-14 | 2003-11-20 | Fujitsu Limited | Circuit de commande de vitesse de communication, substrat de commande de vitesse de communication, et appareil de traitement d'informations |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2350915A (en) | 2000-12-13 |
| CN1269655A (zh) | 2000-10-11 |
| GB0003239D0 (en) | 2000-04-05 |
| DE19954359A1 (de) | 2000-08-24 |
| JP3629395B2 (ja) | 2005-03-16 |
| CN1139232C (zh) | 2004-02-18 |
| US6161186A (en) | 2000-12-12 |
| GB2350915B (en) | 2003-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0573204B1 (en) | Network connection method | |
| EP2224311B1 (en) | System and method for energy savings through emulation of wake on lan in energy efficient ethernet | |
| US8291246B2 (en) | High speed network interface with automatic power management with auto-negotiation | |
| US7054947B2 (en) | Auto-negotiation method for high speed link in gigabit Ethernet using 1000 Base-T standard and apparatus thereof | |
| US20090119524A1 (en) | Energy Efficient Ethernet Using Active/Idle Toggling | |
| US5809313A (en) | Method and apparatus for powering-on a computer-based system via a network interface | |
| US8667311B2 (en) | Method and system for optimized power management for a network device supporting PCI-E and energy efficient ethernet | |
| US20070230484A1 (en) | Message buffer for a receiver apparatus on a communications bus | |
| US8027358B2 (en) | Dynamic link width modulation | |
| US7689852B2 (en) | Method and system for providing power management for an integrated gigabit ethernet controller | |
| US11909554B2 (en) | Period based bidirectional communication including transfer of control information via low power refresh signaling | |
| US7681051B2 (en) | Transitioning of a port in a communications system from an active state to a standby state | |
| US20100312909A1 (en) | Method and system for traffic based decisions for energy efficient networking | |
| JPH10233793A (ja) | 情報伝送システム | |
| KR102530347B1 (ko) | 반도체 장치 및 반도체 시스템 | |
| JP2000244604A (ja) | 低電力対応の高速ディジタル・データ信号受信方法及び装置 | |
| US8219691B1 (en) | Methods and apparatus for remotely waking up a computer system on a computer network | |
| US20030088796A1 (en) | Communication adapter | |
| TWI449369B (zh) | 節能網路裝置及其相關方法 | |
| US10754409B1 (en) | Energy efficient ethernet with multiple low-power modes | |
| WO2001047188A3 (en) | Power saving for mac ethernet control logic | |
| EP3563519B1 (en) | Technologies for a local network power management protocol | |
| JP2870337B2 (ja) | 通信装置 | |
| EP1507385A4 (en) | COMMUNICATION SPEED CONTROL CIRCUIT, COMMUNICATION SPEED CONTROL SUBSTRATE, AND INFORMATION PROCESSING APPARATUS | |
| JPH04209056A (ja) | 通信機能付きパーソナルコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20031208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |