JP3601342B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3601342B2 JP3601342B2 JP03184599A JP3184599A JP3601342B2 JP 3601342 B2 JP3601342 B2 JP 3601342B2 JP 03184599 A JP03184599 A JP 03184599A JP 3184599 A JP3184599 A JP 3184599A JP 3601342 B2 JP3601342 B2 JP 3601342B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- switching means
- power supply
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置にかかり、特に、レーザプリンタ、複写機又はファクシミリ等の電子写真応用装置で使用される電源装置に関する。
【０００２】
【従来の技術】
近年、上述のレーザプリンタ、複写機などの電子写真応用装置には、カラー化・高画質化・高速化により交流矩形波バイアスで出力デューティが非５０％で且つ高周波数のものが要望される傾向がある（例えば、１ｋＶｐ−ｐ、出力デューティ５０〜７０％、９ｋＨｚ）。また、機械の省エネ対応で機能アップしても消費電力の低減を強いられている。
【０００３】
従来は、特開昭５７−１２４７５７号公報記載の技術のように、正弦波発振器（矩形波でも同じ）を増幅してそのままトランスで昇圧していた。
【０００４】
また、特許登録第２８１６７１９号記載の技術のように直流・直流コンバータによる充電と高圧トランジスタによる放電により交流矩形波バイアス出力を発生させていた。
【０００５】
さらに、特開平６−１９７５４２号記載の技術では、負荷容量とＬＣ直列共振回路を構成し、共振エネルギーを回生させるものもあり、この方式では、電力損失を軽減でき高効率化に有効である。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開昭５７−１２４７５７号公報に記載の技術では、電源電圧からトランス駆動波形へのドロップ分が電力ロスとなり効率が悪く、特に高周波数ではそれが顕著となる。一方、特許登録第２８１６７１９号に記載の技術では、放電時の高圧トランジスタの電力ロスでやはり効率が悪く、また、矩形波バイアス出力波形の立ち上がりと立下りが直流・直流コンバータ特性及び高圧トランジスタの電流規格から高速化に限界があり高周波数には適さない。
【０００７】
また、特開平６−１９７５４２号公報に記載の技術では、プッシュプル駆動でＰＷＭ制御してその駆動タイミングが矩形波バイアス出力波形の立ち上がりと立下りタイミングを決めており、出力デューティが非５０％では駆動タイミングを出力周期の半周期位置からシフトした特殊なＰＷＭ制御が必要となる。従来のプッシュプル駆動のＰＷＭ制御は出力周期の半周期毎の駆動であり、ＰＷＭ制御回路は出力周波数の２倍の発振器から各プッシュプル駆動信号を分周して生成しているため、駆動タイミングは必ず出力周期の半周期位置となりシフトする事はできない。仮にプッシュプル駆動信号の片側にＲＣフィルタを入れ半周期位置から遅延しても、パルス幅よりシフト量が大きいためパルス幅が変化してしまい制御ができないという問題がある。
【０００８】
本発明は、上記問題を解決すべく成されたもので、高効率を実現するべく出力のデューティが非５０％の電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明は、容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、前記第１のスイッチング手段又は前記第２のスイッチング手段をオフする際に直列共振エネルギーを回生させる電源装置であって、電源出力のデューティに対応した非５０％のデューティのパルスを発生させるパルス発生手段と、前記パルス発生手段によって発生されたパルスの端部に対応して、前記第１のスイッチング手段及び前記第２のスイッチング手段を制御する制御パルスを生成するパルス生成手段と、を備えることを特徴としている。
【００１０】
このように本発明の構成によれば、パルス発生手段によって電源出力のデューティに応じてパルスを発生し、パルス生成手段によってパルス発生手段より発生されたパルスの端部、すなわち、パルスの立ち上がり、立下りに対応して第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成する。このように、電源出力のディーティに応じて第１のスイッチング手段及び第２のスイッチング手段の制御を行うため、電源出力のデューティが非５０％であっても第１のスイッチング手段及び第２のスイッチング手段を電源出力のデューティと同様に非５０％のデューティで制御することができる。すなわち、出力のデューティを非５０％とすることができる。
【００１１】
また、容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、前記第１のスイッチング手段又は前記第２のスイッチング手段をオフする際に直列共振エネルギーを回生させるため、消費される電力はＬＣ直列共振回路の抵抗成分のみとなり、電力損失の軽減により電源装置の電力効率を高効率化することができる。
【００１２】
なお、パルス生成手段は、パルス発生手段より発生されたパルスの端部に対応するトリガ信号を生成し、生成されたトリガ信号とパルス発生手段より発生されるパルスに応じて第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するようにしてもよい。
【００１３】
また、パルス生成手段が、パルス発生手段より発生されるパルスの立ち上がりに対応する第１のトリガ信号と、パルス発生手段より発生されるパルスの立下りに対応する第２のトリガ信号から第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するようにしてもよい。
【００１４】
なお、パルス発生手段の代わりに所定のパルスを入力して所定のパルスの端部、すなわち、パルスの立ち上がり、立下りに対応して第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するようにしてもよいし、パルス生成手段は、第１のスイッチング手段を制御する制御パルス、及び第２のスイッチング手段を制御する制御パルスのパルス幅を制御する時限動作回路を含むようにしてもよい。
【００１５】
また、前記インダクタンスは、個別インダクタンスの他に、昇圧トランスの漏れインダクタンスで構成してもよい。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。本実施の形態は、カラー電子写真複写機の現像器等の容量性負荷に交流のバイアス電圧を供給する電源装置に本発明を適用したものである。
［第１実施形態］
図１は、第１実施形態に係る電源装置１０の構成を示すブロック図である。
【００１７】
第１実施形態に係る電源装置１０は、容量性の負荷１２に接続され、この容量性の負荷１２と共にＬＣ直列共振回路を構成し直列共振エネルギーを回生させるインダクタンスと昇圧トランスを含む昇圧回路１４と、昇圧回路１４を構成するトランスの１次巻線側に第１のスイッチング手段及び第２のスイッチング手段と直列共振エネルギーを回生させるダイオードを含むプッシュプル駆動回路１６が接続されており、このプッシュプル駆動回路１６には、プッシュプル駆動回路１６の制御を行う制御回路１８が接続されて構成されている。
【００１８】
図２は、プッシュプル駆動回路１６及び昇圧回路１４の概略回路構成を示す図である。
図２において、Ｔは昇圧トランスを示すものであり、この昇圧トランスＴの１次巻線側には、所定電圧の直流電源Ｖｃｃが印加されるようになっている。また、昇圧トランスＴの１次巻線側には、プッシュプル駆動回路１６を構成する第１のスイッチング手段としてのトランジスタＴＲ１が直列に接続されているとともに、トランジスタＴＲ１よりも負荷側には、同じくプッシュプル駆動回路１６を構成する第２のスイッチング手段としてのトランジスタＴＲ２が並列に接続されている。また、トランジスタＴＲ１には、ダイオードＤ１がトランジスタＴＲ１の電流方向と逆向きとなるように並列に接続され、トランジスタＴＲ２には、ダイオードＤ２がトランジスタＴＲ２の電流方向と逆向きとなるように並列に接続されている。更に、トランジスタＴＲ２よりも負荷側には、容量性の負荷１２と共に直列ＬＣ共振回路を形成するインダクタンスＬ１が、１次巻線の正極側に直列に接続されている。また、電圧Ｖｃｃが印加される正極側には、大容量のコンデンサＣ１が１次巻線側の負極端子との間に接続されていると共に、１次巻線の負極側には、大容量のコンデンサＣ２が並列に接続されている。
ここで、スイッチング手段としてトランジスタを用いる構成としたが、ＦＥＴを用いる構成としてもよい。また、ダイオードとしてＦＥＴに内臓された寄生ダイオードを用いる構成としてもよい。
また、昇圧トランジスタＴの２次巻線側には、容量性負荷１２としての容量性の現像器が接続されている。さらに、昇圧トランジスタＴの２次巻線側には、現像器に直流バイアス電圧を印加するための直流バイアス電源２０と、交流バイアスコンデンサＣ３が並列に接続されている。
さて、本実施形態の制御回路１８は、図１に示すように、パルス発生手段としての発振器３０、トリガ生成回路３２、単安定マルチバイブレータ３４及び２つのＡＮＤ回路３６、３８によって構成されている。なお、トリガ生成回路３２、単安定マルチバイブレータ３４及び２つのＡＮＤ回路３６、３８は、本発明のパルス生成手段に相当する。
【００１９】
トリガ生成回路３２は、２つの微分回路４０、４２と反転回路４４及びＯＲ回路４６によって構成されており、発振器３０は、微分回路４０と反転回路４４を介して接続された微分回路４２に接続されており、微分回路４０、４２はそれぞれＯＲ回路４６に接続されている。
【００２０】
発振器３０より発信されたパルス信号は、微分回路４０でパルス信号の立ち上がりに対応したワンショットパルスが生成されて立ち上がりトリガ信号となる。また、反転回路４４を介して微分回路４２へ入力されたパルス信号からパルス信号の立下りに対応したワンショットパルスが生成されて立下りトリガ信号となる。
【００２１】
それぞれの微分回路４０、４２で生成された立ち上がりトリガ信号及び立下りトリガ信号は、ＯＲ回路４６で論理和され、発振器３０より発信されるパルス信号の立ち上がり、立下りに対応したワンショットパルスからなるトリガ信号が生成される。
【００２２】
トリガ生成回路３２は、単安定マルチバイブレータ３４に接続されており、単安定マルチバイブレータ３４は、ＡＮＤ回路３６、３８に接続されている。また、ＡＮＤ回路３６には、発振器３０が更に接続されており、ＡＮＤ回路３８には、反転回路４４を介して発振器３０が接続されている。
【００２３】
トリガ生成回路３２より単安定マルチバイブレータ３４にトリガ信号が入力され、トリガ信号毎に一定のパルス幅のパルスが生成され、２つのＡＮＤ回路３６、３８に出力される。ＡＮＤ回路３６は、発振器３０から出力されるパルス信号及び単安定マルチバイブレータ３４から出力されるパルス信号のＡＮＤをとり、プッシュプル駆動回路１６に出力し、ＡＮＤ回路３８は、発振器３０から出力され、反転回路４４によって反転されたパルス信号と、単安定マルチバイブレータ３４から出力されるパルス信号のＡＮＤをとり、同様にプッシュプル駆動回路１６に出力する。
【００２４】
続いて、単安定マルチバイブレータ３４の構成について図３を参照して説明する。
【００２５】
図３に示すように、単安定マルチバイブレータ３４は、ＩＣタイマ５０に時限抵抗Ｒ及び、時限コンデンサＣが接続されて構成されている。トリガ生成回路３２は、ＩＣタイマ５０との論理整合用の反転回路を介して、単安定マルチバイブレータ３４に接続されている。ＩＣタイマ５０は、市販のＩＣタイマ５０を使用しており、その構成は２つのコンパレータ５２、５４、コンパレータ入力に比較用電圧レベルを与える分圧抵抗Ｒｉ、ＲＳフリップフロップ５６、出力アンプ５８及びトランジスタＴＲｉによって主に構成されている。
【００２６】
また、昇圧トランスＴの２次巻線側と上述したＩＣタイマ５０の間に出力検出制御回路４８が接続されたおり、ＩＣタイマ５０に入力される基準電圧レベルはこの出力検出制御回路４８によりレベルコントロールされ、出力結果に応じてパルス幅制御が行われる。
【００２７】
次に、第１実施形態の電源装置の作用について、図４に示す各部のタイミングチャートを参照して説明する。
【００２８】
発振器３０より、出力と周波数及びディーティが同一のパルス信号ａがトリガ生成回路３２に発振される。トリガ生成回路３２に入力されたパルス信号ａは、微分回路４０で、パルス信号の立ち上がりに対応したワンショットパルスｃが生成される。また、反転回路４４によって反転されたパルス信号ｂは、微分回路４２によって発振器３０より発振されるパルス信号ａのパルス立下りに対応したワンショットパルスｄが生成される。
【００２９】
それぞれ生成されたワンショットパルスｃ、ｄは、ＯＲ回路４６に入力されると論理和がとられて発振器３０より発振されるパルス信号ａの立ち上がりと立下りタイミングに対応するトリガ信号ｅが生成される。
【００３０】
トリガ信号ｅは、単安定マルチバイブレータ３４に入力し単発のパルス信号ｆを発生させる。
【００３１】
図５に単安定マルチバイブレータ３４の各部の動作波形を示す。
【００３２】
ここで、トリガ信号ｅが単安定マルチバイブレータ３４のＩＣタイマ５０に入力されるとタイマ出力ｆがハイとなり、タイマ内部のトランジスタＴＲｉが開放状態となり時限コンデンサＣに時限抵抗Ｒを介して充電が始まる。時限コンデンサＣの電圧ｋが基準電圧ｌに達するとＩＣタイマ５０内部のコンパレータ５２で比較判断しタイマ出力ｆがローとなり、時限コンデンサＣはＩＣタイマ５０内部のトランジスタＴＲｉで短絡される。よって、トリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号がタイマ出力ｆに生成される。
【００３３】
また、タイマ出力ｆは基準電圧レベルでパルス幅が変わり、基準電圧レベルは、出力検出制御回路４８によってレベルコントロールされるため、出力結果に応じてパルス幅が制御される。これによって生成された単発パルスｆを周波数とデューティが出力と同一な発振器３０信号ａとＡＮＤ回路３６によってＡＮＤをとりプッシュプル駆動回路１６に入力するパルス信号ｇを生成し、周波数とデューティが出力と同一な発振器３０からの信号の反転した信号ｂとＡＮＤ回路３８によってＡＮＤをとり、プッシュプル駆動回路１６に入力するパルス信号ｈを生成する。
【００３４】
上述したパルス信号ｇ及びパルス信号ｈをプッシュプル駆動回路１６に入力する信号に振り分けることによってプッシュプル駆動回路１６を駆動する。このようにすることによって各プッシュプル駆動信号のパルス幅を変化させることなく、プッシュプル駆動回路の駆動タイミングを出力周期の半周期位置よりシフトすることができる。
【００３５】
また、パルス信号ｇとパルス信号ｈにより、プッシュプル駆動回路１６の第１、第２のスイッチング手段が交互にオンオフされ、容量性の負荷１２と昇圧回路１４のインダクタンスによるＬＣ直列共振回路が直列共振する。これにより発生した直列共振エネルギーは第１、第２のスイッチング手段のオフする際にダイオードを介して回生される。この動作によりパルス信号ｇとパルス信号ｈのタイミングでインダクタンス電流ｉが流れ、インダクタンス電流ｉに対応して出力に交流矩形波バイアスｊが発生するため、出力デューティの非５０％を実現することができる。また、直列共振エネルギーの回生により電力の高効率化を実現することができる。
［第２実施形態］
第２実施形態に係る電源装置１００は、第１実施形態に対してプッシュプル駆動回路１６及び昇圧回路１４は同一であり、制御回路が異なる構成となっているため、同一部位については、同一符号を付して説明を省略する。
【００３６】
図６は、第２実施形態に係る電源装置１００の構成を示すブロック図が示されている。
【００３７】
図６に示すように、第２実施形態の制御回路は、パルス発生手段としての発振器３０、第１のトリガ生成回路１０２、第２のトリガ生成回路１０４、第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０によって構成されている。なお、第１のトリガ生成回路１０２、第２のトリガ生成回路１０４、第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０は、第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するパルス生成手段に相当する。
【００３８】
第１のトリガ生成回路１０２は、主に微分回路１１２及びバッファ１１４によって構成されており、第２のトリガ生成回路１０４は、反転回路１１６、微分回路１１８及びバッファ１２０によって構成されている。それぞれ、第１のトリガ生成回路１０２によって発振器３０より発振されるパルス信号の立ち上がりに対応するワンショットパルスからなるトリガ信号が生成され、第２のトリガ生成回路１０４によって発振器３０より発振されるパルス信号の立下りに対応するワンショットパルスからなるトリガ信号が生成される。
【００３９】
第１のトリガ生成回路１０２の出力側には、第１の単安定マルチバイブレータ１０６が接続されており、第２のトリガ生成回路１０４には、第２の単安定マルチバイブレータ１０８が接続されており、それぞれ第１のトリガ生成回路１０２によって生成されたトリガ信号及び第２のトリガ生成回路１０４によって生成されたトリガにより一定のパルス幅のパルスが生成される。
【００４０】
また、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８は、それぞれ時限動作回路１１０に接続されており、この時限動作回路によって生成されるパルスの幅が制御される。
【００４１】
続いて、第２実施形態における第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０について、図７を参照して説明する。
【００４２】
図７には、第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０の概略回路図が示されている。
【００４３】
図７に示すように、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８は、第１実施形態の単安定マルチバイブレータと同様に、市販のＩＣタイマ１３０、１３２によって主に構成されており、ＩＣタイマ１３０、１３２は、２つのコンパレータ５２、５４、コンパレータ５２、５４入力に比較用電圧レベルを与える分圧抵抗Ｒｉ、ＲＳフリップフロップ５６、出力アンプ５８及びトランジスタＴＲｉによって主に構成されている。
【００４４】
第１のトリガ生成回路１０２は、ＩＣタイマとの論理整合用の反転回路１３３を介して第１の単安定マルチバイブレータ１０６のＩＣタイマ１３０に接続されている。第２のトリガ生成回路１０４は、同様に反転回路１３４を介して第２の単安定マルチバイブレータ１０８のＩＣタイマ１３２に接続されている。ＩＣタイマ１３０、１３２内のトランジスタＴＲｉのコレクタ側は、ＯＲ回路１３６の入力側にそれぞれ接続されており、ＯＲ回路１３６の出力側は反転回路１３８を介して時限動作回路１１０に接続されている。ＯＲ回路１３６の入力はプルアップ抵抗Ｒｈが接続されている。一方、それぞれのＩＣタイマ１３０、１３２の出力側には、それぞれプッシュプル駆動回路１６に構成されるそれぞれのトランジスタＴＲ１、ＴＲ２（図２）のベース側に接続されている。
【００４５】
第１の単安定マルチバイブレータ１０６と第２の単安定マルチバイブレータ１０８は、同一の時限動作回路１１０を共有しており、時限動作回路１１０の構成は、時限抵抗Ｒ１、時限コンデンサＣ及び時限コンデンサを放電するトランジスタＴＲｊ、トランジスタＴＲｊのベースをプルアップする抵抗Ｒ２によって構成されている。
【００４６】
また、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８に構成されるそれぞれのＩＣタイマ１３０、１３２には、出力検出制御回路４８が接続されて構成されており、ＩＣタイマ１３０、１３２に入力される基準電圧レベルはこの出力検出制御回路４８によりレベルコントロールされ、出力結果に応じてパルス幅制御が行われる。
【００４７】
次に、第２実施形態の電源装置１００の作用について、図８に示す各部の動作タイミングを示すタイミングチャートを参照して説明する。
【００４８】
発振器３０より、出力と周波数及びディーティが同一のパルス信号ａが発振され、第１のトリガ生成回路１０２及び第２のトリガ生成回路１０４に入力される。第１のトリガ生成回路１０２に入力されたパルス信号ａは、微分回路１１２によってパルス信号の立ち上がりに対応したワンショットパルスが生成されバッファ１１４を介してパルス信号ａの立ち上がりに対応するトリガ信号ｍが生成される。また、第２のトリガ生成回路１０４に入力されたパルス信号ａは、反転回路１１６によって反転されて微分回路１１８によってパルス信号ａの立下りに対応したワンショットパルスが生成されバッファ１２０を介してパルス信号ａの立下りに対応するトリガ信号ｎが生成される。
【００４９】
第１のトリガ生成回路１０２によって生成されたトリガ信号ｍは、第１の単安定マルチバイブレータ１０６に入力され、第１の単安定マルチバイブレータ１０６によってトリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号ｇが生成される。同様に、第２のトリガ生成回路１０４によって生成されたトリガ信号ｎは、第２の単安定マルチバイブレータ１０８に入力され、第２の単安定マルチバイブレータ１０８によってトリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号ｈが生成される。なお、図９に第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８における各部の動作波形を示す。
【００５０】
第１の単安定マルチバイブレータ１０６にトリガ信号ｍが入力されて、ＩＣタイマ１３０に入力されるとタイマ出力ｇがハイとなり、タイマ内部のトランジスタＴＲｉが開放状態となり、時限動作回路１１０内のＯＲ回路１３６の入力ｐがハイとなる。ＯＲ回路１３６の出力は反転回路１３８を介しトランジスタＴＲｊのベース電圧ｒをローとするため、トランジスタＴＲｊが開放状態となり時限コンデンサＣに時限抵抗Ｒを介して充電が始まる。時限コンデンサＣ電圧ｏが基準電圧に達すると、ＩＣタイマ１３０のコンパレータ５２で比較判断しタイマ出力がローとなり、時限コンデンサＣはＩＣタイマ１３０内部のトランジスタＴＲｉの短絡により、ＯＲ回路の入力ｐがローとなるため、トランジスタＴＲｊで短絡される。また、第２の単安定マルチバイブレータ１０８のＩＣタイマ１３２にトリガ信号ｎが入力されると同様に、ＩＣタイマ１３２のタイマ出力ｎがハイとなり、タイマ内部のトランジスタＴＲｉが開放状態となり、時限動作回路１１０内のＯＲ回路１３６の入力ｑがハイとなる。ＯＲ回路１３６の出力は反転回路１３８を介しトランジスタＴＲｊのベース電圧ｒをローとするためトランジスタＴＲｊが開放状態となり時限コンデンサＣに時限抵抗Ｒを介して充電が始まる。時限コンデンサＣの電圧ｏが基準電圧に達すると、ＩＣタイマ１３２のコンパレータ５２で比較判断しタイマ出力がローとなり、時限コンデンサＣはＩＣタイマ１３２内部のトランジスタＴＲｉの短絡により、ＯＲ回路１３６の入力ｑがローとなるためトランジスタＴＲｊで短絡される。このようにして、時限動作回路１１０によって、トリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号ｇ、ｈを得ることができる。
【００５１】
ここで、第１実施形態と異なるのは、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８における２個のＩＣタイマ１３０、１３２が交互にトリガされる事と、時限動作回路１１０が第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８におけるそれぞれのＩＣタイマ１３０、１３２で共有されている事と、出力検出制御回路４８によりレベルコントロールされる基準電圧が第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８それぞれのＩＣタイマ１３０、１３２で共有されている点である。他の動作については第１実施形態と同一である。ＩＣタイマは２個使用しているが時限動作回路１１０と基準電圧が共有なためそれぞれのＩＣタイマ１３０、１３２より出力されるパルス幅は同一となる。これによって生成された単発パルスをプッシュプル駆動回路１６に入力するプッシュプル駆動信号に振り分ける。このようにして、各プッシュプル駆動信号のパルス幅を変化させることなく、駆動タイミングを出力周期の半周期よりシフトさせることができる。
【００５２】
また、パルス信号ｇとパルス信号ｈにより、プッシュプル駆動回路１６の第１、第２のスイッチング手段が交互にオンオフされ、容量性の負荷１２と昇圧回路１４のインダクタンスによるＬＣ直列共振回路が直列共振する。これにより発生した直列共振エネルギーは第１、第２のスイッチング手段のオフする際にダイオードを介して回生される。この動作によりパルス信号ｇとパルス信号ｈのタイミングでインダクタンス電流ｉが流れ、インダクタンス電流ｉに対応して出力に交流矩形波バイアスｊが発生するため、出力デューティの非５０％を実現することができる。また、直列共振エネルギーの回生により電力の高効率化を実現することができる。
［第３実施形態］
第３実施形態では、第１実施形態及び第２実施形態に対して、周波数及びデューティは、図１に示す第１実施形態に係る電源装置１０及び図６に示す第２実施形態に係る電源装置１００において周波数及びデューティが出力と同一に設定されている発振器３０が電源装置の外部に配置され、発振器３０信号を遠隔操作信号として電源装置に入力する構成となっている。
【００５３】
第１及び第２実施形態では、発振器３０のパルス信号ａの立ち上がりと立下りのタイミングは、図４及び図８に示すように出力の交流矩形バイアスｊの立ち上がりと立下りのタイミングと同一タイミングとなっている。すなわち、図１０、１１のように発振器信号ａのデューティを変更すると内部各部の動作がそれに伴ってシフトするため、電源出力のデューティも変更することができる。また、同様に、周波数についても発振器３０信号の周波数を変更することによって電源出力の周波数も変更することができる。従って、発振器３０信号を遠隔操作信号として電源装置に入力し、発振器３０信号を制御することによって電源出力のデューティ、周波数及びそのタイミングを外部から任意にコントロールすることができる。
【００５４】
すなわち、本発明のパルス発生手段の代わりに所望のデューティ及び周波数の信号を入力することによって、所望のデューティ及び周波数におけるパルス端部に対応して、プッシュプル駆動回路１６の第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成する生成手段によって本発明を実現することも可能である。
【００５５】
また、カラー電子写真複写機の現像器などでは、出力の交流矩形波バイアスのデューティや周波数はアウトプット画像の濃度を制御する要素のため、上述のように交流矩形波バイアス電源装置の出力のデューティや周波数の値を外部からコントロールすることによって画質の調整ができる。また、ＢＣＲ（Ｂｉａｓ Ｃｈａｒｇｅ Ｒｏｌｌ）と呼ばれる接触帯電機では濃度ムラの問題でＢＣＲ用の交流バイアスと現像機用の交流バイアスを同期させて使用する場合があるが、上述のように交流矩形波バイアス電源装置の出力のデューティや周波数のタイミングを外部からコントロールすることによって同期対応することができる。
【００５６】
【発明の効果】
以上説明したように本発明によれば、容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、第１のスイッチング手段又は第２のスイッチング手段をオフする際に直列共振エネルギーを回生させる電源装置で、電源出力のデューティに対応したパルスから第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成することによって出力のデューティが非５０％の電源装置を実現することができ、これによって電源装置の高効率化を実現することができるという優れた効果を有する。
【図面の簡単な説明】
【図１】第１実施形態に係る電源装置の構成を示すブロック図である。
【図２】プッシュプル駆動回路及び昇圧回路の概略回路構成を示す図である。
【図３】第１実施形態における単安定マルチバイブレータの構成を示す図である。
【図４】第１実施形態に係る電源装置の各部の動作波形を示すタイミングチャートである。
【図５】第１実施形態における単安定マルチバイブレータの各部の動作波形を示すタイミングチャートである。
【図６】第２実施形態に係る電源装置の構成を示すブロック図である。
【図７】第２実施形態における単安定マルチバイブレータの構成を示す図である。
【図８】第２実施形態に係る電源装置の各部の動作波形を示すタイミングチャートである。
【図９】第２実施形態における単安定マルチバイブレータの各部の動作波形を示すタイミングチャートである。
【図１０】第１実施形態に係る電源装置を第３実施形態に適用した場合の各部の動作波形を示すタイミングチャートである。
【図１１】第２実施形態に係る電源装置を第３実施形態に適用した場合の各部の動作波形を示すタイミングチャートである。
【符号の説明】
１０ 電源装置
１２ 容量性の負荷
１４ 昇圧回路
１６ プッシュプル駆動回路
１８ 制御回路
３０ 発振器
３２ トリガ生成回路
３４ 単安定マルチバイブレータ
１０２ 第１のトリガ生成回路
１０４ 第２のトリガ生成回路
１０６ 第１の単安定マルチバイブレータ
１０８ 第２の単安定マルチバイブレータ
１１０ 時限動作回路
【発明の属する技術分野】
本発明は、電源装置にかかり、特に、レーザプリンタ、複写機又はファクシミリ等の電子写真応用装置で使用される電源装置に関する。
【０００２】
【従来の技術】
近年、上述のレーザプリンタ、複写機などの電子写真応用装置には、カラー化・高画質化・高速化により交流矩形波バイアスで出力デューティが非５０％で且つ高周波数のものが要望される傾向がある（例えば、１ｋＶｐ−ｐ、出力デューティ５０〜７０％、９ｋＨｚ）。また、機械の省エネ対応で機能アップしても消費電力の低減を強いられている。
【０００３】
従来は、特開昭５７−１２４７５７号公報記載の技術のように、正弦波発振器（矩形波でも同じ）を増幅してそのままトランスで昇圧していた。
【０００４】
また、特許登録第２８１６７１９号記載の技術のように直流・直流コンバータによる充電と高圧トランジスタによる放電により交流矩形波バイアス出力を発生させていた。
【０００５】
さらに、特開平６−１９７５４２号記載の技術では、負荷容量とＬＣ直列共振回路を構成し、共振エネルギーを回生させるものもあり、この方式では、電力損失を軽減でき高効率化に有効である。
【０００６】
【発明が解決しようとする課題】
しかしながら、特開昭５７−１２４７５７号公報に記載の技術では、電源電圧からトランス駆動波形へのドロップ分が電力ロスとなり効率が悪く、特に高周波数ではそれが顕著となる。一方、特許登録第２８１６７１９号に記載の技術では、放電時の高圧トランジスタの電力ロスでやはり効率が悪く、また、矩形波バイアス出力波形の立ち上がりと立下りが直流・直流コンバータ特性及び高圧トランジスタの電流規格から高速化に限界があり高周波数には適さない。
【０００７】
また、特開平６−１９７５４２号公報に記載の技術では、プッシュプル駆動でＰＷＭ制御してその駆動タイミングが矩形波バイアス出力波形の立ち上がりと立下りタイミングを決めており、出力デューティが非５０％では駆動タイミングを出力周期の半周期位置からシフトした特殊なＰＷＭ制御が必要となる。従来のプッシュプル駆動のＰＷＭ制御は出力周期の半周期毎の駆動であり、ＰＷＭ制御回路は出力周波数の２倍の発振器から各プッシュプル駆動信号を分周して生成しているため、駆動タイミングは必ず出力周期の半周期位置となりシフトする事はできない。仮にプッシュプル駆動信号の片側にＲＣフィルタを入れ半周期位置から遅延しても、パルス幅よりシフト量が大きいためパルス幅が変化してしまい制御ができないという問題がある。
【０００８】
本発明は、上記問題を解決すべく成されたもので、高効率を実現するべく出力のデューティが非５０％の電源装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明は、容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、前記第１のスイッチング手段又は前記第２のスイッチング手段をオフする際に直列共振エネルギーを回生させる電源装置であって、電源出力のデューティに対応した非５０％のデューティのパルスを発生させるパルス発生手段と、前記パルス発生手段によって発生されたパルスの端部に対応して、前記第１のスイッチング手段及び前記第２のスイッチング手段を制御する制御パルスを生成するパルス生成手段と、を備えることを特徴としている。
【００１０】
このように本発明の構成によれば、パルス発生手段によって電源出力のデューティに応じてパルスを発生し、パルス生成手段によってパルス発生手段より発生されたパルスの端部、すなわち、パルスの立ち上がり、立下りに対応して第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成する。このように、電源出力のディーティに応じて第１のスイッチング手段及び第２のスイッチング手段の制御を行うため、電源出力のデューティが非５０％であっても第１のスイッチング手段及び第２のスイッチング手段を電源出力のデューティと同様に非５０％のデューティで制御することができる。すなわち、出力のデューティを非５０％とすることができる。
【００１１】
また、容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、前記第１のスイッチング手段又は前記第２のスイッチング手段をオフする際に直列共振エネルギーを回生させるため、消費される電力はＬＣ直列共振回路の抵抗成分のみとなり、電力損失の軽減により電源装置の電力効率を高効率化することができる。
【００１２】
なお、パルス生成手段は、パルス発生手段より発生されたパルスの端部に対応するトリガ信号を生成し、生成されたトリガ信号とパルス発生手段より発生されるパルスに応じて第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するようにしてもよい。
【００１３】
また、パルス生成手段が、パルス発生手段より発生されるパルスの立ち上がりに対応する第１のトリガ信号と、パルス発生手段より発生されるパルスの立下りに対応する第２のトリガ信号から第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するようにしてもよい。
【００１４】
なお、パルス発生手段の代わりに所定のパルスを入力して所定のパルスの端部、すなわち、パルスの立ち上がり、立下りに対応して第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するようにしてもよいし、パルス生成手段は、第１のスイッチング手段を制御する制御パルス、及び第２のスイッチング手段を制御する制御パルスのパルス幅を制御する時限動作回路を含むようにしてもよい。
【００１５】
また、前記インダクタンスは、個別インダクタンスの他に、昇圧トランスの漏れインダクタンスで構成してもよい。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。本実施の形態は、カラー電子写真複写機の現像器等の容量性負荷に交流のバイアス電圧を供給する電源装置に本発明を適用したものである。
［第１実施形態］
図１は、第１実施形態に係る電源装置１０の構成を示すブロック図である。
【００１７】
第１実施形態に係る電源装置１０は、容量性の負荷１２に接続され、この容量性の負荷１２と共にＬＣ直列共振回路を構成し直列共振エネルギーを回生させるインダクタンスと昇圧トランスを含む昇圧回路１４と、昇圧回路１４を構成するトランスの１次巻線側に第１のスイッチング手段及び第２のスイッチング手段と直列共振エネルギーを回生させるダイオードを含むプッシュプル駆動回路１６が接続されており、このプッシュプル駆動回路１６には、プッシュプル駆動回路１６の制御を行う制御回路１８が接続されて構成されている。
【００１８】
図２は、プッシュプル駆動回路１６及び昇圧回路１４の概略回路構成を示す図である。
図２において、Ｔは昇圧トランスを示すものであり、この昇圧トランスＴの１次巻線側には、所定電圧の直流電源Ｖｃｃが印加されるようになっている。また、昇圧トランスＴの１次巻線側には、プッシュプル駆動回路１６を構成する第１のスイッチング手段としてのトランジスタＴＲ１が直列に接続されているとともに、トランジスタＴＲ１よりも負荷側には、同じくプッシュプル駆動回路１６を構成する第２のスイッチング手段としてのトランジスタＴＲ２が並列に接続されている。また、トランジスタＴＲ１には、ダイオードＤ１がトランジスタＴＲ１の電流方向と逆向きとなるように並列に接続され、トランジスタＴＲ２には、ダイオードＤ２がトランジスタＴＲ２の電流方向と逆向きとなるように並列に接続されている。更に、トランジスタＴＲ２よりも負荷側には、容量性の負荷１２と共に直列ＬＣ共振回路を形成するインダクタンスＬ１が、１次巻線の正極側に直列に接続されている。また、電圧Ｖｃｃが印加される正極側には、大容量のコンデンサＣ１が１次巻線側の負極端子との間に接続されていると共に、１次巻線の負極側には、大容量のコンデンサＣ２が並列に接続されている。
ここで、スイッチング手段としてトランジスタを用いる構成としたが、ＦＥＴを用いる構成としてもよい。また、ダイオードとしてＦＥＴに内臓された寄生ダイオードを用いる構成としてもよい。
また、昇圧トランジスタＴの２次巻線側には、容量性負荷１２としての容量性の現像器が接続されている。さらに、昇圧トランジスタＴの２次巻線側には、現像器に直流バイアス電圧を印加するための直流バイアス電源２０と、交流バイアスコンデンサＣ３が並列に接続されている。
さて、本実施形態の制御回路１８は、図１に示すように、パルス発生手段としての発振器３０、トリガ生成回路３２、単安定マルチバイブレータ３４及び２つのＡＮＤ回路３６、３８によって構成されている。なお、トリガ生成回路３２、単安定マルチバイブレータ３４及び２つのＡＮＤ回路３６、３８は、本発明のパルス生成手段に相当する。
【００１９】
トリガ生成回路３２は、２つの微分回路４０、４２と反転回路４４及びＯＲ回路４６によって構成されており、発振器３０は、微分回路４０と反転回路４４を介して接続された微分回路４２に接続されており、微分回路４０、４２はそれぞれＯＲ回路４６に接続されている。
【００２０】
発振器３０より発信されたパルス信号は、微分回路４０でパルス信号の立ち上がりに対応したワンショットパルスが生成されて立ち上がりトリガ信号となる。また、反転回路４４を介して微分回路４２へ入力されたパルス信号からパルス信号の立下りに対応したワンショットパルスが生成されて立下りトリガ信号となる。
【００２１】
それぞれの微分回路４０、４２で生成された立ち上がりトリガ信号及び立下りトリガ信号は、ＯＲ回路４６で論理和され、発振器３０より発信されるパルス信号の立ち上がり、立下りに対応したワンショットパルスからなるトリガ信号が生成される。
【００２２】
トリガ生成回路３２は、単安定マルチバイブレータ３４に接続されており、単安定マルチバイブレータ３４は、ＡＮＤ回路３６、３８に接続されている。また、ＡＮＤ回路３６には、発振器３０が更に接続されており、ＡＮＤ回路３８には、反転回路４４を介して発振器３０が接続されている。
【００２３】
トリガ生成回路３２より単安定マルチバイブレータ３４にトリガ信号が入力され、トリガ信号毎に一定のパルス幅のパルスが生成され、２つのＡＮＤ回路３６、３８に出力される。ＡＮＤ回路３６は、発振器３０から出力されるパルス信号及び単安定マルチバイブレータ３４から出力されるパルス信号のＡＮＤをとり、プッシュプル駆動回路１６に出力し、ＡＮＤ回路３８は、発振器３０から出力され、反転回路４４によって反転されたパルス信号と、単安定マルチバイブレータ３４から出力されるパルス信号のＡＮＤをとり、同様にプッシュプル駆動回路１６に出力する。
【００２４】
続いて、単安定マルチバイブレータ３４の構成について図３を参照して説明する。
【００２５】
図３に示すように、単安定マルチバイブレータ３４は、ＩＣタイマ５０に時限抵抗Ｒ及び、時限コンデンサＣが接続されて構成されている。トリガ生成回路３２は、ＩＣタイマ５０との論理整合用の反転回路を介して、単安定マルチバイブレータ３４に接続されている。ＩＣタイマ５０は、市販のＩＣタイマ５０を使用しており、その構成は２つのコンパレータ５２、５４、コンパレータ入力に比較用電圧レベルを与える分圧抵抗Ｒｉ、ＲＳフリップフロップ５６、出力アンプ５８及びトランジスタＴＲｉによって主に構成されている。
【００２６】
また、昇圧トランスＴの２次巻線側と上述したＩＣタイマ５０の間に出力検出制御回路４８が接続されたおり、ＩＣタイマ５０に入力される基準電圧レベルはこの出力検出制御回路４８によりレベルコントロールされ、出力結果に応じてパルス幅制御が行われる。
【００２７】
次に、第１実施形態の電源装置の作用について、図４に示す各部のタイミングチャートを参照して説明する。
【００２８】
発振器３０より、出力と周波数及びディーティが同一のパルス信号ａがトリガ生成回路３２に発振される。トリガ生成回路３２に入力されたパルス信号ａは、微分回路４０で、パルス信号の立ち上がりに対応したワンショットパルスｃが生成される。また、反転回路４４によって反転されたパルス信号ｂは、微分回路４２によって発振器３０より発振されるパルス信号ａのパルス立下りに対応したワンショットパルスｄが生成される。
【００２９】
それぞれ生成されたワンショットパルスｃ、ｄは、ＯＲ回路４６に入力されると論理和がとられて発振器３０より発振されるパルス信号ａの立ち上がりと立下りタイミングに対応するトリガ信号ｅが生成される。
【００３０】
トリガ信号ｅは、単安定マルチバイブレータ３４に入力し単発のパルス信号ｆを発生させる。
【００３１】
図５に単安定マルチバイブレータ３４の各部の動作波形を示す。
【００３２】
ここで、トリガ信号ｅが単安定マルチバイブレータ３４のＩＣタイマ５０に入力されるとタイマ出力ｆがハイとなり、タイマ内部のトランジスタＴＲｉが開放状態となり時限コンデンサＣに時限抵抗Ｒを介して充電が始まる。時限コンデンサＣの電圧ｋが基準電圧ｌに達するとＩＣタイマ５０内部のコンパレータ５２で比較判断しタイマ出力ｆがローとなり、時限コンデンサＣはＩＣタイマ５０内部のトランジスタＴＲｉで短絡される。よって、トリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号がタイマ出力ｆに生成される。
【００３３】
また、タイマ出力ｆは基準電圧レベルでパルス幅が変わり、基準電圧レベルは、出力検出制御回路４８によってレベルコントロールされるため、出力結果に応じてパルス幅が制御される。これによって生成された単発パルスｆを周波数とデューティが出力と同一な発振器３０信号ａとＡＮＤ回路３６によってＡＮＤをとりプッシュプル駆動回路１６に入力するパルス信号ｇを生成し、周波数とデューティが出力と同一な発振器３０からの信号の反転した信号ｂとＡＮＤ回路３８によってＡＮＤをとり、プッシュプル駆動回路１６に入力するパルス信号ｈを生成する。
【００３４】
上述したパルス信号ｇ及びパルス信号ｈをプッシュプル駆動回路１６に入力する信号に振り分けることによってプッシュプル駆動回路１６を駆動する。このようにすることによって各プッシュプル駆動信号のパルス幅を変化させることなく、プッシュプル駆動回路の駆動タイミングを出力周期の半周期位置よりシフトすることができる。
【００３５】
また、パルス信号ｇとパルス信号ｈにより、プッシュプル駆動回路１６の第１、第２のスイッチング手段が交互にオンオフされ、容量性の負荷１２と昇圧回路１４のインダクタンスによるＬＣ直列共振回路が直列共振する。これにより発生した直列共振エネルギーは第１、第２のスイッチング手段のオフする際にダイオードを介して回生される。この動作によりパルス信号ｇとパルス信号ｈのタイミングでインダクタンス電流ｉが流れ、インダクタンス電流ｉに対応して出力に交流矩形波バイアスｊが発生するため、出力デューティの非５０％を実現することができる。また、直列共振エネルギーの回生により電力の高効率化を実現することができる。
［第２実施形態］
第２実施形態に係る電源装置１００は、第１実施形態に対してプッシュプル駆動回路１６及び昇圧回路１４は同一であり、制御回路が異なる構成となっているため、同一部位については、同一符号を付して説明を省略する。
【００３６】
図６は、第２実施形態に係る電源装置１００の構成を示すブロック図が示されている。
【００３７】
図６に示すように、第２実施形態の制御回路は、パルス発生手段としての発振器３０、第１のトリガ生成回路１０２、第２のトリガ生成回路１０４、第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０によって構成されている。なお、第１のトリガ生成回路１０２、第２のトリガ生成回路１０４、第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０は、第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成するパルス生成手段に相当する。
【００３８】
第１のトリガ生成回路１０２は、主に微分回路１１２及びバッファ１１４によって構成されており、第２のトリガ生成回路１０４は、反転回路１１６、微分回路１１８及びバッファ１２０によって構成されている。それぞれ、第１のトリガ生成回路１０２によって発振器３０より発振されるパルス信号の立ち上がりに対応するワンショットパルスからなるトリガ信号が生成され、第２のトリガ生成回路１０４によって発振器３０より発振されるパルス信号の立下りに対応するワンショットパルスからなるトリガ信号が生成される。
【００３９】
第１のトリガ生成回路１０２の出力側には、第１の単安定マルチバイブレータ１０６が接続されており、第２のトリガ生成回路１０４には、第２の単安定マルチバイブレータ１０８が接続されており、それぞれ第１のトリガ生成回路１０２によって生成されたトリガ信号及び第２のトリガ生成回路１０４によって生成されたトリガにより一定のパルス幅のパルスが生成される。
【００４０】
また、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８は、それぞれ時限動作回路１１０に接続されており、この時限動作回路によって生成されるパルスの幅が制御される。
【００４１】
続いて、第２実施形態における第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０について、図７を参照して説明する。
【００４２】
図７には、第１の単安定マルチバイブレータ１０６、第２の単安定マルチバイブレータ１０８及び時限動作回路１１０の概略回路図が示されている。
【００４３】
図７に示すように、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８は、第１実施形態の単安定マルチバイブレータと同様に、市販のＩＣタイマ１３０、１３２によって主に構成されており、ＩＣタイマ１３０、１３２は、２つのコンパレータ５２、５４、コンパレータ５２、５４入力に比較用電圧レベルを与える分圧抵抗Ｒｉ、ＲＳフリップフロップ５６、出力アンプ５８及びトランジスタＴＲｉによって主に構成されている。
【００４４】
第１のトリガ生成回路１０２は、ＩＣタイマとの論理整合用の反転回路１３３を介して第１の単安定マルチバイブレータ１０６のＩＣタイマ１３０に接続されている。第２のトリガ生成回路１０４は、同様に反転回路１３４を介して第２の単安定マルチバイブレータ１０８のＩＣタイマ１３２に接続されている。ＩＣタイマ１３０、１３２内のトランジスタＴＲｉのコレクタ側は、ＯＲ回路１３６の入力側にそれぞれ接続されており、ＯＲ回路１３６の出力側は反転回路１３８を介して時限動作回路１１０に接続されている。ＯＲ回路１３６の入力はプルアップ抵抗Ｒｈが接続されている。一方、それぞれのＩＣタイマ１３０、１３２の出力側には、それぞれプッシュプル駆動回路１６に構成されるそれぞれのトランジスタＴＲ１、ＴＲ２（図２）のベース側に接続されている。
【００４５】
第１の単安定マルチバイブレータ１０６と第２の単安定マルチバイブレータ１０８は、同一の時限動作回路１１０を共有しており、時限動作回路１１０の構成は、時限抵抗Ｒ１、時限コンデンサＣ及び時限コンデンサを放電するトランジスタＴＲｊ、トランジスタＴＲｊのベースをプルアップする抵抗Ｒ２によって構成されている。
【００４６】
また、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８に構成されるそれぞれのＩＣタイマ１３０、１３２には、出力検出制御回路４８が接続されて構成されており、ＩＣタイマ１３０、１３２に入力される基準電圧レベルはこの出力検出制御回路４８によりレベルコントロールされ、出力結果に応じてパルス幅制御が行われる。
【００４７】
次に、第２実施形態の電源装置１００の作用について、図８に示す各部の動作タイミングを示すタイミングチャートを参照して説明する。
【００４８】
発振器３０より、出力と周波数及びディーティが同一のパルス信号ａが発振され、第１のトリガ生成回路１０２及び第２のトリガ生成回路１０４に入力される。第１のトリガ生成回路１０２に入力されたパルス信号ａは、微分回路１１２によってパルス信号の立ち上がりに対応したワンショットパルスが生成されバッファ１１４を介してパルス信号ａの立ち上がりに対応するトリガ信号ｍが生成される。また、第２のトリガ生成回路１０４に入力されたパルス信号ａは、反転回路１１６によって反転されて微分回路１１８によってパルス信号ａの立下りに対応したワンショットパルスが生成されバッファ１２０を介してパルス信号ａの立下りに対応するトリガ信号ｎが生成される。
【００４９】
第１のトリガ生成回路１０２によって生成されたトリガ信号ｍは、第１の単安定マルチバイブレータ１０６に入力され、第１の単安定マルチバイブレータ１０６によってトリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号ｇが生成される。同様に、第２のトリガ生成回路１０４によって生成されたトリガ信号ｎは、第２の単安定マルチバイブレータ１０８に入力され、第２の単安定マルチバイブレータ１０８によってトリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号ｈが生成される。なお、図９に第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８における各部の動作波形を示す。
【００５０】
第１の単安定マルチバイブレータ１０６にトリガ信号ｍが入力されて、ＩＣタイマ１３０に入力されるとタイマ出力ｇがハイとなり、タイマ内部のトランジスタＴＲｉが開放状態となり、時限動作回路１１０内のＯＲ回路１３６の入力ｐがハイとなる。ＯＲ回路１３６の出力は反転回路１３８を介しトランジスタＴＲｊのベース電圧ｒをローとするため、トランジスタＴＲｊが開放状態となり時限コンデンサＣに時限抵抗Ｒを介して充電が始まる。時限コンデンサＣ電圧ｏが基準電圧に達すると、ＩＣタイマ１３０のコンパレータ５２で比較判断しタイマ出力がローとなり、時限コンデンサＣはＩＣタイマ１３０内部のトランジスタＴＲｉの短絡により、ＯＲ回路の入力ｐがローとなるため、トランジスタＴＲｊで短絡される。また、第２の単安定マルチバイブレータ１０８のＩＣタイマ１３２にトリガ信号ｎが入力されると同様に、ＩＣタイマ１３２のタイマ出力ｎがハイとなり、タイマ内部のトランジスタＴＲｉが開放状態となり、時限動作回路１１０内のＯＲ回路１３６の入力ｑがハイとなる。ＯＲ回路１３６の出力は反転回路１３８を介しトランジスタＴＲｊのベース電圧ｒをローとするためトランジスタＴＲｊが開放状態となり時限コンデンサＣに時限抵抗Ｒを介して充電が始まる。時限コンデンサＣの電圧ｏが基準電圧に達すると、ＩＣタイマ１３２のコンパレータ５２で比較判断しタイマ出力がローとなり、時限コンデンサＣはＩＣタイマ１３２内部のトランジスタＴＲｉの短絡により、ＯＲ回路１３６の入力ｑがローとなるためトランジスタＴＲｊで短絡される。このようにして、時限動作回路１１０によって、トリガ毎に基準電圧レベルに応じた一定のパルス幅のパルス信号ｇ、ｈを得ることができる。
【００５１】
ここで、第１実施形態と異なるのは、第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８における２個のＩＣタイマ１３０、１３２が交互にトリガされる事と、時限動作回路１１０が第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８におけるそれぞれのＩＣタイマ１３０、１３２で共有されている事と、出力検出制御回路４８によりレベルコントロールされる基準電圧が第１の単安定マルチバイブレータ１０６及び第２の単安定マルチバイブレータ１０８それぞれのＩＣタイマ１３０、１３２で共有されている点である。他の動作については第１実施形態と同一である。ＩＣタイマは２個使用しているが時限動作回路１１０と基準電圧が共有なためそれぞれのＩＣタイマ１３０、１３２より出力されるパルス幅は同一となる。これによって生成された単発パルスをプッシュプル駆動回路１６に入力するプッシュプル駆動信号に振り分ける。このようにして、各プッシュプル駆動信号のパルス幅を変化させることなく、駆動タイミングを出力周期の半周期よりシフトさせることができる。
【００５２】
また、パルス信号ｇとパルス信号ｈにより、プッシュプル駆動回路１６の第１、第２のスイッチング手段が交互にオンオフされ、容量性の負荷１２と昇圧回路１４のインダクタンスによるＬＣ直列共振回路が直列共振する。これにより発生した直列共振エネルギーは第１、第２のスイッチング手段のオフする際にダイオードを介して回生される。この動作によりパルス信号ｇとパルス信号ｈのタイミングでインダクタンス電流ｉが流れ、インダクタンス電流ｉに対応して出力に交流矩形波バイアスｊが発生するため、出力デューティの非５０％を実現することができる。また、直列共振エネルギーの回生により電力の高効率化を実現することができる。
［第３実施形態］
第３実施形態では、第１実施形態及び第２実施形態に対して、周波数及びデューティは、図１に示す第１実施形態に係る電源装置１０及び図６に示す第２実施形態に係る電源装置１００において周波数及びデューティが出力と同一に設定されている発振器３０が電源装置の外部に配置され、発振器３０信号を遠隔操作信号として電源装置に入力する構成となっている。
【００５３】
第１及び第２実施形態では、発振器３０のパルス信号ａの立ち上がりと立下りのタイミングは、図４及び図８に示すように出力の交流矩形バイアスｊの立ち上がりと立下りのタイミングと同一タイミングとなっている。すなわち、図１０、１１のように発振器信号ａのデューティを変更すると内部各部の動作がそれに伴ってシフトするため、電源出力のデューティも変更することができる。また、同様に、周波数についても発振器３０信号の周波数を変更することによって電源出力の周波数も変更することができる。従って、発振器３０信号を遠隔操作信号として電源装置に入力し、発振器３０信号を制御することによって電源出力のデューティ、周波数及びそのタイミングを外部から任意にコントロールすることができる。
【００５４】
すなわち、本発明のパルス発生手段の代わりに所望のデューティ及び周波数の信号を入力することによって、所望のデューティ及び周波数におけるパルス端部に対応して、プッシュプル駆動回路１６の第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成する生成手段によって本発明を実現することも可能である。
【００５５】
また、カラー電子写真複写機の現像器などでは、出力の交流矩形波バイアスのデューティや周波数はアウトプット画像の濃度を制御する要素のため、上述のように交流矩形波バイアス電源装置の出力のデューティや周波数の値を外部からコントロールすることによって画質の調整ができる。また、ＢＣＲ（Ｂｉａｓ Ｃｈａｒｇｅ Ｒｏｌｌ）と呼ばれる接触帯電機では濃度ムラの問題でＢＣＲ用の交流バイアスと現像機用の交流バイアスを同期させて使用する場合があるが、上述のように交流矩形波バイアス電源装置の出力のデューティや周波数のタイミングを外部からコントロールすることによって同期対応することができる。
【００５６】
【発明の効果】
以上説明したように本発明によれば、容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、第１のスイッチング手段又は第２のスイッチング手段をオフする際に直列共振エネルギーを回生させる電源装置で、電源出力のデューティに対応したパルスから第１のスイッチング手段及び第２のスイッチング手段を制御する制御パルスを生成することによって出力のデューティが非５０％の電源装置を実現することができ、これによって電源装置の高効率化を実現することができるという優れた効果を有する。
【図面の簡単な説明】
【図１】第１実施形態に係る電源装置の構成を示すブロック図である。
【図２】プッシュプル駆動回路及び昇圧回路の概略回路構成を示す図である。
【図３】第１実施形態における単安定マルチバイブレータの構成を示す図である。
【図４】第１実施形態に係る電源装置の各部の動作波形を示すタイミングチャートである。
【図５】第１実施形態における単安定マルチバイブレータの各部の動作波形を示すタイミングチャートである。
【図６】第２実施形態に係る電源装置の構成を示すブロック図である。
【図７】第２実施形態における単安定マルチバイブレータの構成を示す図である。
【図８】第２実施形態に係る電源装置の各部の動作波形を示すタイミングチャートである。
【図９】第２実施形態における単安定マルチバイブレータの各部の動作波形を示すタイミングチャートである。
【図１０】第１実施形態に係る電源装置を第３実施形態に適用した場合の各部の動作波形を示すタイミングチャートである。
【図１１】第２実施形態に係る電源装置を第３実施形態に適用した場合の各部の動作波形を示すタイミングチャートである。
【符号の説明】
１０ 電源装置
１２ 容量性の負荷
１４ 昇圧回路
１６ プッシュプル駆動回路
１８ 制御回路
３０ 発振器
３２ トリガ生成回路
３４ 単安定マルチバイブレータ
１０２ 第１のトリガ生成回路
１０４ 第２のトリガ生成回路
１０６ 第１の単安定マルチバイブレータ
１０８ 第２の単安定マルチバイブレータ
１１０ 時限動作回路
Claims (5)
- 容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、前記第１のスイッチング手段又は前記第２のスイッチング手段をオフする際に直列共振エネルギーを回生させる電源装置であって、
電源出力のデューティに対応した非５０％のデューティのパルスを発生させるパルス発生手段と、
前記パルス発生手段によって発生されたパルスの端部に対応して、前記第１のスイッチング手段及び前記第２のスイッチング手段を制御する制御パルスを生成するパルス生成手段と、
を備えることを特徴とする電源装置。 - 前記パルス生成手段が、前記パルス発生手段より発生されたパルスの端部に対応するトリガ信号を生成し、生成された前記トリガ信号と前記パルス発生手段より発生されるパルスに応じて前記第１のスイッチング手段及び前記第２のスイッチング手段を制御する制御パルスを生成することを特徴とする請求項１に記載の電源装置。
- 前記パルス生成手段が、前記パルス発生手段より発生されるパルスの立ち上がりに対応する第１のトリガ信号と、前記パルス発生手段より発生されるパルスの立下りに対応する第２のトリガ信号から前記第１のスイッチング手段及び前記第２のスイッチング手段を制御する制御パルスを生成することを特徴とする請求項１に記載の電源装置。
- 容量性負荷とインダクタンスの直列回路に対して、第１のスイッチング手段及び第２のスイッチング手段を交互にオンオフ制御して直列共振させ、且つ、前記第１のスイッチング手段又は前記第２のスイッチング手段をオフする際に直列共振エネルギーを回生させる電源装置であって、
電源出力にデューティに対応した非５０％のデューティの所定のパルスを入力し、前記所定のパルスの端部に対応して、前記第１のスイッチング手段及び前記第２のスイッチング手段を制御する制御パルスを生成するパルス生成手段を備えることを特徴とする電源装置。 - 前記パルス生成手段は、前記第１のスイッチング手段を制御する制御パルス、及び前記第２のスイッチング手段を制御する制御パルスのパルス幅を制御する時限動作回路を含むことを特徴とする請求項３に記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03184599A JP3601342B2 (ja) | 1999-02-09 | 1999-02-09 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03184599A JP3601342B2 (ja) | 1999-02-09 | 1999-02-09 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232782A JP2000232782A (ja) | 2000-08-22 |
| JP3601342B2 true JP3601342B2 (ja) | 2004-12-15 |
Family
ID=12342403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03184599A Expired - Fee Related JP3601342B2 (ja) | 1999-02-09 | 1999-02-09 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3601342B2 (ja) |
-
1999
- 1999-02-09 JP JP03184599A patent/JP3601342B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000232782A (ja) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101188384B (zh) | 用于功率转换器的同步整流和软开关的控制电路及其方法 | |
| EP0605752B1 (en) | Switching power supply | |
| TWI383571B (zh) | 同步整流方法與裝置 | |
| KR100660403B1 (ko) | 스위칭 전원장치 | |
| JP3371962B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| CN103532350A (zh) | 功率转换器的具有快速动态响应的控制电路 | |
| JP3601342B2 (ja) | 電源装置 | |
| CN100357838C (zh) | 转印装置 | |
| JP2004236461A (ja) | スイッチング制御装置およびこのスイッチング制御装置を備えたスイッチング電源 | |
| KR20120031130A (ko) | 화상 형성 장치 등의 전자 디바이스에 전력을 공급하는 전원 회로 | |
| JP4746864B2 (ja) | Ｍｏｓｆｅｔのゲート駆動装置及びそれを用いたインバータ | |
| JPS61274814A (ja) | 放電加工電源 | |
| JP3250308B2 (ja) | ゲート駆動回路 | |
| JP3008505B2 (ja) | 容量性素子の駆動回路 | |
| JP2002199720A (ja) | 共振型電源回路 | |
| JP3334914B2 (ja) | 現像バイアス電源回路 | |
| JPH0833349A (ja) | 圧電トランス駆動回路 | |
| JP2001190071A (ja) | 交流高圧電源 | |
| JP2000350469A (ja) | 高圧電源装置 | |
| JPH08153585A (ja) | Ｅｌ（エレクトロ・ルミネッセンス）駆動装置 | |
| JP3029727B2 (ja) | インバータ回路 | |
| JPS6128445Y2 (ja) | ||
| JP3595737B2 (ja) | 自励フライバック・コンバータ | |
| KR100293120B1 (ko) | 피더블유엠 방식의 에스엠피에스 드라이브 회로 | |
| JP3063811B2 (ja) | 直流−直流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |