JP3334914B2 - 現像バイアス電源回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子写真方法による複
写機、プリンター等の画像形成装置に備える現像バイア
ス電源回路に関するものである。

【０００２】

【従来の技術】図９は、上記画像形成装置の要部概要を
示すプロック図である。１０は感光体である感光ドラ
ム、１１は感光ドラム１０の表面に接触して帯電させる
１次帯電手段である帯電ローラー、１２は感光ドラム１
０に生成させた潜像をトナーで現像する現像器、１３は
感光ドラム１０から転写材の用紙等に像を転写するため
の転写ローラである。

【０００３】１４は高圧電源装置であり、帯電ローラー
１１への１次帯電用出力、現像器１２のローラまたはス
リーブへの直流高圧に現像バイアスを重畳した現像用出
力、および転写ローラ１３への転写用出力を生成供給す
る構成となっている。

【０００４】従来、現像バイアスとしては正弦波や矩形
波のＡＣ高圧が用いられてきた。そして近年、現像性能
に効果があるということで、４：６や３：７の偏デュー
ティーの矩形波が用いられるケースも出てきた。

【０００５】正弦波や１：１のデューティーの矩形波
は、正弦波や方形波を昇圧トランスで昇圧して得ること
が一般的であった。重畳用の直流高圧は、ＤＣ−ＤＣコ
ンバータ等で得た後、昇圧トランスの２次巻線の他端に
接続されていた。偏デューティーの矩形波については、
高周波のＤＣ−ＤＣコンバータの１次側と２次側を低周
波で変調する方式が提案され、実施されている。

【０００６】

【発明が解決しようとする課題】上記従来の画像形成装
置に対して、より高度な画質、そして複写作業の一層の
高速化が要望されており、現像器性能の向上には、トナ
ーの飛散り防止等に加えて、高解像度に大きな効果のあ
る３値交流バイアス、即ち、正、負および中間レベル
（グランドレベル）の３値を持つＡＣ高圧の採用が望ま
しい。

【０００７】しかしながら、効果ある３値交流バイアス
を実現するには、画質向上に効果的な出力波形の正負の
立上がり、立下がりを速くする必要がある。即ち、３値
バイアスの正負個々の基本周波数は、通常の現像バイア
スが数百Ｈｚから２ＫＨｚと比較的低周波であるのに対
し８ＫＨｚと高周波であることが必要で、従来の現像バ
イアスに比較して、大幅な立上がりスピードおよび立下
がりスピードの改善が必要である。

【０００８】さらに中間値レベルの形成手段に関しても
次のような問題があった。

【０００９】（１）中間値レベルへの切換えスイッチを
追加することは、高耐圧、高速、双方向のスイッチ回路
が必要となり、制御回路を含めると装置の複雑化、大型
化、コストアップ等何れの面においても実用化すること
は困難であった。

【００１０】（２）中間値レベルへの放電抵抗だけで中
間値を達成することは、抵抗の電力損失が膨大になるこ
とから実用化できない。

【００１１】（３）中間値への切換えタイミングのみ片
側へ切換え、中間値近くになったら放電抵抗で中間値を
保持する方式は、付加容量のバラツキ等で中間値への収
束が著しく遅くなったり、逆にオーバーシュートが大き
くなったりする欠点があった。

【００１２】（４）正負の高圧直流電源出力を、それぞ
れ正負の高圧スイッチで選択的に切換えて負荷に給電す
る方式において、スイッチに半導体を用いた場合、正負
の切換えタイミングで素子の入出力の帰還容量のため
に、入力は遮断制御されているにもかかわらず導通して
しまい、出力の立上がりスピードの低下や電力損失を招
いていた。

【００１３】本発明は、上記従来技術の問題点を解消す
るためになされたもので、簡易且つ小型、安価な構成
で、出力の立上がりおよび立下がりスピードを低下させ
ることなく、画像形成装置の現像性能を高めることがで
きる３値交流バイアスを出力する現像バイアス電源回路
の提供を目的とするものである。

【００１４】

【課題を解決するための手段】このため、この発明に係
る現像バイアス電源回路は、画像形成装置の感光体に形
成した潜像を現像する現像器に３種類の電圧値を周期的
に繰り返す交流バイアスを給電する現像バイアス電源回
路であって、正の高圧電源および負の高圧電源（＋Ｖ１
及び−Ｖ２）と、前記正または負の高圧電源からの出力
を選択的に出力端子に導出する第１の高耐圧スイッチ回
路および第２の高耐圧スイッチ回路（トランジスタＱ
１，Ｑ２、パルストランスＴ１，Ｔ２，トランジスタＱ
３，Ｑ４）と、前記出力端子とグランドとの間に接続さ
れ、前記第１および第２の高耐圧スイッチ回路のオフ状
態の時に前記出力端子にグランド出力を導出するために
前記現像器の帯電電荷を放電させる放電抵抗（抵抗Ｒ
１，Ｒ２）と、前記現像器への出力電圧を検出する出力
検出回路（コンパレータ６）と、前記第１および第２の
高耐圧スイッチ回路を選択的にオンオフするタイミング
制御回路（タイミングコントローラ１，ナンド回路５，
アンド回路３，４）とを備え、前記タイミング制御回路
からの周期的な指令に応じて前記第１および第２の高耐
圧スイッチ回路を選択的にオンオフさせて出力端子に正
負の高圧出力を発生させ、更に、出力電圧をグランド電
位に移行させる際には、前記タイミング制御回路からの
操作により前記第１或いは前記第２のスイッチ回路をオ
ンさせて出力電圧をグランド電位方向に変化させる一方
で、前記出力検出回路からの信号に基づいて、前記出力
電圧が所定の電位に達した時に前記オンしている第１或
いは前記第２のスイッチ回路をオフさせるように動作せ
しめることを特徴とする構成によって、前記目的を達成
しようとするものである。そして、上記の構成におい
て、放電抵抗によって放電を行なっているので、帯電し
ていても確実に中間値への収束ができ、更に、予め用意
した＋Ｖ，−Ｖ電位をスイッチの操作で出力端に断続す
る構成としたので、出力の立上がりおよび立下がりスピ
ードを速めることができ、なまりの少ない、正確な現像
バイアス波形を生成することができる。

【００１５】

【作用】以上の構成により、タイミング制御回路は出力
検出回路からの検出信号および予め設定したタイミング
信号に応じて第１の高耐圧スイッチ回路および第２の高
耐圧スイッチ回路を選択してオンオフする、そして出力
端子とグランドの間に接続した放電抵抗によって負荷容
量帯電を放電させることにより、第１の高耐圧スイッチ
回路および第２の高耐圧スイッチ回路はグランドレベル
を挟んで正の高圧電源および負の高圧電源を交互に出力
端子に接続して３値交流バイアスを現像器に出力する。

【００１６】なお、本発明は、高速の立上がり、立下が
りを持つ３値現像バイアスを実現するために、正負の高
圧電源の出力の間に、第１および第２の高耐圧スイッチ
をシリーズ接続し、それぞれ絶縁手段を介して該２つの
スイッチの投入タイミングを制御するようにし、且つ従
来例の問題点を解決するために以下のように構成して、
より効果的な３値現像バイアスを出力することができ
る。

【００１７】（１）出力の検出回路を設け、出力が中間
値に達したことを検出して高耐圧スイッチによる負荷容
量の充電を停止する。

【００１８】（２）第１および第２の高耐圧スイッチ回
路に用いる高耐圧トランジスタのベース、エミッタ間
に、高耐圧トランジスタ遮断時にそのベース、エミッタ
間を低インピーダンスで短絡するスイッチ手段を追加す
る。

【００１９】

【実施例】以下、本発明に係る現像バイアス電源回路を
実施例により説明する。

【００２０】（第１実施例）図１は、本発明の第１実施
例の回路ブロック図である。

【００２１】Ｑ１，Ｑ２は、高耐圧のトランジスタで互
に直列に接続され、正負の直流高圧電源＋Ｖ１，−Ｖ２
間に挿入されている。高耐圧トランジスタＱ１，Ｑ２の
接続点に発生する電圧を出力端子Ｐ１を介して、現像器
のスリーブに現像ＡＣバイアスとして給電する。

【００２２】電子端子Ｐ１とグランド間には、現像スリ
ーブと感光ドラム間の容量帯電を放電するための放電抵
抗Ｒ１が接続されている。

【００２３】高耐圧トランジスタＱ１，Ｑ２は、それぞ
れ１次側にスイッチングトランジスタＱ３，Ｑ４を有す
るパルストランスＴ１，Ｔ２を介して、タイミングコン
トローラ１，高周波発振回路２およびコンパレータ６に
よってベース電流が制御されてオンオフし、出力端子Ｐ
１から３値バイアスを出力する。

【００２４】図２は、高圧電源Ｖ１，Ｖ２の回路図であ
る。Ｔ２１はコンバータトランスで２次側の高圧巻線Ｌ
２の出力は高圧ダイオードＤ２１，Ｄ２２で整流され、
それぞれ＋Ｖ１（＋１ＫＶ）、−Ｖ２（−１ＫＶ）を出
力する。コンバータトランスＴ２１は、１次側の相補型
スイッチＱ２１，Ｑ２２を駆動回路２１でスイッチング
することによって駆動される。

【００２５】図３にタイミングコントローラ１の詳細回
路を、図４にそのタイミングチャートを示す。

【００２６】３１は発振回路で繰返し周波数８ＫＨｚの
クロックパルスを発生する。Ｑ３１〜Ｑ３３は、マスタ
ースレープ型のフリップフロップで３段のリングコンバ
ータを形成する。それぞれのＱ出力は、図４（イ）に示
すタイミングｔ０，ｔ１，ｔ２でローレベルからハイレ
ベルへ反転する。そして、ナンド回路Ｑ３４で、フリッ
プフロップＱ３３のＱ出力の積分出力とクロック信号の
反転出力とのナンドを取ると（ホ）に示すリセットパル
スが得られる。

【００２７】出力の中間値への切換えタイミング出力
（以下Ｍ．Ｃ．Ｐという）は、アンド回路Ｑ５１でフリ
ップフロップＱ３１の反転出力（以下、Ｑバーという）
の積分出力とフリップフロップＱ３１の非反転出力Ｑの
アンドを取ることによって得られる。なお、積分回路Ｒ
５１，Ｃ５１の積分時定数は、負荷容量のバラツキ等を
考慮しても十分中間値に達するまで、正側のスイッチが
導通できるように設定する。

【００２８】正側のスイッチの駆動タイミング出力（以
下Ｐ．Ｄ．Ｐという）は、オア回路Ｑ５２でアンド回路
Ｑ５１の出力とフリップフロップＱ３３の非反転出力Ｑ
のオアを取って得られる。負側のスイッチの駆動タイミ
ング出力（以下Ｎ．Ｄ．Ｐという）は、フリップフロッ
プＱ３１の反転出力Ｑバーによって得られる。

【００２９】正負の駆動タイミング出力Ｐ．Ｄ．Ｐおよ
びＮ．Ｄ．Ｐは、それぞれ図１のアンド回路３，４に入
力される。アンド回路３，４には、発振回路２から１０
０ＫＨｚ以上の搬送信号が入力されており、それぞれの
出力にはＰ．Ｄ．Ｐ出力、Ｎ．Ｄ．Ｐ出力で変調された
搬送信号が現れる。

【００３０】アンド回路３，４の出力は、それぞれパル
ストランスＴ１，Ｔ２の１次側駆動トランジスタＱ１，
Ｑ２のベースに接続されている。

【００３１】３値バイアス出力は、抵抗Ｒ１，Ｒ２の分
圧回路によって検出される。なお、抵抗Ｒ１，Ｒ２は出
力の中間レベル（グランドレベル）への保持の役目も兼
ねる。

【００３２】即ち、出力がグランドレベルを越えると、
コンパレータ６の出力が高レベルに反転する。該出力
は、ナンド回路５でＭ．Ｃ．Ｐ出力とナンドが取られ、
アンド回路３の出力を低レベルに反転させ、トランジス
タＱ３，Ｑ１を遮断させる。そのためトランジスタＱ
１，Ｑ２が、共に遮断状態になるので出力端子Ｐ１の電
位は、グランド電位近辺に保持される。

【００３３】上記のように、タイミングコントローラ１
の制御により高耐圧トランジスタＱ１，Ｑ２はオンオフ
して、３値バイアスを出力することができる。

【００３４】（第２実施例）図５は本発明の第２実施例
の回路ブロック図である。

【００３５】第１実施例では、次のような不充分な点が
起り得る。即ち、正方向へ負荷容量を充電するタイミン
グにおいては、高耐圧トランジスタＱ１が導通し、高耐
圧トランジスタＱ２は遮断状態を保持しなくてはならな
い。しかし、トランジスタＱ２のコレクタ電位はトラン
ジスタＱ１のスイッチングによって、急峻且つ大振幅の
パルス電位となるので、ベース、コレクタ間容量によっ
て該コレクタのパルス電位がベースにフィードバックさ
れてトランジスタＱ２を導通させるようになる。また、
全く同じように負方向への充電タイミングにおいても、
高耐圧トランジスタＱ１，Ｑ２が同時に導通するような
現象が起こり得る。そして、高耐圧トランジスタＱ１，
Ｑ２の同時導通は、正負の高圧電源の短絡状態になり、
著しい電力損失を招き、出力の立上がりスピードを大幅
に下げ、トランジスタＱ１，Ｑ２の破壊モードにもつな
がりかねない。

【００３６】第２実施例は、高耐圧トランジスタＱ１，
Ｑ２の遮断状態を確実にするために、遮断時にそれぞれ
のトランジスタのベース、エミッタ間を短絡する低耐圧
・低インピーダンスのトランジスタＱ６，Ｑ５およびそ
の駆動回路を付加したものである。

【００３７】パルストランスＴ３，Ｔ４は、それぞれト
ランジスタＱ５，Ｑ６のベース駆動用トランスである。
正方向への充電タイミングで、アンド回路３の出力が高
レベルになると、パルストランスＴ１，Ｔ３の１次側駆
動トランジスタＱ３が導通し、トランジスタＱ１，Ｑ５
を導通させる。トランジスタＱ５の導通によって高耐圧
トランジスタＱ２は、ベース、エミッタ間が短絡される
ので、コレクタの急峻なパルスがフィードバックされて
も導通することはない。

【００３８】負方向への充電タイミングでも同様に、ト
ランジスタＱ６が導通して高耐圧トランジスタＱ１のベ
ース、エミッタ間を短絡して、コレクタのパルス電位の
フィードバックによる導通を阻止する。

【００３９】上記のように高耐圧トランジスタＱ１，Ｑ
２の同時導通を完全に防ぎ、出力の立上がりスピードを
大幅に上昇させた３値バイアスを出力することができ
る。

【００４０】（第３実施例）図６は、第３実施例の回路
ブロック図である。本第３実施例は、第２実施例のパル
ストランスＴ３，Ｔ４の代りにそれぞれパルストランス
Ｔ１，Ｔ２の２次側に設けた３次巻線Ｌ３を用いたもの
であり、第２実施例と同様の作動と効果を発揮すること
ができる。

【００４１】（第４実施例）図７は、本発明の第４実施
例の回路ブロック図である。

【００４２】第１〜第３実施例では、コンパレータ６に
よる出力のグランドレベルの検出遅れ、論理回路やパル
ストランス駆動回路の信号遅れ、高圧トランジスタのス
イッチング遅れおよび負荷容量の充電時間等によって、
中間レベル（グランドレベル）復帰の際に、かなりのオ
ーバーシュートが発生するおそれがあり得る。

【００４３】本実施例では、各種位相遅れによるオーバ
ーシュートを小さくするために、グランドに達する所定
のレベルで高圧トランスの導通幅を小さくするようにし
たものである。

【００４４】出力端子Ｐ１の出力の検出電位は、コンパ
レータ６でグランドレベルと比較されると同時に、コン
パレータ８で端子Ｐ２に加えられた所定の負電位と比較
される。端子Ｐ２の印加電位は、定格の負荷容量時にオ
ーバーシュートが最小になるように選ばれる。そして、
コンパレータ８の出力は、ＰＷＭ回路７に入力され、出
力のパルス幅を所定値に切換え、充電速度を抑える。

【００４５】上記構成により３値バイアスの立下がり時
のオーバーシュートを小さくすることができる。

【００４６】（第５実施例）図８は、第５実施例のタイ
ミングコントローラの回路図である。他の構成は第１実
施例と同様である。

【００４７】本実施例のタイミングコントローラは、図
３に示した第１実施例の発振回路３１の代りに、分周回
路８１を設けて、図１の発振回路２の出力（２５６ＫＨ
ｚ）を８ＫＨｚに分周したものである。

【００４８】上記構成により、出力波形の立上がり部、
立下がり部、或いは中間値への収束部におけるジッター
を著しく低減させることができる。

【００４９】なお、本実施例のタイミングコントローラ
構成は第３〜第４実施例にも採用することができる。

【００５０】

【発明の効果】以上説明したように、この発明によれ
ば、簡易且つ小型、安価な構成で、出力の立上がりおよ
び立下がりスピードを低下させることなく、画像形成装
置の現像性能を高めることができる現像バイアス電源回
路を提供できる。

【００５１】具体的には、 １．従来の方形波や正弦波の現像ＡＣバイアスに比較し
て、高濃度でかぶりの少ない現像が可能となる。

【００５２】２．正負の高圧電源出力を高速高耐圧の電
子スイッチで切換えているために、画質向上に重要な高
速の立上がり、立下がりが得られる。

【００５３】３．正負おのおのの高圧電源を双方向スイ
ッチで高速にオン，オフ制御することにより、正負電源
を負荷に並列に接続することが可能となり、高効率で発
熱を抑え、低コストになる。

【００５４】４．中間値への収束タイミングにおけるオ
ーバーシュート、サグを最小にできる。

【００５５】５．高耐圧トランジスタのコレクタ、ベー
ス間の容量を介してコレクタ電位がフィードバックして
２つの高耐圧トランジスタが同時にオンすることを、完
全に阻止することが可能となり、高効率、高速立上が
り、高安定動作が達成できる。

【００５６】６．出力の正負或いは中間値への切換えの
タイミング信号を、パルストランス駆動時の搬送信号を
分周して得ることにより、出力波形の立上がり部、立下
がり部、或いは中間値への収束部におけるジッターを著
しく低減できる。

【図面の簡単な説明】

【図１】 第１実施例の回路ブロック図である。

【図２】 第１実施例の高圧電源の回路図である。

【図３】 第１実施例のタイミングコントローラの回路
図である。

【図４】 第１実施例のタイミングコントローラのタイ
ミングチャートである。

【図５】 第２実施例の回路ブロック図である。

【図６】 第３実施例の回路ブロック図である。

【図７】 第４実施例の回路ブロック図である。

【図８】 第５実施例のタイミングコントローラの回路
図である。

【図９】 画像形成装置の要部ブロック図である。

【符号の説明】

１ タイミングコントローラ ２ 発振回路 ３，４ アンド回路 ５ ナンド回路 ６ コンパレータ Ｐ１ 出力端子 Ｑ１，Ｑ２ 高耐圧トランジスタ Ｑ３，Ｑ４ スイッチングトランジスタ

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 画像形成装置の感光体に形成した潜像を
   現像する現像器に３種類の電圧値を周期的に繰り返す交
   流バイアスを給電する現像バイアス電源回路であって、 正の高圧電源および負の高圧電源と、 前記正または負の高圧電源からの出力を選択的に出力端
   子に導出する第１の高耐圧スイッチ回路および第２の高
   耐圧スイッチ回路と、 前記出力端子とグランドとの間に接続され、前記第１お
   よび第２の高耐圧スイッチ回路のオフ状態の時に前記出
   力端子にグランド出力を導出するために前記現像器の帯
   電電荷を放電させる放電抵抗と、 前記現像器への出力電圧を検出する出力検出回路と、 前記第１および第２の高耐圧スイッチ回路を選択的にオ
   ンオフするタイミング制御回路とを備え、 前記タイミング制御回路からの周期的な指令に応じて前
   記第１および第２の高耐圧スイッチ回路を選択的にオン
   オフさせて出力端子に正負の高圧出力を発生させ、更
   に、出力電圧をグランド電位に移行させる際には、前記
   タイミング制御回路からの操作により前記第１或いは前
   記第２のスイッチ回路をオンさせて出力電圧をグランド
   電位方向に変化させる一方で、前記出力検出回路からの
   信号に基づいて、前記出力電圧が所定の電位に達した時
   に前記オンしている第１或いは前記第２のスイッチ回路
   をオフさせるように動作せしめることを特徴とする現像
   バイアス電源回路。
2. 【請求項２】 タイミング制御回路は、所定時間幅だけ
   正負の出力を１サイクルだけ交互に出力した後、所定時
   間正負出力を遮断して中間レベル（グランドレベル）を
   出力するサイクルを所定の周波数で繰返すように、第１
   および第２の高耐圧スイッチ回路を制御することを特徴
   とする請求項１記載の現像バイアス電源回路。
3. 【請求項３】 正或いは負のピークレベルよりグランド
   レベルへの切換えタイミングにおいて、出力端子を負或
   いは正の高圧電源に切換え、出力がグランドレベルに達
   したことを出力検出回路で検出して、高耐圧スイッチ回
   路を遮断することを特徴とする請求項１または２記載の
   現像バイアス電源回路。
4. 【請求項４】 第１および第２の高耐圧スイッチ回路
   は、各々第１のパルストランスと、該第１のパルストラ
   ンスの２次側に所定の入力回路を介してベースおよびエ
   ミッタが接続される高耐圧トランジスタと、該高圧トラ
   ンジスタのベースおよびエミッタにそれぞれコレクタお
   よびエミッタが接続される低耐圧の低インピーダンスト
   ランジスタと、２次巻線が所定の入力回路を介して前記
   低インピーダンストランジスタのベースとエミッタに接
   続される第２のパルストランスからなり、第１および第
   ２の高耐圧スイッチ回路は遮断のタイミングでは前記低
   インピーダンストランジスタは導通するように制御され
   ることを特徴とする請求項１ないし３のいずれかに記載
   の現像バイアス電源回路。
5. 【請求項５】 第１および第２の高耐圧スイッチ回路
   は、出力周波数の１０倍以上の高周波の搬送信号を出力
   周波数でパルス変調した信号を、パルストランス或いは
   フォトカプラー等の電流絶縁手段を介して入力すること
   によって制御されることを特徴とする請求項１記載の現
   像バイアス電源回路・
6. 【請求項６】 出力の正負の切換え、或いは中間値への
   収束のタイミングを制御するパルス変調信号は、搬送信
   号を所定比に分周して得ることを特徴とする請求項１ま
   たは５記載の現像バイアス電源装置。