JP3572456B2

JP3572456B2 - 電流制御型素子用駆動回路

Info

Publication number: JP3572456B2
Application number: JP2001282945A
Authority: JP
Inventors: 俊郎唐木; トロンナムチャイクライソン
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2001-09-18
Filing date: 2001-09-18
Publication date: 2004-10-06
Anticipated expiration: 2021-09-18
Also published as: JP2003092872A

Description

【０００１】
【発明の属する技術分野】
本発明は、電流制御型素子、例えばパワートランジスタをパルス電流で駆動する際に、制御指令に対する制御性を向上させる技術に関する。
【０００２】
【従来の技術】
従来のパワートランジスタ用駆動回路としては、「ＳＩＴを用いたフォークリフト用コントローラ」、保田保、吉澤敏夫、（株）豊田自動織機製作所、電気学会電子デバイス研究会資料ｖｏｌ．ＥＤＤ−９０−６４、ｐｐ．５７−６４、１９９０に示すものが知られている。この従来例では小電流領域から大電流領域までパワートランジスタが過飽和にならないように工夫が施され、ベース電流の最適化が図られている。しかし、この従来例ではＤＣ−ＤＣコンバータのスイッチオフの間に供給するエネルギーをチョークコイル中に蓄積する必要がある。チョークコイルの単位体積当たりに蓄積できる最大のエネルギーは磁性材の特性で決まるため、大きなエネルギーの蓄積には大きなチョークコイルが必要となる。その結果、電源の小型化が制限される。さらにＤＣ−ＤＣコンバータの出力を安定な直流にするため、一般的にはフィードバックによる制御回路が用いられている。この制御回路によってもＤＣ−ＤＣコンバータの大きさおよびコストが制限され、小型・低コスト化の妨げとなる。
【０００３】
上記のごとき問題を解決するため本出願人は、ＤＣ−ＤＣコンバータを用いずに、直流電源から直接に最適なレベルのパルス電流を作り、それをパワートランジスタのベースに供給するように構成したパワートランジスタ駆動電源回路を発明し、既に出願している（特願２００１−６８３８２：未公開）。この回路においては、ＤＣ−ＤＣコンバータを用いず直流電源から直接に最適なパルス電流を作り、パワートランジスタのベースに供給するようにしているので、回路の構成要素を従来よりも少なくでき、その結果として回路を小型・低コスト化することができる。しかし、上記の回路においては、パルス電流を作るためにスイッチをオン・オフを制御するパルス信号とパワートランジスタの動作・停止を制御する駆動指令との間の位相差によって、パワートランジスタがオン抵抗の高い状態になる時間が存在することがあり、それによってスイッチング損失が大きくなるという問題が残った。
【０００４】
そのため、本出願人はパルス電流を作るためのパルス信号とパワートランジスタの動作・停止を制御する駆動指令とを同期させることにより、スイッチング損失の増大を防止した電流制御型素子用駆動回路を発明し、既に出願している（特願２００１−１６３７８２：未公開）。
図９は、上記の電流制御型素子用駆動回路の構成を示すブロック図であり、図１０は回路各部の電圧、電流波形図である。図９の回路は、基本クロック発生部１と駆動指令生成部２とパルス発生手段３から成る駆動コントローラ４と、信号を絶縁して伝達するフォトカプラＰＣと、直流電源ＶｓとダイオードＤｓ１およびＤｓ２とスイッチＳＷ１およびＳＷ２とトランスＴから構成されるパルス電源５と、ＭＯＳトランジスタＭＳと一端が或る電位Ｖｄにつながれた抵抗Ｒ１によって構成されるパルス周期センス回路６と、Ｄ−ＦＦから構成されるタイミング制御回路７と、ダイオードＤ１と、ＭＯＳトランジスタＭ１と、パワートランジスタＴ１とで構成される。なお、パワートランジスタＴ１で駆動する負荷８は、パワートランジスタＴ１と電源Ｖｃｃとの間、または接地との間に接続される。また、駆動コントローラ４の機能は、マイクロコンピュータを用いれば、基本クロックとしてマイクロコンピュータ用クロックを用いることができ、その他の機能はソフトウェアで実現可能である。
次に、図１０に基づいて動作を説明する。パルス電源５は、パルス発生手段３の出力でスイッチＳＷ１およびスイッチＳＷ２をある周期でオン・オフさせることにより、図１０のＶ２に示すようなパルスをトランスＴの２次側に出力するものとする。パルス周期センス回路６は、パルス電源５の出力に応じてＭＯＳトランジスタＭＳをオン・オフすることにより、パルス電源５の周期と同期した信号ＰＴを出力するものとする。また、Ｄ−ＦＦはクロック端子ＣＫにつながれたパルス周期センス回路６の信号ＰＴの立ち上がりで駆動指令ｉｎｓｔをラッチするものとし、パワートランジスタＴ１はパルス電源５の出力パルス１個分でフルオン状態に至るものとする。
図１０の時点ｔ１までは、駆動指令ｉｎｓｔをタイミング制御回路７でパルス電源５出力の周期と同期させた結果、ＭＯＳトランジスタＭ１のゲート信号レベルはＬレベルで、ＭＯＳトランジスタＭ１はオフである。よって、パワートランジスタＴ１に対してはベース電流が流れず、パワートランジスタＴ１はオフ状態である。時点ｔ１以降はＭＯＳトランジスタＭ１のゲート信号レベルはＨレベルとなり、ＭＯＳトランジスタＭ１はオンし、パワートランジスタＴ１に対してまずパルス一つ分のベース電流が流れ、パワートランジスタＴ１は速やかにフルオン状態に至る。ＭＯＳトランジスタＭ１がオンしている間はダイオードＤ１により半波整流されたベース電流が流れる。ＭＯＳトランジスタＭ１がオフするとパワートランジスタＴ１はやがてオフ状態となる。
上記のように、図９の回路では、パワートランジスタＴ１へのベース電流の供給源であるパルス電源５のパルス出力の周期と、パワートランジスタＴ１へのベース電流をコントロールするＭＯＳトランジスタＭ１のオン時点とを同期させることにより、先行技術にみられたようにパルス周期の途中でＭＯＳトランジスタＭ１がオンすることはなく、パワートランジスタＴ１がターンオンする際には必ずパルス１個分のベース電流が流れ、速やかにパワートランジスタＴ１をフルオン状態にすることができる。そのためスイッチング損失が増大することを防ぐことが可能になる。
【０００５】
【発明が解決しようとする課題】
しかしながら、図９のような例においては、以下の問題点が残る。すなわち、図９のベース電流供給経路には、図に示すような寄生インダクタンスＬｓが存在する。したがってＭＯＳトランジスタＭ１がオンし、ベース電流経路にパルス電源５の２次側電圧が印加されても、短い時間軸でみると、図１０のＩ２に示すような傾きを持ってパルス状の電流が流れることになる。前述したようにスイッチング損失を増やさないためには、パワートランジスタに対してターンオン時に十分な電荷を注入し、速やかにフルオン状態にする必要がある。上記パルス状の電荷量は図１０中のＡ部の面積分に相当し、この面積分の電荷量が速やかにフルオン状態にできる量だけあることが必要になる。図９の回路では、ターンオン時に必要な電荷量とパルス電圧Ｖ２と寄生インダクタンスＬｓとから、電流パルスの幅すなわち周波数は或る値に決まり、それ以下にはすることができない。
一方、パルス電流での駆動は、制御性という観点から電流パルスの周波数は高くしたいという要求がある。高周波数化を図るには、パルス電源５の２次側電圧を上昇させ、時間当たりに注入される電荷量を増やせばよいが、パルス電源５の２次側電圧が上昇すると、ベース電流経路での損失が上昇してしまう、という問題が生じる。
【０００６】
本発明は上記のごとき従来技術および本出願人による先行技術の問題点を解決するためになされたものであり、スイッチング損失の増大を防止し、かつ、制御性を改善した電流制御型素子用駆動回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明においては特許請求の範囲に記載するように構成している。すなわち、請求項１に記載の発明においては、電流制御素子のスイッチング時に供給するパルス電流１周期分の電荷量を、オン定常時に供給する電流パルス１周期分の電荷量よりも大きい値とすることにより、前記第２のスイッチング回路の一回のオン時間内に供給する電荷量においてスイッチング時に供給する電荷量のみを増加させるように構成している。なお、オン定常時とは、スイッチング時を除いたオン時（電流制御素子がオン状態のとき）を意味する。
【０００８】
また、請求項２に記載の発明においては、電流制御型素子のスイッチング時に供給するパルス電流のパルス幅を、オン定常時のパルス幅よりも大きくすることにより、電荷量を大きな値にするように構成している。
【０００９】
また、請求項３に記載の発明においては、電流制御型素子のスイッチング時にパルス電流を供給する際に１次巻線に印加する直流電源の電圧を、オン定常時に印加する電圧よりも高くすることより、電荷量を大きな値にするように構成している。
【００１０】
また、請求項４に記載の発明においては、請求項２において、複数の電流制御型素子を駆動する回路であって、それぞれの回路におけるトランスの一次側は共通とし、それぞれの電流制御型素子のスイッチング時のタイミングの論理和で、パルス電流のパルス幅の切り替えを行うように構成している。
【００１１】
また、請求項５に記載の発明においては、請求項３において、複数の電流制御型素子を駆動する回路であって、それぞれの回路におけるトランスの一次側は共通とし、それぞれの電流制御型素子のスイッチング時のタイミングの論理和で、１次巻線に印加する直流電源の電圧の切り替えを行うように構成している。
【００１２】
また、請求項６に記載の発明においては、第２のスイッチング回路は、電流制御型素子の主電流経路間の電圧降下分に応じて、電流制御型素子の制御端子に供給する電流を制御する手段を備えている。
【００１３】
【発明の効果】
本発明によれば、スイッチング時にのみパルス電流１周期分の電荷量を増加させ、オン定常時には従来と同様の電荷量とするので、ベース電流経路の損失をほとんど上昇させることなく、かつ、パルス電源の周波数を従来よりも高くすることが可能になる。そのため電流制御型素子の駆動指令に対する制御性を向上させることが出来る、という効果が得られる。
【００１４】
また、請求項２においては、パルス幅を変更するだけなので、比較的簡単な回路で実現可能である。特に制御系をマイクロコンピュータ等で実現した場合には、ソフトウェアの改良のみで実現できる。また、印加する電圧を変更しないので、第２のスイッチング回路を構成するトランジスタの耐圧を上げる必要がない、という利点がある。
【００１５】
また、請求項４および請求項５においては、複数の電流制御型素子を駆動する際の全体構成を簡略化することが出来る。
【００１６】
また、請求項６においては、電流制御型素子の主電流経路間の電圧降下分（負荷電流）に応じて電流制御型素子の制御端子に供給する電流を制御することにより、常に最適の負荷電流を流すことが出来る。
【００１７】
【発明の実施の形態】
（第１の実施例）
図１は本発明の第１の実施例を示す回路図、図２は回路各部の波形図である。まず、図１の構成を説明する。本実施例は、基本クロック発生部１と駆動指令生成部２とパルス発生手段３から成る駆動コントローラ４と、フォトカプラＰＣと、ダイオードＤｓ１およびダイオードＤｓ２とスイッチＳＷ１およびスイッチＳＷ２とトランスＴと直流電源ＶＳＨと直流電源ＶＳとスイッチＳＷ３から構成されるパルス電源９と、前記本出願人による先行出願と同様な構成のパルス周期センス回路６およびタイミング制御回路７と、ダイオードＤ１と、ＭＯＳトランジスタＭ１と、パワートランジスタＴ１とで構成される。なお、パワートランジスタＴ１で駆動する負荷８は、パワートランジスタＴ１と電源Ｖｃｃとの間、または接地との間に接続される。また、駆動コントローラ４の機能は、マイクロコンピュータを用いれば、基本クロックとしてマイクロコンピュータ用クロックを用いることができ、その他の機能はソフトウェアで実現可能である。また、ダイオードＤ１はトランスの１次巻線に正または負の何れか一方向の電流が流れるときに前記トランスの２次巻線に電流が流れるような方向の半波整流回路を構成しているが、１次巻線に正負どちらの方向に電流が流れるときでも前記トランスの２次巻線に電流が流れるような全波整流回路を用いてもよい。
【００１８】
以下、図２に基づいて動作を説明する。
ここで、パルス電源９の出力周波数は、前記図９の回路よりも高くなっているものとする。また、直流電源ＶＳＨの出力電圧は、直流電源ＶＳの出力電圧（図９と同じとする）よりも高いものとする。また切り替え指令ｓ１は、駆動指令ｉｎｓｔと基本クロックを参照して、駆動指令生成部２から図２のｓ１に示すようなタイミングで出力されるものとする。この切り替え指令ｓ１がＨレベルのときは直流電源ＶＳＨを、Ｌレベルのときは直流電源ＶＳを選択するものとする。
【００１９】
駆動指令ｉｎｓｔのオン指令が入ると、図２のタイミングで、パワートランジスタＴ１へのベース電流供給を制御するＭＯＳトランジスタＭ１がオンするのと同時に、切り替え指令ｓ１により、直流電源ＶＳＨを選択する。その結果、ベース電流経路には高い電圧が印加され、図９の回路に比べて、周波数が高くなっているにも関わらず、ターンオンに十分な電荷量が供給され、パワートランジスタＴ１は速やかにオン状態に至る。この時、図２中のＡ部の面積は、図１０中のＡ部の面積と同じになるように、直流電源ＶＳＨとパルス電源９の出力周波数を設定する。つまり、直流電源ＶＳよりも直流電源ＶＳＨの出力電圧を高くした分だけ、出力周波数を高くしても同じ量の電荷を供給することが出来ることになる。
【００２０】
その後のオン定常時には、直流電源ＶＳに切り替わり、ベース電流を引きつづき供給する。つまり、本発明によれば、ターンオン時の１パルス分だけ直流電源の電圧を高くし、その後のオン定常時は従来と同じ電圧にするので、ベース電流経路の損失をほとんど上昇させることなく、パルス電源９の周波数を高くすることが可能になり、それによってパワートランジスタＴ１の駆動指令ｉｎｓｔに対する制御性を向上させることが出来る、という効果が得られる。
【００２１】
なお、本実施例では、パルス電源９に対して２つの電圧を供給するのに、２つの電源と切り替えスイッチを用いて説明したが、出力電圧を可変できるＤＣ／ＤＣコンバータを用いても同様な効果が得られる。
【００２２】
（第２の実施例）
図３は本発明の第２の実施例を示す回路図、図４は回路各部の波形図である。まず、図３の構成を説明する。第１の実施例との違いは、パルス電源５は図９と同じとし、駆動コントローラ４内のパルス発生手段３を可変パルス発生手段１０に変更し、発生するパルスの周波数を駆動指令発生手段２からの切り替え指令ｓ１により、可変にした点である。すなわち、ターンオン時にパルス電源５の周波数を従来と同じとなるよう設定してターンオン時に必要な電荷量を供給し（図４中のＡ部の面積＝図１０中のＡ部の面積）、ターンオンした後のオン定常時は周波数を高くするよう動作させる。これにより第１の実施例と同様な効果が得られる。
【００２３】
更に本実施例は、第１の実施例に比べて以下に示す利点がある。
まず第１の利点は、構成が簡単であるという点である。第１の実施例では、２つの電圧を用意するのに２つの直流電源と切り替え手段を必要としたが、本実施例ではそれらが必要なくなるので構成が簡単である。特に、この構成によれば、駆動コントローラ４をマイクロコンピュータ等で実現した場合、ソフトウェアの改良のみで実現できる。
第２の利点は、ターンオン時に、オン定常時よりも高い電圧を印加する必要がないので、ベース電流を制御するＭＯＳトランジスタＭ１の耐圧が、第１の実施例より低くて良いという点である。これにより第１の実施例に比べてＭＯＳトランジスタＭ１の小型化、低コスト化が図れる。
【００２４】
（第３の実施例）
図５は本発明の第３の実施例を示す回路図、図６は回路各部の波形図である。
まず、図５の構成を説明する。大まかな動作は第２の実施例と同じである。第２の実施例との違いは、パワートランジスタＴ１のメイン電流値（負荷電流）に対応したベース電流を供給するコレクタキャッチャ１１を追加した点にある。コレクタキャッチャ１１はダイオードＤＣ１と抵抗ＲＣ１から構成され、ダイオードＤＣ１の一端がパワートランジスタＴ１のコレクタに接続されている。
【００２５】
以下、コレクタキャッチャ１１の動作について説明する。センス手段であるダイオードＤＣ１によってコレクタ電圧が検出され、コレクタ電圧が高いとき（負荷電流が少なく、パワートランジスタＴ１にとってベース電流が足りない状態）にはＭＯＳトランジスタＭ１のゲートに大きい電圧が加えられ、逆に、コレクタ電圧が低くなる（パワートランジスタＴ１にとってベース電流が多い状態）とＭＯＳトランジスタＭ１のゲート電圧が低くなるように調整される。つまりパワートランジスタＴ１のメイン電流に応じてＭＯＳトランジスタＭ１のゲートに印加されるＶｇ２のレベルが変わり、パワートランジスタＴ１の負荷電流が設定値になるような最適なベース電流が供給されるように動作する。
【００２６】
（第４の実施例）
図７は本発明の第４の実施例を示す回路図、図８は回路各部の波形図である。
この実施例は、複数のパワートランジスタ（この場合はＴ１とＴ２の２個、さらに多数でも可能）を駆動する場合を示す。構成上の特徴は、第３の実施例を基にして、図示したようにトランスＴの１次側を共通にしていることと、パワートランジスタＴ１に対する切り替え指令（ターンオン時のみにＨレベル）とトランジスタＴ２に対する切り替え指令（ターンオン時のみにＨレベル）との論理和で、パルス電源５の周波数を切り替えている点である。つまり、駆動コントローラ４内において、駆動指令生成部１２は、パワートランジスタＴ１とパワートランジスタＴ２のそれぞれに対する駆動指令ｉｎｓｔ１と駆動指令ｉｎｓｔ２を出力する。また、駆動指令ｉｎｓｔ１に対応する切り替え指令１と駆動指令ｉｎｓｔ２に対応する切り替え指令２とをオア回路１３に入力し、その論理和の信号を切り替え指令として可変パルス発生手段１０へ送るように構成している。
【００２７】
以下、動作を説明する。
まず、時点ｔ１で、パワートランジスタＴ１に対する駆動指令ｉｎｓｔ１がオン（Ｈレベル）になると、ターンオン時にパルス電源５の周波数が低くなり、パワートランジスタＴ１がターンオンするのに必要な電荷が注入され、パワートランジスタＴ１は速やかにフルオン状態に至る。その後、コレクタキャッチャ１１によって、メイン電流に応じた最適なパルス電流がベースに供給される。次に、時点ｔ２で、パワートランジスタＴ２に対する駆動指令ｉｎｓｔ２がオン（Ｈレベル）になると、上記と同様にターンオン時にパルス電源５の周波数が低くなり、パワートランジスタＴ２がターンオンするのに必要な電荷が注入され、パワートランジスタＴ２は速やかにフルオンに至る。この時、パワートランジスタＴ１に供給されるパルス電流Ｉ２１の周波数は、１次側が共通なので低くなり（パルスの幅が広くなる）、多くのベース電流が流れようとするが、コレクタキャッチャによりＶｇ２１が抑えられ、Ａ部のような形となる。このような波形の形となってもパワートランジスタＴ１に対しては、最適なベース電流が供給されているので、動作には何ら問題はない。つまり複数のトランジスタを駆動する際、図示したような１次側構成とし、それぞれのターンオン時の周波数切り替え指令の論理和を取ることにより、パルス電源５の１次側を共通化によってコスト低減を図り、なおかつ複数のトランジスタの制御性を向上させることが出来るという効果が得られる。
【００２８】
なお、本実施例では駆動するトランジスタは２つとして説明したが、例えばＩＮＶなど、２つ以上でも同様な構成を実現することができ、同様な効果が得られる。
また、図７の回路は、図５の回路において複数のパワートランジスタを駆動する構成を示したが、図３の回路にも同様に適用出来る。つまり、それぞれのターンオン時の周波数切り替え指令の論理和の信号に応じて、直流電源ＶＳＨと直流電源ＶＳを切り替えるように構成すればよい。
【図面の簡単な説明】
【図１】本発明の第１の実施例の回路図。
【図２】図１の回路各部における波形図。
【図３】本発明の第２の実施例の回路図。
【図４】図３の回路各部における波形図。
【図５】本発明の第３の実施例の回路図。
【図６】図５の回路各部における波形図。
【図７】本発明の第４の実施例の回路図。
【図８】図７の回路各部における波形図。
【図９】先行技術の一例の回路図。
【図１０】図９の回路各部における波形図。
【符号の説明】
１…基本クロック発生部２…駆動指令生成部
３…パルス発生手段４…駆動コントローラ
５…パルス電源６…パルス周期センス回路
７…タイミング制御回路８…負荷
９…パルス電源１０…可変パルス発生手段
１１…コレクタキャッチャ１２…駆動指令生成部
１３…オア回路
ＶＳ、ＶＳＨ…直流電源ＳＷ１、ＳＷ２、ＳＷ３…スイッチ
Ｔ…トランスＭＳ、Ｍ１…ＭＯＳトランジスタ
Ｄ１…ダイオードＤｓ１、Ｄｓ２…ダイオード
ＤＣ１、ＤＣ２…ダイオードＲ１…抵抗
ＲＣ１、ＲＣ２…抵抗Ｔ１、Ｔ２…パワートランジスタ
ＰＣ…フォトカプラ

Claims

直流電源とトランスを備えた電流制御型素子の駆動回路であって、
前記直流電源の出力両端と前記トランスの１次巻線の両端とを正、負方向に交互に接続することによって前記トランスの１次巻線にパルス電流を流す第１のスイッチング回路と、
前記トランスの１次巻線に正または負の何れか一方向の電流が流れるときに前記トランスの２次巻線に電流が流れるような方向の半波整流回路、または前記１次巻線に正負どちらの方向に電流が流れるときでも前記トランスの２次巻線に電流が流れるような全波整流回路と、
前記電流制御型素子の制御端子に対する電流供給をオンオフ制御する第２のスイッチング回路と、
前記トランスの１次巻線または２次巻線にパルス電流が流れるタイミングを検出するタイミング検出手段と、
外部から与えられる駆動信号と前記タイミング検出手段の検出結果とに応じて前記第２のスイッチング回路の開閉タイミングを制御するタイミング制御手段と、を備え、
前記トランスの２次巻線の両端と前記電流制御型素子の制御端子および一方の電源端子との間に、前記半波整流回路または前記全波整流回路の出力を前記第２のスイッチング回路を介して前記電流制御型素子の制御端子へ与えるように、前記半波整流回路または前記全波整流回路を接続し、
かつ、前記トランスの１次巻線または２次巻線にパルス電流が流れるタイミングと前記第２のスイッチング回路がオンするタイミングとを同期させる手段と、
前記電流制御型素子のスイッチング時に供給するパルス電流１周期分の電荷量を、オン定常時に供給する電流パルス１周期分の電荷量よりも大きい値とすることにより、前記第２のスイッチング回路の一回のオン時間内に供給する電荷量においてスイッチング時に供給する電荷量のみを増加させるように制御する電荷制御手段と、
を備えたことを特徴とする電流制御型素子用駆動回路。
前記電荷制御手段は、前記電流制御型素子のスイッチング時に供給する前記パルス電流のパルス幅を、オン定常時のパルス幅よりも大きくすることにより、電荷量を大きな値にすることを特徴とする請求項１に記載の電流制御型素子用駆動回路。
前記電荷制御手段は、前記電流制御型素子のスイッチング時に前記パルス電流を供給する際に前記１次巻線に印加する前記直流電源の電圧を、オン定常時に印加する電圧よりも高くすることより、電荷量を大きな値にすることを特徴とする請求項１に記載の電流制御型素子用駆動回路。
複数の前記電流制御型素子を駆動する回路であって、それぞれの回路における前記トランスの一次側は共通とし、それぞれの前記電流制御型素子のスイッチング時のタイミングの論理和で、前記パルス電流のパルス幅の切り替えを行うことを特徴とする請求項２に記載の電流制御型素子用駆動回路。
複数の前記電流制御型素子を駆動する回路であって、それぞれの回路における前記トランスの一次側は共通とし、それぞれの前記電流制御型素子のスイッチング時のタイミングの論理和で、前記１次巻線に印加する前記直流電源の電圧の切り替えを行うことを特徴とする請求項３に記載の電流制御型素子用駆動回路。
前記第２のスイッチング回路は、前記電流制御型素子の主電流経路間の電圧降下分に応じて、前記電流制御型素子の制御端子に供給する電流を制御する手段を有することを特徴とする請求項１乃至請求項５の何れかに記載の電流制御型素子用駆動回路。