JP2003092872A - 電流制御型素子用駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】スイッチング損失の増大を防止し、かつ制御性
を改善した電流制御型素子用駆動回路を提供する。 【解決手段】電流制御型素子（パワートランジスタＴ
１）のスイッチング時に供給するパルス電流Ｉ２の１周
期分の電荷量を、オン定常時に供給する電流パルス１周
期分の電荷量よりも大きい値とするように構成した電流
制御型素子用駆動回路。スイッチング時にのみパルス電
流１周期分の電荷量を増加させ、オン定常時には従来と
同様の電荷量とするので、ベース電流経路の損失をほと
んど上昇させることなく、かつパルス電源の周波数を従
来よりも高くすることが可能になる。そのため電流制御
型素子の駆動指令に対する制御性を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流制御型素子、
例えばパワートランジスタをパルス電流で駆動する際
に、制御指令に対する制御性を向上させる技術に関す
る。

【０００２】

【従来の技術】従来のパワートランジスタ用駆動回路と
しては、「ＳＩＴを用いたフォークリフト用コントロー
ラ」、保田 保、吉澤 敏夫、（株）豊田自動織機製作
所、電気学会電子デバイス研究会資料ｖｏｌ．ＥＤＤ−
９０−６４、ｐｐ．５７−６４、１９９０に示すものが
知られている。この従来例では小電流領域から大電流領
域までパワートランジスタが過飽和にならないように工
夫が施され、ベース電流の最適化が図られている。しか
し、この従来例ではＤＣ−ＤＣコンバータのスイッチオ
フの間に供給するエネルギーをチョークコイル中に蓄積
する必要がある。チョークコイルの単位体積当たりに蓄
積できる最大のエネルギーは磁性材の特性で決まるた
め、大きなエネルギーの蓄積には大きなチョークコイル
が必要となる。その結果、電源の小型化が制限される。
さらにＤＣ−ＤＣコンバータの出力を安定な直流にする
ため、一般的にはフィードバックによる制御回路が用い
られている。この制御回路によってもＤＣ−ＤＣコンバ
ータの大きさおよびコストが制限され、小型・低コスト
化の妨げとなる。

【０００３】上記のごとき問題を解決するため本出願人
は、ＤＣ−ＤＣコンバータを用いずに、直流電源から直
接に最適なレベルのパルス電流を作り、それをパワート
ランジスタのベースに供給するように構成したパワート
ランジスタ駆動電源回路を発明し、既に出願している
（特願２００１−６８３８２：未公開）。この回路にお
いては、ＤＣ−ＤＣコンバータを用いず直流電源から直
接に最適なパルス電流を作り、パワートランジスタのベ
ースに供給するようにしているので、回路の構成要素を
従来よりも少なくでき、その結果として回路を小型・低
コスト化することができる。しかし、上記の回路におい
ては、パルス電流を作るためにスイッチをオン・オフを
制御するパルス信号とパワートランジスタの動作・停止
を制御する駆動指令との間の位相差によって、パワート
ランジスタがオン抵抗の高い状態になる時間が存在する
ことがあり、それによってスイッチング損失が大きくな
るという問題が残った。

【０００４】そのため、本出願人はパルス電流を作るた
めのパルス信号とパワートランジスタの動作・停止を制
御する駆動指令とを同期させることにより、スイッチン
グ損失の増大を防止した電流制御型素子用駆動回路を発
明し、既に出願している（特願２００１−１６３７８
２：未公開）。図９は、上記の電流制御型素子用駆動回
路の構成を示すブロック図であり、図１０は回路各部の
電圧、電流波形図である。図９の回路は、基本クロック
発生部１と駆動指令生成部２とパルス発生手段３から成
る駆動コントローラ４と、信号を絶縁して伝達するフォ
トカプラＰＣと、直流電源ＶｓとダイオードＤｓ１およ
びＤｓ２とスイッチＳＷ１およびＳＷ２とトランスＴか
ら構成されるパルス電源５と、ＭＯＳトランジスタＭＳ
と一端が或る電位Ｖｄにつながれた抵抗Ｒ１によって構
成されるパルス周期センス回路６と、Ｄ−ＦＦから構成
されるタイミング制御回路７と、ダイオードＤ１と、Ｍ
ＯＳトランジスタＭ１と、パワートランジスタＴ１とで
構成される。なお、パワートランジスタＴ１で駆動する
負荷８は、パワートランジスタＴ１と電源Ｖｃｃとの
間、または接地との間に接続される。また、駆動コント
ローラ４の機能は、マイクロコンピュータを用いれば、
基本クロックとしてマイクロコンピュータ用クロックを
用いることができ、その他の機能はソフトウェアで実現
可能である。次に、図１０に基づいて動作を説明する。
パルス電源５は、パルス発生手段３の出力でスイッチＳ
Ｗ１およびスイッチＳＷ２をある周期でオン・オフさせ
ることにより、図１０のＶ２に示すようなパルスをトラ
ンスＴの２次側に出力するものとする。パルス周期セン
ス回路６は、パルス電源５の出力に応じてＭＯＳトラン
ジスタＭＳをオン・オフすることにより、パルス電源５
の周期と同期した信号ＰＴを出力するものとする。ま
た、Ｄ−ＦＦはクロック端子ＣＫにつながれたパルス周
期センス回路６の信号ＰＴの立ち上がりで駆動指令ｉｎ
ｓｔをラッチするものとし、パワートランジスタＴ１は
パルス電源５の出力パルス１個分でフルオン状態に至る
ものとする。図１０の時点ｔ１までは、駆動指令ｉｎｓ
ｔをタイミング制御回路７でパルス電源５出力の周期と
同期させた結果、ＭＯＳトランジスタＭ１のゲート信号
レベルはＬレベルで、ＭＯＳトランジスタＭ１はオフで
ある。よって、パワートランジスタＴ１に対してはベー
ス電流が流れず、パワートランジスタＴ１はオフ状態で
ある。時点ｔ１以降はＭＯＳトランジスタＭ１のゲート
信号レベルはＨレベルとなり、ＭＯＳトランジスタＭ１
はオンし、パワートランジスタＴ１に対してまずパルス
一つ分のベース電流が流れ、パワートランジスタＴ１は
速やかにフルオン状態に至る。ＭＯＳトランジスタＭ１
がオンしている間はダイオードＤ１により半波整流され
たベース電流が流れる。ＭＯＳトランジスタＭ１がオフ
するとパワートランジスタＴ１はやがてオフ状態とな
る。上記のように、図９の回路では、パワートランジス
タＴ１へのベース電流の供給源であるパルス電源５のパ
ルス出力の周期と、パワートランジスタＴ１へのベース
電流をコントロールするＭＯＳトランジスタＭ１のオン
時点とを同期させることにより、先行技術にみられたよ
うにパルス周期の途中でＭＯＳトランジスタＭ１がオン
することはなく、パワートランジスタＴ１がターンオン
する際には必ずパルス１個分のベース電流が流れ、速や
かにパワートランジスタＴ１をフルオン状態にすること
ができる。そのためスイッチング損失が増大することを
防ぐことが可能になる。

【０００５】

【発明が解決しようとする課題】しかしながら、図９の
ような例においては、以下の問題点が残る。すなわち、
図９のベース電流供給経路には、図に示すような寄生イ
ンダクタンスＬｓが存在する。したがってＭＯＳトラン
ジスタＭ１がオンし、ベース電流経路にパルス電源５の
２次側電圧が印加されても、短い時間軸でみると、図１
０のＩ２に示すような傾きを持ってパルス状の電流が流
れることになる。前述したようにスイッチング損失を増
やさないためには、パワートランジスタに対してターン
オン時に十分な電荷を注入し、速やかにフルオン状態に
する必要がある。上記パルス状の電荷量は図１０中のＡ
部の面積分に相当し、この面積分の電荷量が速やかにフ
ルオン状態にできる量だけあることが必要になる。図９
の回路では、ターンオン時に必要な電荷量とパルス電圧
Ｖ２と寄生インダクタンスＬｓとから、電流パルスの幅
すなわち周波数は或る値に決まり、それ以下にはするこ
とができない。一方、パルス電流での駆動は、制御性と
いう観点から電流パルスの周波数は高くしたいという要
求がある。高周波数化を図るには、パルス電源５の２次
側電圧を上昇させ、時間当たりに注入される電荷量を増
やせばよいが、パルス電源５の２次側電圧が上昇する
と、ベース電流経路での損失が上昇してしまう、という
問題が生じる。

【０００６】本発明は上記のごとき従来技術および本出
願人による先行技術の問題点を解決するためになされた
ものであり、スイッチング損失の増大を防止し、かつ、
制御性を改善した電流制御型素子用駆動回路を提供する
ことを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、請求項１に記載の発明におい
ては、電流制御素子のスイッチング時に供給するパルス
電流１周期分の電荷量を、オン定常時に供給する電流パ
ルス１周期分の電荷量よりも大きい値とするように構成
している。なお、オン定常時とは、スイッチング時を除
いたオン時（電流制御素子がオン状態のとき）を意味す
る。

【０００８】また、請求項２に記載の発明においては、
電流制御型素子のスイッチング時に供給するパルス電流
のパルス幅を、オン定常時のパルス幅よりも大きくする
ことにより、電荷量を大きな値にするように構成してい
る。

【０００９】また、請求項３に記載の発明においては、
電流制御型素子のスイッチング時にパルス電流を供給す
る際に１次巻線に印加する直流電源の電圧を、オン定常
時に印加する電圧よりも高くすることより、電荷量を大
きな値にするように構成している。

【００１０】また、請求項４に記載の発明においては、
請求項２において、複数の電流制御型素子を駆動する回
路であって、それぞれの回路におけるトランスの一次側
は共通とし、それぞれの電流制御型素子のスイッチング
時のタイミングの論理和で、パルス電流のパルス幅の切
り替えを行うように構成している。

【００１１】また、請求項５に記載の発明においては、
請求項３において、複数の電流制御型素子を駆動する回
路であって、それぞれの回路におけるトランスの一次側
は共通とし、それぞれの電流制御型素子のスイッチング
時のタイミングの論理和で、１次巻線に印加する直流電
源の電圧の切り替えを行うように構成している。

【００１２】また、請求項６に記載の発明においては、
第２のスイッチング回路は、電流制御型素子の主電流経
路間の電圧降下分に応じて、電流制御型素子の制御端子
に供給する電流を制御する手段を備えている。

【００１３】

【発明の効果】本発明によれば、スイッチング時にのみ
パルス電流１周期分の電荷量を増加させ、オン定常時に
は従来と同様の電荷量とするので、ベース電流経路の損
失をほとんど上昇させることなく、かつ、パルス電源の
周波数を従来よりも高くすることが可能になる。そのた
め電流制御型素子の駆動指令に対する制御性を向上させ
ることが出来る、という効果が得られる。

【００１４】また、請求項２においては、パルス幅を変
更するだけなので、比較的簡単な回路で実現可能であ
る。特に制御系をマイクロコンピュータ等で実現した場
合には、ソフトウェアの改良のみで実現できる。また、
印加する電圧を変更しないので、第２のスイッチング回
路を構成するトランジスタの耐圧を上げる必要がない、
という利点がある。

【００１５】また、請求項４および請求項５において
は、複数の電流制御型素子を駆動する際の全体構成を簡
略化することが出来る。

【００１６】また、請求項６においては、電流制御型素
子の主電流経路間の電圧降下分（負荷電流）に応じて電
流制御型素子の制御端子に供給する電流を制御すること
により、常に最適の負荷電流を流すことが出来る。

【００１７】

【発明の実施の形態】（第１の実施例）図１は本発明の
第１の実施例を示す回路図、図２は回路各部の波形図で
ある。まず、図１の構成を説明する。本実施例は、基本
クロック発生部１と駆動指令生成部２とパルス発生手段
３から成る駆動コントローラ４と、フォトカプラＰＣ
と、ダイオードＤｓ１およびダイオードＤｓ２とスイッ
チＳＷ１およびスイッチＳＷ２とトランスＴと直流電源
ＶＳＨと直流電源ＶＳとスイッチＳＷ３から構成される
パルス電源９と、従来例と同様な構成のパルス周期セン
ス回路６およびタイミング制御回路７と、ダイオードＤ
１と、ＭＯＳトランジスタＭ１と、パワートランジスタ
Ｔ１とで構成される。なお、パワートランジスタＴ１で
駆動する負荷８は、パワートランジスタＴ１と電源Ｖｃ
ｃとの間、または接地との間に接続される。また、駆動
コントローラ４の機能は、マイクロコンピュータを用い
れば、基本クロックとしてマイクロコンピュータ用クロ
ックを用いることができ、その他の機能はソフトウェア
で実現可能である。また、ダイオードＤ１はトランスの
１次巻線に正または負の何れか一方向の電流が流れると
きに前記トランスの２次巻線に電流が流れるような方向
の半波整流回路を構成しているが、１次巻線に正負どち
らの方向に電流が流れるときでも前記トランスの２次巻
線に電流が流れるような全波整流回路を用いてもよい。

【００１８】以下、図２に基づいて動作を説明する。こ
こで、パルス電源９の出力周波数は、前記図９の回路よ
りも高くなっているものとする。また、直流電源ＶＳＨ
の出力電圧は、直流電源ＶＳの出力電圧（図９と同じと
する）よりも高いものとする。また切り替え指令ｓ１
は、駆動指令ｉｎｓｔと基本クロックを参照して、駆動
指令生成部２から図２のｓ１に示すようなタイミングで
出力されるものとする。この切り替え指令ｓ１がＨレベ
ルのときは直流電源ＶＳＨを、Ｌレベルのときは直流電
源ＶＳを選択するものとする。

【００１９】駆動指令ｉｎｓｔのオン指令が入ると、図
２のタイミングで、パワートランジスタＴ１へのベース
電流供給を制御するＭＯＳトランジスタＭ１がオンする
のと同時に、切り替え指令ｓ１により、直流電源ＶＳＨ
を選択する。その結果、ベース電流経路には高い電圧が
印加され、図９の回路に比べて、周波数が高くなってい
るにも関わらず、ターンオンに十分な電荷量が供給さ
れ、パワートランジスタＴ１は速やかにオン状態に至
る。この時、図２中のＡ部の面積は、図１０中のＡ部の
面積と同じになるように、直流電源ＶＳＨとパルス電源
９の出力周波数を設定する。つまり、直流電源ＶＳより
も直流電源ＶＳＨの出力電圧を高くした分だけ、出力周
波数を高くしても同じ量の電荷を供給することが出来る
ことになる。

【００２０】その後のオン定常時には、直流電源ＶＳに
切り替わり、ベース電流を引きつづき供給する。つま
り、本発明によれば、ターンオン時の１パルス分だけ直
流電源の電圧を高くし、その後のオン定常時は従来と同
じ電圧にするので、ベース電流経路の損失をほとんど上
昇させることなく、パルス電源９の周波数を高くするこ
とが可能になり、それによってパワートランジスタＴ１
の駆動指令ｉｎｓｔに対する制御性を向上させることが
出来る、という効果が得られる。

【００２１】なお、本実施例では、パルス電源９に対し
て２つの電圧を供給するのに、２つの電源と切り替えス
イッチを用いて説明したが、出力電圧を可変できるＤＣ
／ＤＣコンバータを用いても同様な効果が得られる。

【００２２】（第２の実施例）図３は本発明の第２の実
施例を示す回路図、図４は回路各部の波形図である。ま
ず、図３の構成を説明する。第１の実施例との違いは、
パルス電源５は図９と同じとし、駆動コントローラ４内
のパルス発生手段３を可変パルス発生手段１０に変更
し、発生するパルスの周波数を駆動指令発生手段２から
の切り替え指令ｓ１により、可変にした点である。すな
わち、ターンオン時にパルス電源５の周波数を従来と同
じとなるよう設定してターンオン時に必要な電荷量を供
給し（図４中のＡ部の面積＝図１０中のＡ部の面積）、
ターンオンした後のオン定常時は周波数を高くするよう
動作させる。これにより第１の実施例と同様な効果が得
られる。

【００２３】更に本実施例は、第１の実施例に比べて以
下に示す利点がある。まず第１の利点は、構成が簡単で
あるという点である。第１の実施例では、２つの電圧を
用意するのに２つの直流電源と切り替え手段を必要とし
たが、本実施例ではそれらが必要なくなるので構成が簡
単である。特に、この構成によれば、駆動コントローラ
４をマイクロコンピュータ等で実現した場合、ソフトウ
ェアの改良のみで実現できる。第２の利点は、ターンオ
ン時に、オン定常時よりも高い電圧を印加する必要がな
いので、ベース電流を制御するＭＯＳトランジスタＭ１
の耐圧が、第１の実施例より低くて良いという点であ
る。これにより第１の実施例に比べてＭＯＳトランジス
タＭ１の小型化、低コスト化が図れる。

【００２４】（第３の実施例）図５は本発明の第３の実
施例を示す回路図、図６は回路各部の波形図である。ま
ず、図５の構成を説明する。大まかな動作は第２の実施
例と同じである。第２の実施例との違いは、パワートラ
ンジスタＴ１のメイン電流値（負荷電流）に対応したベ
ース電流を供給するコレクタキャッチャ１１を追加した
点にある。コレクタキャッチャ１１はダイオードＤＣ１
と抵抗ＲＣ１から構成され、ダイオードＤＣ１の一端が
パワートランジスタＴ１のコレクタに接続されている。

【００２５】以下、コレクタキャッチャ１１の動作につ
いて説明する。センス手段であるダイオードＤＣ１によ
ってコレクタ電圧が検出され、コレクタ電圧が高いとき
（負荷電流が少なく、パワートランジスタＴ１にとって
ベース電流が足りない状態）にはＭＯＳトランジスタＭ
１のゲートに大きい電圧が加えられ、逆に、コレクタ電
圧が低くなる（パワートランジスタＴ１にとってベース
電流が多い状態）とＭＯＳトランジスタＭ１のゲート電
圧が低くなるように調整される。つまりパワートランジ
スタＴ１のメイン電流に応じてＭＯＳトランジスタＭ１
のゲートに印加されるＶｇ２のレベルが変わり、パワー
トランジスタＴ１の負荷電流が設定値になるような最適
なベース電流が供給されるように動作する。

【００２６】（第４の実施例）図７は本発明の第４の実
施例を示す回路図、図８は回路各部の波形図である。こ
の実施例は、複数のパワートランジスタ（この場合はＴ
１とＴ２の２個、さらに多数でも可能）を駆動する場合
を示す。構成上の特徴は、第３の実施例を基にして、図
示したようにトランスＴの１次側を共通にしていること
と、パワートランジスタＴ１に対する切り替え指令（タ
ーンオン時のみにＨレベル）とトランジスタＴ２に対す
る切り替え指令（ターンオン時のみにＨレベル）との論
理和で、パルス電源５の周波数を切り替えている点であ
る。つまり、駆動コントローラ４内において、駆動指令
生成部１２は、パワートランジスタＴ１とパワートラン
ジスタＴ２のそれぞれに対する駆動指令ｉｎｓｔ１と駆
動指令ｉｎｓｔ２を出力する。また、駆動指令ｉｎｓｔ
１に対応する切り替え指令１と駆動指令ｉｎｓｔ２に対
応する切り替え指令２とをオア回路１３に入力し、その
論理和の信号を切り替え指令として可変パルス発生手段
１０へ送るように構成している。

【００２７】以下、動作を説明する。まず、時点ｔ１
で、パワートランジスタＴ１に対する駆動指令ｉｎｓｔ
１がオン（Ｈレベル）になると、ターンオン時にパルス
電源５の周波数が低くなり、パワートランジスタＴ１が
ターンオンするのに必要な電荷が注入され、パワートラ
ンジスタＴ１は速やかにフルオン状態に至る。その後、
コレクタキャッチャ１１によって、メイン電流に応じた
最適なパルス電流がベースに供給される。次に、時点ｔ
２で、パワートランジスタＴ２に対する駆動指令ｉｎｓ
ｔ２がオン（Ｈレベル）になると、上記と同様にターン
オン時にパルス電源５の周波数が低くなり、パワートラ
ンジスタＴ２がターンオンするのに必要な電荷が注入さ
れ、パワートランジスタＴ２は速やかにフルオンに至
る。この時、パワートランジスタＴ１に供給されるパル
ス電流Ｉ２１の周波数は、１次側が共通なので低くなり
（パルスの幅が広くなる）、多くのベース電流が流れよ
うとするが、コレクタキャッチャによりＶｇ２１が抑え
られ、Ａ部のような形となる。このような波形の形とな
ってもパワートランジスタＴ１に対しては、最適なベー
ス電流が供給されているので、動作には何ら問題はな
い。つまり複数のトランジスタを駆動する際、図示した
ような１次側構成とし、それぞれのターンオン時の周波
数切り替え指令の論理和を取ることにより、パルス電源
５の１次側を共通化によってコスト低減を図り、なおか
つ複数のトランジスタの制御性を向上させることが出来
るという効果が得られる。

【００２８】なお、本実施例では駆動するトランジスタ
は２つとして説明したが、例えばＩＮＶなど、２つ以上
でも同様な構成を実現することができ、同様な効果が得
られる。また、図７の回路は、図５の回路において複数
のパワートランジスタを駆動する構成を示したが、図３
の回路にも同様に適用出来る。つまり、それぞれのター
ンオン時の周波数切り替え指令の論理和の信号に応じ
て、直流電源ＶＳＨと直流電源ＶＳを切り替えるように
構成すればよい。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路図。

【図２】図１の回路各部における波形図。

【図３】本発明の第２の実施例の回路図。

【図４】図３の回路各部における波形図。

【図５】本発明の第３の実施例の回路図。

【図６】図５の回路各部における波形図。

【図７】本発明の第４の実施例の回路図。

【図８】図７の回路各部における波形図。

【図９】先行技術の一例の回路図。

【図１０】図９の回路各部における波形図。

【符号の説明】

１…基本クロック発生部 ２…駆動指令生
成部 ３…パルス発生手段 ４…駆動コント
ローラ ５…パルス電源 ６…パルス周期
センス回路 ７…タイミング制御回路 ８…負荷 ９…パルス電源 １０…可変パルス
発生手段 １１…コレクタキャッチャ １２…駆動指令
生成部 １３…オア回路 ＶＳ、ＶＳＨ…直流電源 ＳＷ１、ＳＷ
２、ＳＷ３…スイッチ Ｔ…トランス ＭＳ、Ｍ１…Ｍ
ＯＳトランジスタ Ｄ１…ダイオード Ｄｓ１、Ｄｓ２
…ダイオード ＤＣ１、ＤＣ２…ダイオード Ｒ１…抵抗 ＲＣ１、ＲＣ２…抵抗 Ｔ１、Ｔ２…パ
ワートランジスタ ＰＣ…フォトカプラ

Claims (6)

【特許請求の範囲】
1. 【請求項１】直流電源とトランスを備えた電流制御型素
   子の駆動回路であって、 前記直流電源の出力両端と前記トランスの１次巻線の両
   端とを正、負方向に交互に接続することによって前記ト
   ランスの１次巻線にパルス電流を流す第１のスイッチン
   グ回路と、 前記トランスの１次巻線に正または負の何れか一方向の
   電流が流れるときに前記トランスの２次巻線に電流が流
   れるような方向の半波整流回路、または前記１次巻線に
   正負どちらの方向に電流が流れるときでも前記トランス
   の２次巻線に電流が流れるような全波整流回路と、 前記電流制御型素子の制御端子に対する電流供給を制御
   する第２のスイッチング回路と、 前記トランスの１次巻線または２次巻線にパルス電流が
   流れるタイミングを検出するタイミング検出手段と、 外部から与えられる駆動信号と前記タイミング検出手段
   の検出結果とに応じて前記第２のスイッチング回路の開
   閉タイミングを制御するタイミング制御手段と、を備
   え、 前記トランスの２次巻線の両端と前記電流制御型素子の
   制御端子および一方の電源端子との間に、前記半波整流
   回路または前記全波整流回路の出力を前記第２のスイッ
   チング回路を介して前記電流制御型素子の制御端子へ与
   えるように、前記半波整流回路または前記全波整流回路
   を接続し、 かつ、前記トランスの１次巻線または２次巻線にパルス
   電流が流れるタイミングと前記第２のスイッチング回路
   がオンするタイミングとを同期させる手段と、 前記電流制御素子のスイッチング時に供給するパルス電
   流１周期分の電荷量を、オン定常時に供給する電流パル
   ス１周期分の電荷量よりも大きい値とするように制御す
   る電荷制御手段と、 を備えたことを特徴とする電流制御型素子用駆動回路。
2. 【請求項２】前記電荷制御手段は、前記電流制御型素子
   のスイッチング時に供給する前記パルス電流のパルス幅
   を、オン定常時のパルス幅よりも大きくすることによ
   り、電荷量を大きな値にすることを特徴とする請求項１
   に記載の電流制御型素子用駆動回路。
3. 【請求項３】前記電荷制御手段は、前記電流制御型素子
   のスイッチング時に前記パルス電流を供給する際に前記
   １次巻線に印加する前記直流電源の電圧を、オン定常時
   に印加する電圧よりも高くすることより、電荷量を大き
   な値にすることを特徴とする請求項１に記載の電流制御
   型素子用駆動回路。
4. 【請求項４】複数の前記電流制御型素子を駆動する回路
   であって、それぞれの回路における前記トランスの一次
   側は共通とし、それぞれの前記電流制御型素子のスイッ
   チング時のタイミングの論理和で、前記パルス電流のパ
   ルス幅の切り替えを行うことを特徴とする請求項２に記
   載の電流制御型素子用駆動回路。
5. 【請求項５】複数の前記電流制御型素子を駆動する回路
   であって、それぞれの回路における前記トランスの一次
   側は共通とし、それぞれの前記電流制御型素子のスイッ
   チング時のタイミングの論理和で、前記１次巻線に印加
   する前記直流電源の電圧の切り替えを行うことを特徴と
   する請求項３に記載の電流制御型素子用駆動回路。
6. 【請求項６】前記第２のスイッチング回路は、前記電流
   制御型素子の主電流経路間の電圧降下分に応じて、前記
   電流制御型素子の制御端子に供給する電流を制御する手
   段を有することを特徴とする請求項１乃至請求項５の何
   れかに記載の電流制御型素子用駆動回路。