JP3193464B2 - ３値出力電源装置および画像形成装置 - Google Patents
３値出力電源装置および画像形成装置Info
- Publication number
- JP3193464B2 JP3193464B2 JP20100892A JP20100892A JP3193464B2 JP 3193464 B2 JP3193464 B2 JP 3193464B2 JP 20100892 A JP20100892 A JP 20100892A JP 20100892 A JP20100892 A JP 20100892A JP 3193464 B2 JP3193464 B2 JP 3193464B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- negative
- positive
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Developing For Electrophotography (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子写真式の複写機，
プリンタ等の画像形成装置における現像バイアス等で用
いる３値出力電源装置に関するものである。
プリンタ等の画像形成装置における現像バイアス等で用
いる３値出力電源装置に関するものである。
【０００２】
【従来の技術】従来、この種画像形成装置の現像バイア
スとして正弦波や矩形波のＡＣ高圧が用いられてきた。
近年、現像性能の向上に効果があるということで、４：
６や３：７の偏デューティの矩形波が用いられることも
ある。
スとして正弦波や矩形波のＡＣ高圧が用いられてきた。
近年、現像性能の向上に効果があるということで、４：
６や３：７の偏デューティの矩形波が用いられることも
ある。
【０００３】正弦波や１：１のデューティの矩形波は、
正弦波や方形波を昇圧トランスで昇圧して得ることが一
般的である。重畳用の直流高圧は、ＤＣ−ＤＣコンバー
タ等で発生し、前記昇圧トランスの２次巻線の他端に供
給されている。
正弦波や方形波を昇圧トランスで昇圧して得ることが一
般的である。重畳用の直流高圧は、ＤＣ−ＤＣコンバー
タ等で発生し、前記昇圧トランスの２次巻線の他端に供
給されている。
【０００４】偏デューティの矩形波については、高周波
のＤＣ−ＤＣコンバータの１次側と２次側を低周波で変
調する方式が提案され、実施されている。
のＤＣ−ＤＣコンバータの１次側と２次側を低周波で変
調する方式が提案され、実施されている。
【０００５】
【発明が解決しようとする課題】ところで、現像性能の
向上、特にトナーの飛散りを防いで高解像度化するに
は、３値交流バイアスすなわち、正，負及び中間レベル
の３値をもつＡＣ高圧が必要である。更に、画質向上に
は出力波形の正負の立上がり，立下がりを早くすること
が効果的である。
向上、特にトナーの飛散りを防いで高解像度化するに
は、３値交流バイアスすなわち、正，負及び中間レベル
の３値をもつＡＣ高圧が必要である。更に、画質向上に
は出力波形の正負の立上がり，立下がりを早くすること
が効果的である。
【０００６】しかし、３値バイアスの正，負個々の基本
周波数は、通常の現像バイアスが数百Ｈｚから２ＫＨｚ
と比較的低周波であるのに対し、８ＫＨｚと高周波であ
るので、従来の現像バイアスに比して、立上がり，立下
がりスピードの大幅な改善が必要である。
周波数は、通常の現像バイアスが数百Ｈｚから２ＫＨｚ
と比較的低周波であるのに対し、８ＫＨｚと高周波であ
るので、従来の現像バイアスに比して、立上がり，立下
がりスピードの大幅な改善が必要である。
【０００７】本発明は、このような事情に鑑みてなされ
たもので、高速の立上がり，立下がり速度の３値出力電
源装置および高解像度の画像形成装置を提供することを
目的とするものである。
たもので、高速の立上がり，立下がり速度の３値出力電
源装置および高解像度の画像形成装置を提供することを
目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、前記目的を達
成するため、３値出力電源装置，画像形成装置を次の
（１）〜（１３）のとおりに構成する。
成するため、３値出力電源装置，画像形成装置を次の
（１）〜（１３）のとおりに構成する。
【０００９】（１）正出力の高周波駆動コンバータと、
負出力の高周波駆動コンバータと、前記高周波より十分
低い周波数の所要のタイミングで、出力端に前記正出
力，負出力を供給させ、または供給させないようにする
高速動作のスイッチ手段とを備えた３値出力電源装置。
負出力の高周波駆動コンバータと、前記高周波より十分
低い周波数の所要のタイミングで、出力端に前記正出
力，負出力を供給させ、または供給させないようにする
高速動作のスイッチ手段とを備えた３値出力電源装置。
【００１０】（２）正出力の高周波駆動コンバータと、
負出力の高周波駆動コンバータと、前記高周波より十分
低い所要のタイミングで出力端に、前記正出力，負出力
を供給させ、または供給させないようにする高速動作の
スイッチ手段とを備えた３値出力電源装置であって、前
記出力端に現れる正出力の振幅，負出力の振幅を個別に
検出する振幅検出手段と、この振幅検出手段で検出した
正出力の振幅を第１の基準値と比較する第１の比較手段
と、前記振幅検出手段で検出した負出力の振幅を第２の
基準値と比較する第２の比較手段と、前記第１の比較手
段の出力により制御され前記正出力の高周波駆動コンバ
ータを駆動する第１の高周波駆動手段と、前記第２の比
較手段の出力により制御され前記負出力の高周波駆動コ
ンバータを駆動する第２の高周波駆動手段とを備えた３
値出力電源装置。
負出力の高周波駆動コンバータと、前記高周波より十分
低い所要のタイミングで出力端に、前記正出力，負出力
を供給させ、または供給させないようにする高速動作の
スイッチ手段とを備えた３値出力電源装置であって、前
記出力端に現れる正出力の振幅，負出力の振幅を個別に
検出する振幅検出手段と、この振幅検出手段で検出した
正出力の振幅を第１の基準値と比較する第１の比較手段
と、前記振幅検出手段で検出した負出力の振幅を第２の
基準値と比較する第２の比較手段と、前記第１の比較手
段の出力により制御され前記正出力の高周波駆動コンバ
ータを駆動する第１の高周波駆動手段と、前記第２の比
較手段の出力により制御され前記負出力の高周波駆動コ
ンバータを駆動する第２の高周波駆動手段とを備えた３
値出力電源装置。
【００１１】（３）正出力の高周波駆動コンパレータ
と、負出力の高周波駆動コンバータと、この２つのコン
バータの出力が供給される出力端と、この２つのコンバ
ータの各コンバータトランスの１次側に前記高周波より
十分低い所要のタイミングで高周波を供給するか、また
はこの１次側を短絡するかして前記出力端に正出力，負
出力を供給させるかまたは供給させないようにする高速
動作のスイッチ手段とを備えた３値出力電源装置。
と、負出力の高周波駆動コンバータと、この２つのコン
バータの出力が供給される出力端と、この２つのコンバ
ータの各コンバータトランスの１次側に前記高周波より
十分低い所要のタイミングで高周波を供給するか、また
はこの１次側を短絡するかして前記出力端に正出力，負
出力を供給させるかまたは供給させないようにする高速
動作のスイッチ手段とを備えた３値出力電源装置。
【００１２】（４）正出力の高圧電源と、負出力の高圧
電源と、前記正出力の高圧電源と負出力の高圧電源の間
に直列接続された第１のスイッチング素子と第２のスイ
ッチング素子と、前記第１のスイッチング素子と前記第
２のスイッチング素子を選択的にオン，オフするタイミ
ング制御手段と、前記第１のスイッチング素子と前記第
２のスイッチング素子の共通接続点に接続した出力端と
を備えた３値出力電源装置。
電源と、前記正出力の高圧電源と負出力の高圧電源の間
に直列接続された第１のスイッチング素子と第２のスイ
ッチング素子と、前記第１のスイッチング素子と前記第
２のスイッチング素子を選択的にオン，オフするタイミ
ング制御手段と、前記第１のスイッチング素子と前記第
２のスイッチング素子の共通接続点に接続した出力端と
を備えた３値出力電源装置。
【００１３】（５）タイミング制御手段は、更に、出力
端の電位が正或は負のピークから中間レベルに切り換わ
るタイミング時に、所要時間幅だけ第１のスイッチング
素子或は第２のスイッチング素子を選択的にオンするも
のである前記（１）記載の３値出力電源装置。
端の電位が正或は負のピークから中間レベルに切り換わ
るタイミング時に、所要時間幅だけ第１のスイッチング
素子或は第２のスイッチング素子を選択的にオンするも
のである前記（１）記載の３値出力電源装置。
【００１４】（６）正出力の高圧電源と、負出力の高圧
電源と、前記正出力の高圧電源と前記負出力の高圧電源
の間に直列接続された第１のスイッチング素子と第２の
スイッチング素子と、前記第１のスイッチング素子と前
記第２のスイッチング素子の共通接続点に接続した出力
端と、この出力端の出力を検出する出力検出手段と、こ
の出力検出手段の出力と基準信号とを比較する比較手段
と、この比較手段の出力に応じて前記第１のスイッチン
グ素子と前記第２のスイッチング素子を選択的にオン，
オフする制御手段とを備えた３値出力電源装置。
電源と、前記正出力の高圧電源と前記負出力の高圧電源
の間に直列接続された第１のスイッチング素子と第２の
スイッチング素子と、前記第１のスイッチング素子と前
記第２のスイッチング素子の共通接続点に接続した出力
端と、この出力端の出力を検出する出力検出手段と、こ
の出力検出手段の出力と基準信号とを比較する比較手段
と、この比較手段の出力に応じて前記第１のスイッチン
グ素子と前記第２のスイッチング素子を選択的にオン，
オフする制御手段とを備えた３値出力電源装置。
【００１５】（７）正出力の高圧電源と、負出力の高圧
電源と、前記正出力の高圧電源と前記負出力の高圧電源
の間に直列接続された第１のスイッチング素子と第２の
スイッチング素子と、前記第１のスイッチング素子と前
記第２のスイッチング素子の共通接続点に接続した出力
端と、この出力端の出力を検出する出力検出手段と、こ
の出力検出手段の出力の正負の振幅成分をそれぞれの基
準信号と比較する２個の比較手段と、この２個の比較手
段の夫々の出力に応じてＰＷＭ信号を生成し前記第１の
スイッチング素子，前記第２のスイッチング素子に供給
する２個の制御手段とを備えた３値出力電源装置。
電源と、前記正出力の高圧電源と前記負出力の高圧電源
の間に直列接続された第１のスイッチング素子と第２の
スイッチング素子と、前記第１のスイッチング素子と前
記第２のスイッチング素子の共通接続点に接続した出力
端と、この出力端の出力を検出する出力検出手段と、こ
の出力検出手段の出力の正負の振幅成分をそれぞれの基
準信号と比較する２個の比較手段と、この２個の比較手
段の夫々の出力に応じてＰＷＭ信号を生成し前記第１の
スイッチング素子，前記第２のスイッチング素子に供給
する２個の制御手段とを備えた３値出力電源装置。
【００１６】（８）第１のスイッチング素子と第２のス
イッチング素子に、この各スイッチング素子を定電流駆
動する定電流駆動回路と、この各スイッチング素子のオ
ン電圧が所定レベルより低くならないようにする飽和阻
止回路とが付加されている前記（７）記載の３値出力電
源装置。
イッチング素子に、この各スイッチング素子を定電流駆
動する定電流駆動回路と、この各スイッチング素子のオ
ン電圧が所定レベルより低くならないようにする飽和阻
止回路とが付加されている前記（７）記載の３値出力電
源装置。
【００１７】（９）正出力の高圧発生手段と、負出力の
高圧発生手段と、前記正出力の高圧発生手段の出力を出
力端へオンオフする正側スイッチ手段と、前記負出力の
高圧発生手段の出力を前記出力端へオンオフする負側ス
イッチ手段と、前記正出力の高圧発生手段，負出力の高
圧発生手段，正側スイッチ手段，負側スイッチ手段の夫
々を出力レベル切換えのタイミングでオンオフするタイ
ミング制御手段とを備えた３値出力電源装置。
高圧発生手段と、前記正出力の高圧発生手段の出力を出
力端へオンオフする正側スイッチ手段と、前記負出力の
高圧発生手段の出力を前記出力端へオンオフする負側ス
イッチ手段と、前記正出力の高圧発生手段，負出力の高
圧発生手段，正側スイッチ手段，負側スイッチ手段の夫
々を出力レベル切換えのタイミングでオンオフするタイ
ミング制御手段とを備えた３値出力電源装置。
【００１８】（１０）タイミング制御手段は、出力端の
出力を正から負に切り換える際に、正側スイッチ手段を
オフするタイミングを負側スイッチ手段をオンするタイ
ミングより所要時間だけ早くするものである前記（９）
記載の３値出力電源装置。
出力を正から負に切り換える際に、正側スイッチ手段を
オフするタイミングを負側スイッチ手段をオンするタイ
ミングより所要時間だけ早くするものである前記（９）
記載の３値出力電源装置。
【００１９】（１１）タイミング制御手段は、出力端の
出力を正から負に切り換える際に、負出力の高圧発生手
段をオンするタイミングを正出力の高圧発生手段をオフ
するタイミングより所要時間だけ早くするものである前
記（９）記載の３値出力電源装置。
出力を正から負に切り換える際に、負出力の高圧発生手
段をオンするタイミングを正出力の高圧発生手段をオフ
するタイミングより所要時間だけ早くするものである前
記（９）記載の３値出力電源装置。
【００２０】（１２）タイミング制御手段は、出力端の
出力を負から正に切り換える際にも、負側スイッチ手段
をオフするタイミングまたは正出力の高圧発生手段をオ
ンするタイミングを所要時間だけ早くするものである前
記（１０）記載の３値出力電源装置。
出力を負から正に切り換える際にも、負側スイッチ手段
をオフするタイミングまたは正出力の高圧発生手段をオ
ンするタイミングを所要時間だけ早くするものである前
記（１０）記載の３値出力電源装置。
【００２１】（１３）所要の直流電源装置の出力に、前
記（１）記載の３値出力電源装置の出力を重畳して現像
バイアスとした画像形成装置。
記（１）記載の３値出力電源装置の出力を重畳して現像
バイアスとした画像形成装置。
【００２２】
【作用】前記（１）〜（１２）の構成により、所要のタ
イミングで、高速で立上がり，立下がる３値出力が供給
される。前記（１３）の構成では、直流電圧に、高速で
立上がり，立下がる３値出力が重畳された現像バアイス
が得られる。
イミングで、高速で立上がり，立下がる３値出力が供給
される。前記（１３）の構成では、直流電圧に、高速で
立上がり，立下がる３値出力が重畳された現像バアイス
が得られる。
【００２３】前記（８）の構成により、スイッチング素
子は、定電流駆動，不飽和駆動される。
子は、定電流駆動，不飽和駆動される。
【００２４】
【実施例】以下本発明を実施例により詳しく説明する。
【００２５】（実施例１）図１は実施例１である“複写
機の現像バイアス電源”のブロック図である。図２は図
１の各部の出力波形図であり、図３は図１に対応する詳
細回路図である。
機の現像バイアス電源”のブロック図である。図２は図
１の各部の出力波形図であり、図３は図１に対応する詳
細回路図である。
【００２６】図１において、１は高周波（５０〜２００
ＫＨｚ程度、本実施例では１００ＫＨｚを用いる）の発
信回路で、その出力はコンバータトランスＴ１，Ｔ２の
１次側に給電される。コンバータトランスＴ１，Ｔ２の
２次巻線出力は、各々ダイオードＤ１，Ｄ２で整流さ
れ、その出力端は出力端子Ｐ１で並列に接続される。
ＫＨｚ程度、本実施例では１００ＫＨｚを用いる）の発
信回路で、その出力はコンバータトランスＴ１，Ｔ２の
１次側に給電される。コンバータトランスＴ１，Ｔ２の
２次巻線出力は、各々ダイオードＤ１，Ｄ２で整流さ
れ、その出力端は出力端子Ｐ１で並列に接続される。
【００２７】Ｓ１〜Ｓ４では、電子スイッチで、Ｓ１は
アンド回路５−１の出力で、Ｓ２はノア回路６−１の出
力で、Ｓ３はアンド回路５−２の出力で、Ｓ４はノア回
路６−２の出力によって制御される。
アンド回路５−１の出力で、Ｓ２はノア回路６−１の出
力で、Ｓ３はアンド回路５−２の出力で、Ｓ４はノア回
路６−２の出力によって制御される。
【００２８】２は低周波（２〜１０ＫＨｚ程度、本実施
例では８ＫＨｚを用いる）の発振回路、３は１／２の分
周回路、４−１，４−２はインバータ回路、５−１，５
−２はアンド回路、６−１．６−２はノア回路である。
例では８ＫＨｚを用いる）の発振回路、３は１／２の分
周回路、４−１，４−２はインバータ回路、５−１，５
−２はアンド回路、６−１．６−２はノア回路である。
【００２９】図示接続でアンド回路５−１，５−２の出
力には、それぞれ図２の（Ｃ），（Ｄ）に示す１／４の
デューティをもつ正パルスが、１／４周期の位相ズレで
得られ、ノア回路６−１，６−２の出力には図２の
（Ｅ），（Ｆ）に示す出力が得られる。
力には、それぞれ図２の（Ｃ），（Ｄ）に示す１／４の
デューティをもつ正パルスが、１／４周期の位相ズレで
得られ、ノア回路６−１，６−２の出力には図２の
（Ｅ），（Ｆ）に示す出力が得られる。
【００３０】結局、１／２分周回路３の出力を図２の
（Ｂ）に示すように、１／４周期毎に第１から第４迄の
タイミング〜に分けて、電子スイッチＳ１〜Ｓ４は
次のとおり動作する。
（Ｂ）に示すように、１／４周期毎に第１から第４迄の
タイミング〜に分けて、電子スイッチＳ１〜Ｓ４は
次のとおり動作する。
【００３１】第１のタイミングでＳ１，Ｓ２がオン、
Ｓ３，Ｓ４がオフ、第２のタイミングでＳ１，Ｓ２が
オフ、Ｓ３，Ｓ４がオン、第３，第４のタイミング，
でＳ１，Ｓ３がオフ、Ｓ２，Ｓ４がオンとなる。な
お、ノア回路６−１，６−２の系は回路構成上負論理と
なっている。
Ｓ３，Ｓ４がオフ、第２のタイミングでＳ１，Ｓ２が
オフ、Ｓ３，Ｓ４がオン、第３，第４のタイミング，
でＳ１，Ｓ３がオフ、Ｓ２，Ｓ４がオンとなる。な
お、ノア回路６−１，６−２の系は回路構成上負論理と
なっている。
【００３２】出力端子Ｐ１は、現像器の現像スリーブに
接続されているので、次のように動作する。
接続されているので、次のように動作する。
【００３３】電子スイッチＳ１，Ｓ２がオンすると、正
出力コンバータが作動して、出力端子Ｐ１に接続された
負荷容量（現像スリーブ、感光ドラム間の空間容量）を
正方向に充電する。電子スイッチＳ３，Ｓ４がオンする
と、負出力コンバータが作動して、負荷容量を負方向に
充電する。電子スイッチＳ１，Ｓ３がオフ、Ｓ２，Ｓ４
がオンすると、正出力，負出力のコンバータ出力は共に
ゼロとなって出力端子Ｐ１は直流高圧電源１１の出力に
接続される。このようにして図２（Ｇ）に示したような
３値バイアスが得られる。
出力コンバータが作動して、出力端子Ｐ１に接続された
負荷容量（現像スリーブ、感光ドラム間の空間容量）を
正方向に充電する。電子スイッチＳ３，Ｓ４がオンする
と、負出力コンバータが作動して、負荷容量を負方向に
充電する。電子スイッチＳ１，Ｓ３がオフ、Ｓ２，Ｓ４
がオンすると、正出力，負出力のコンバータ出力は共に
ゼロとなって出力端子Ｐ１は直流高圧電源１１の出力に
接続される。このようにして図２（Ｇ）に示したような
３値バイアスが得られる。
【００３４】図３において、ＴＲ１，ＴＲ４は、それぞ
れコンバータトランスＴ１，Ｔ２の１次側駆動用のＦＥ
Ｔで、図１の電子スイッチＳ１，Ｓ３に相当し、ＴＲ
１，ＴＲ４のゲートに接続されたトランジスタＴＲ２，
ＴＲ５は、１次側駆動用ＦＥＴのゲートをグランドへ短
絡して、コンバータトランスＴ１，Ｔ２の駆動入力を遮
断する。
れコンバータトランスＴ１，Ｔ２の１次側駆動用のＦＥ
Ｔで、図１の電子スイッチＳ１，Ｓ３に相当し、ＴＲ
１，ＴＲ４のゲートに接続されたトランジスタＴＲ２，
ＴＲ５は、１次側駆動用ＦＥＴのゲートをグランドへ短
絡して、コンバータトランスＴ１，Ｔ２の駆動入力を遮
断する。
【００３５】ＴＲ３，ＴＲ６は、高耐圧のトランジスタ
でそれぞれ電子スイッチＳ２，Ｓ４に相当する。Ｄ３，
Ｄ４は、それぞれトランジスタＴＲ３，ＴＲ６の逆電圧
保護用のダイオードである。トランジスタＴＲ３，ＴＲ
６のベースはそれぞれパルストランスＴ３，Ｔ４によっ
てグランドから絶縁された状態で駆動される。パルスト
ランスＴ３，Ｔ４の１次側には、高周波発振回路１（１
００ＫＨｚ）の出力が結合用の抵抗，コンデンサを介し
て加えられる。トランジスタＴＲ３のコレクタ、トラン
ジスタＴＲ６のエミッタは、直流高圧電源の１１の出力
端に直接接続される。
でそれぞれ電子スイッチＳ２，Ｓ４に相当する。Ｄ３，
Ｄ４は、それぞれトランジスタＴＲ３，ＴＲ６の逆電圧
保護用のダイオードである。トランジスタＴＲ３，ＴＲ
６のベースはそれぞれパルストランスＴ３，Ｔ４によっ
てグランドから絶縁された状態で駆動される。パルスト
ランスＴ３，Ｔ４の１次側には、高周波発振回路１（１
００ＫＨｚ）の出力が結合用の抵抗，コンデンサを介し
て加えられる。トランジスタＴＲ３のコレクタ、トラン
ジスタＴＲ６のエミッタは、直流高圧電源の１１の出力
端に直接接続される。
【００３６】パルストランスＴ３，Ｔ４の１次側に発振
出力が印加されると、２次側に高周波電圧が誘起されて
トランジスタＴＲ３，ＴＲ６にベース電流を供給し、そ
れぞれのトランジスタＴＲ３，ＴＲ６のコレクタ−エミ
ッタ間をオンする。
出力が印加されると、２次側に高周波電圧が誘起されて
トランジスタＴＲ３，ＴＲ６にベース電流を供給し、そ
れぞれのトランジスタＴＲ３，ＴＲ６のコレクタ−エミ
ッタ間をオンする。
【００３７】第１のタイミングでアンド回路５−１の
出力は高レベル、ノア回路６−１の出力は低レベルでト
ランジスタＴＲ２，ＴＲ８は共にオフとなり、ＦＥＴ・
ＴＲ１がオンとなってコンバータトランスＴ１は、発振
回路１の出力で１００ＫＨｚの高周波で駆動され、トラ
ンジスタＴＲ３は導通状態になり、出力端子Ｐ１に接続
された負荷容量を正方向に充電する。
出力は高レベル、ノア回路６−１の出力は低レベルでト
ランジスタＴＲ２，ＴＲ８は共にオフとなり、ＦＥＴ・
ＴＲ１がオンとなってコンバータトランスＴ１は、発振
回路１の出力で１００ＫＨｚの高周波で駆動され、トラ
ンジスタＴＲ３は導通状態になり、出力端子Ｐ１に接続
された負荷容量を正方向に充電する。
【００３８】第２のタイミングでアンド回路５−１の
出力は低レベル、ノア回路６−１の出力は高レベルとな
って、トランジスタＴＲ２，ＴＲ８が導通状態になりト
ランスＴ１，Ｔ３の１次側への高周波駆動パルスを遮断
する。これによりトランジスタＴＲ３が遮断状態になる
ので、出力端子Ｐ１がコンバータトランスＴ２の駆動に
よって負電位になっても、ダイオードＤ１が導通するこ
とはない。第２のタイミングでは、アンド回路５−２の
出力が高レベル、ノア回路６−２の出力が低レベルとな
って、コンバータトランスＴ２が駆動状態、トランジス
タＴＲ６が導通状態になり、負荷容量は負方向に充電さ
れていく。
出力は低レベル、ノア回路６−１の出力は高レベルとな
って、トランジスタＴＲ２，ＴＲ８が導通状態になりト
ランスＴ１，Ｔ３の１次側への高周波駆動パルスを遮断
する。これによりトランジスタＴＲ３が遮断状態になる
ので、出力端子Ｐ１がコンバータトランスＴ２の駆動に
よって負電位になっても、ダイオードＤ１が導通するこ
とはない。第２のタイミングでは、アンド回路５−２の
出力が高レベル、ノア回路６−２の出力が低レベルとな
って、コンバータトランスＴ２が駆動状態、トランジス
タＴＲ６が導通状態になり、負荷容量は負方向に充電さ
れていく。
【００３９】第３，第４のタイミング，では、コン
バータトランスＴ１，Ｔ２の１次側は遮断状態、パルス
トランスＴ３，Ｔ４の１次側はトランジスタＴＲ８，Ｔ
Ｒ９がオフで駆動状態になる。これにより、トランジス
タＴＲ３，ＴＲ６が共に導通状態になるので、出力端子
Ｐ１の電位は急速に直流高圧電源１１の出力電圧に収束
する。
バータトランスＴ１，Ｔ２の１次側は遮断状態、パルス
トランスＴ３，Ｔ４の１次側はトランジスタＴＲ８，Ｔ
Ｒ９がオフで駆動状態になる。これにより、トランジス
タＴＲ３，ＴＲ６が共に導通状態になるので、出力端子
Ｐ１の電位は急速に直流高圧電源１１の出力電圧に収束
する。
【００４０】以上説明したように、本実施例では、高周
波駆動コンバータの回路を高速動作のスイッチで切り換
えているので、図２（Ｇ）に示すような、高速の立上が
り，立下がりの３値出力電圧が得られる。また、この
“複写機の現像バイアス電源”により、高濃度でかぶり
の少ない、高解像度のハードコピーが得られる。
波駆動コンバータの回路を高速動作のスイッチで切り換
えているので、図２（Ｇ）に示すような、高速の立上が
り，立下がりの３値出力電圧が得られる。また、この
“複写機の現像バイアス電源”により、高濃度でかぶり
の少ない、高解像度のハードコピーが得られる。
【００４１】（実施例２）図４は実施例２の回路図であ
る。本実施例は、高耐圧トランジスタＴＲ３，ＴＲ６の
スイッチングスピードを改善するためにパルストランス
Ｔ３，Ｔ４の２次側のダイオードを除いたものである。
２次巻線を直接ＴＲ３，ＴＲ６ベース，エミッタに接続
することによってベースに蓄積電荷引き抜き用の逆バイ
アスを印加できるのでトランジスタＴＲ３，ＴＲ６の遮
断特性が著しく改善される。
る。本実施例は、高耐圧トランジスタＴＲ３，ＴＲ６の
スイッチングスピードを改善するためにパルストランス
Ｔ３，Ｔ４の２次側のダイオードを除いたものである。
２次巻線を直接ＴＲ３，ＴＲ６ベース，エミッタに接続
することによってベースに蓄積電荷引き抜き用の逆バイ
アスを印加できるのでトランジスタＴＲ３，ＴＲ６の遮
断特性が著しく改善される。
【００４２】（実施例３）図５は実施例３の回路図であ
る。本実施例は、コンバータトランスＴ１，Ｔ２の２次
側の電子スイッチＳ２，Ｓ４に、高耐圧トランジスタの
代わりに高耐圧のＦＥＴ・ＴＲ３ａ，ＴＲ６ａを用いた
例である。
る。本実施例は、コンバータトランスＴ１，Ｔ２の２次
側の電子スイッチＳ２，Ｓ４に、高耐圧トランジスタの
代わりに高耐圧のＦＥＴ・ＴＲ３ａ，ＴＲ６ａを用いた
例である。
【００４３】（実施例４）図６は実施例４である“複写
機の現像バイアス電源”のブロック図である。図７は図
６の各部の出力波形図であり、図８は図６に対応する詳
細回路図である。
機の現像バイアス電源”のブロック図である。図７は図
６の各部の出力波形図であり、図８は図６に対応する詳
細回路図である。
【００４４】図６において、１２，１３は誤差増幅器
で、振幅検出回路１６で検出された正，負それぞれの振
幅レベルを、それぞれ端子Ｐ２，Ｐ３に加えられる基準
値と比較して、ＰＷＭ回路１４，１５を制御する。コン
バータトランスＴ１，Ｔ２の１次側は、図８に示すよう
に、ＰＷＭ回路１４，１５によって駆動されるスイッチ
ング用ＦＥＴ・ＴＲ１，ＴＲ４で通電量を制御される。
コンバータトランスＴ１，Ｔ２の２次巻線出力は、各々
ダイオードＤ１，Ｄ２で整流され、その出力端は出力端
子Ｐ１で並列に接続される。
で、振幅検出回路１６で検出された正，負それぞれの振
幅レベルを、それぞれ端子Ｐ２，Ｐ３に加えられる基準
値と比較して、ＰＷＭ回路１４，１５を制御する。コン
バータトランスＴ１，Ｔ２の１次側は、図８に示すよう
に、ＰＷＭ回路１４，１５によって駆動されるスイッチ
ング用ＦＥＴ・ＴＲ１，ＴＲ４で通電量を制御される。
コンバータトランスＴ１，Ｔ２の２次巻線出力は、各々
ダイオードＤ１，Ｄ２で整流され、その出力端は出力端
子Ｐ１で並列に接続される。
【００４５】Ｓ１〜Ｓ４は、電子スイッチで、Ｓ１はア
ンド回路５−１の出力により、Ｓ２はノア回路６−１の
出力により、Ｓ３はアンド回路５−２の出力により、ま
たＳ４はノア回路６−２の出力によって制御される。
ンド回路５−１の出力により、Ｓ２はノア回路６−１の
出力により、Ｓ３はアンド回路５−２の出力により、ま
たＳ４はノア回路６−２の出力によって制御される。
【００４６】２は低周波（２〜１０ＫＨｚ程度、本実施
例では８ＫＨｚを用いる）の発振回路、３は１／２の分
周回路、４−１，４−２はインバータ回路、５−１，５
−２はアンド回路、６−１．６−２はノア回路である。
例では８ＫＨｚを用いる）の発振回路、３は１／２の分
周回路、４−１，４−２はインバータ回路、５−１，５
−２はアンド回路、６−１．６−２はノア回路である。
【００４７】図示接続でアンド回路５−１，５−２の出
力には、それぞれ図７の（Ｃ），（Ｄ）に示す１／４の
デューティをもつ正パルスが、１／４周期の位相ズレで
得られ、ノア回路６−１，６−２の出力には図７の
（Ｅ），（Ｆ）に示すパルスが得られる。
力には、それぞれ図７の（Ｃ），（Ｄ）に示す１／４の
デューティをもつ正パルスが、１／４周期の位相ズレで
得られ、ノア回路６−１，６−２の出力には図７の
（Ｅ），（Ｆ）に示すパルスが得られる。
【００４８】結局、１／２分周回路３の出力を図７の
（Ｂ）に示すように、１／４周期毎に第１から第４迄の
タイミング〜に分けて、電子スイッチＳ１〜Ｓ４は
次のとおり動作する。
（Ｂ）に示すように、１／４周期毎に第１から第４迄の
タイミング〜に分けて、電子スイッチＳ１〜Ｓ４は
次のとおり動作する。
【００４９】第１のタイミングでＳ１，Ｓ２がオン、
Ｓ３，Ｓ４がオフ、第２のタイミングでＳ１，Ｓ２が
オフ、Ｓ３，Ｓ４がオン、第３，第４のタイミング，
でＳ１，Ｓ３がオフ、Ｓ２，Ｓ４がオンとなる。な
お、ノア回路６−１，６−２の系は回路構成上負論理と
なっている。
Ｓ３，Ｓ４がオフ、第２のタイミングでＳ１，Ｓ２が
オフ、Ｓ３，Ｓ４がオン、第３，第４のタイミング，
でＳ１，Ｓ３がオフ、Ｓ２，Ｓ４がオンとなる。な
お、ノア回路６−１，６−２の系は回路構成上負論理と
なっている。
【００５０】出力端子Ｐ１は、現像器の現像スリーブに
接続されているので、次のように動作する。
接続されているので、次のように動作する。
【００５１】電子スイッチＳ１，Ｓ２がオンすると、正
出力コンバータが作動して、出力端子Ｐ１に接続された
負荷容量（現像スリーブ、感光ドラム間の空間容量）を
正方向に充電する。電子スイッチＳ３，Ｓ４がオンする
と、負出力コンバータが作動して、負荷容量を負方向に
充電する。電子スイッチＳ１，Ｓ３がオフ、Ｓ２，Ｓ４
がオンすると、正出力，負出力のコンバータ出力は共に
ゼロとなって出力端子Ｐ１は直流高圧電源１１の出力に
接続される。このようにして図７の（Ｇ）に示したよう
な３値バイアスが得られる。
出力コンバータが作動して、出力端子Ｐ１に接続された
負荷容量（現像スリーブ、感光ドラム間の空間容量）を
正方向に充電する。電子スイッチＳ３，Ｓ４がオンする
と、負出力コンバータが作動して、負荷容量を負方向に
充電する。電子スイッチＳ１，Ｓ３がオフ、Ｓ２，Ｓ４
がオンすると、正出力，負出力のコンバータ出力は共に
ゼロとなって出力端子Ｐ１は直流高圧電源１１の出力に
接続される。このようにして図７の（Ｇ）に示したよう
な３値バイアスが得られる。
【００５２】図８において、ＴＲ１，ＴＲ４は、それぞ
れコンバータトランスＴ１，Ｔ２の１次側駆動用のＦＥ
Ｔで、図６の電子スイッチＳ１，Ｓ３に相当し、ＴＲ
１，ＴＲ４のゲートに接続されたトランジスタＴＲ２，
ＴＲ５は、１次側駆動用ＦＥＴのゲートをグランドへ短
絡して、コンバータトランスＴ１，Ｔ２の駆動入力を遮
断する。
れコンバータトランスＴ１，Ｔ２の１次側駆動用のＦＥ
Ｔで、図６の電子スイッチＳ１，Ｓ３に相当し、ＴＲ
１，ＴＲ４のゲートに接続されたトランジスタＴＲ２，
ＴＲ５は、１次側駆動用ＦＥＴのゲートをグランドへ短
絡して、コンバータトランスＴ１，Ｔ２の駆動入力を遮
断する。
【００５３】ＴＲ３，ＴＲ６は、高耐圧のトランジスタ
でそれぞれ電子スイッチＳ２，Ｓ４に相当する。Ｄ３，
Ｄ４は、それぞれトランジスタＴＲ３，ＴＲ６の逆電圧
保護用のダイオードである。トランジスタＴＲ３，ＴＲ
６のベースはそれぞれパルストランスＴ３，Ｔ４によっ
てグランドから絶縁された状態で駆動される。パルスト
ランスＴ３，Ｔ４の１次側には、高周波発振回路１（１
００ＫＨｚ）の出力が結合用の抵抗，コンデンサを介し
て加えられる。トランジスタＴＲ３のコレクタ、トラン
ジスタＴＲ６のエミッタは、直流高圧電源１１の出力端
に直接接続される。
でそれぞれ電子スイッチＳ２，Ｓ４に相当する。Ｄ３，
Ｄ４は、それぞれトランジスタＴＲ３，ＴＲ６の逆電圧
保護用のダイオードである。トランジスタＴＲ３，ＴＲ
６のベースはそれぞれパルストランスＴ３，Ｔ４によっ
てグランドから絶縁された状態で駆動される。パルスト
ランスＴ３，Ｔ４の１次側には、高周波発振回路１（１
００ＫＨｚ）の出力が結合用の抵抗，コンデンサを介し
て加えられる。トランジスタＴＲ３のコレクタ、トラン
ジスタＴＲ６のエミッタは、直流高圧電源１１の出力端
に直接接続される。
【００５４】パルストランスＴ３，Ｔ４の１次側に発振
出力が印加されると、２次側に高周波電圧が誘起されて
トランジスタＴＲ３，ＴＲ６にベース電流を供給し、そ
れぞれのトランジスタＴＲ３，ＴＲ６のコレクタ−エミ
ッタ間をオンする。
出力が印加されると、２次側に高周波電圧が誘起されて
トランジスタＴＲ３，ＴＲ６にベース電流を供給し、そ
れぞれのトランジスタＴＲ３，ＴＲ６のコレクタ−エミ
ッタ間をオンする。
【００５５】第１のタイミングでアンド回路５−１の
出力は高レベル、ノア回路６−１の出力は低レベルでト
ランジスタＴＲ２，ＴＲ８は共にオフとなり、ＦＥＴ・
ＴＲ１がオンとなってコンバータトランスＴ１は、発振
回路１の出力で１００ＫＨｚの高周波で駆動され、トラ
ンジスタＴＲ３は導通状態になり、出力端子Ｐ１に接続
された負荷容量を正方向に充電する。
出力は高レベル、ノア回路６−１の出力は低レベルでト
ランジスタＴＲ２，ＴＲ８は共にオフとなり、ＦＥＴ・
ＴＲ１がオンとなってコンバータトランスＴ１は、発振
回路１の出力で１００ＫＨｚの高周波で駆動され、トラ
ンジスタＴＲ３は導通状態になり、出力端子Ｐ１に接続
された負荷容量を正方向に充電する。
【００５６】第２のタイミングでアンド回路５−１の
出力は低レベル、ノア回路６−１の出力は高レベルとな
って、トランジスタＴＲ２，ＴＲ８が導通状態になりト
ランスＴ１，Ｔ３の１次側への高周波駆動パルスを遮断
する。これによりトランジスタＴＲ３が遮断状態になる
ので、出力端子Ｐ１がコンバータトランスＴ２の駆動に
よって負電位になっても、ダイオードＤ１が導通するこ
とはない。第２のタイミングでは、アンド回路５−２の
出力が高レベル、ノア回路６−２の出力が低レベルとな
って、コンバータトランスＴ２が駆動状態、トランジス
タＴＲ６が導通状態になり、負荷容量は負方向に充電さ
れていく。
出力は低レベル、ノア回路６−１の出力は高レベルとな
って、トランジスタＴＲ２，ＴＲ８が導通状態になりト
ランスＴ１，Ｔ３の１次側への高周波駆動パルスを遮断
する。これによりトランジスタＴＲ３が遮断状態になる
ので、出力端子Ｐ１がコンバータトランスＴ２の駆動に
よって負電位になっても、ダイオードＤ１が導通するこ
とはない。第２のタイミングでは、アンド回路５−２の
出力が高レベル、ノア回路６−２の出力が低レベルとな
って、コンバータトランスＴ２が駆動状態、トランジス
タＴＲ６が導通状態になり、負荷容量は負方向に充電さ
れていく。
【００５７】第３，第４のタイミング，では、コン
バータトランスＴ１，Ｔ２の１次側は遮断状態、パルス
トランスＴ３，Ｔ４の１次側はトランジスタＴＲ８，Ｔ
Ｒ９がオフで駆動状態になる。これにより、トランジス
タＴＲ３，ＴＲ６が共に導通状態になるので、出力端子
Ｐ１の電位は急速に直流高圧電源１１の出力電圧に収束
する。
バータトランスＴ１，Ｔ２の１次側は遮断状態、パルス
トランスＴ３，Ｔ４の１次側はトランジスタＴＲ８，Ｔ
Ｒ９がオフで駆動状態になる。これにより、トランジス
タＴＲ３，ＴＲ６が共に導通状態になるので、出力端子
Ｐ１の電位は急速に直流高圧電源１１の出力電圧に収束
する。
【００５８】出力の正，負の振幅は振幅検出回路１６で
それぞれ分離されて検出される。図９に振幅検出回路１
６の具体回路を示す。図９に示すように、出力端子Ｐ１
の出力は、ダイオードＤ２１，Ｄ２２で正，負に分離さ
れる。分離された各々の振幅成分はコンデンサＣ２１，
Ｃ２２で交流結合され、ダイオードＤ２３，Ｄ２４以降
の回路で整流平滑される。振幅検出回路１６で分離検出
された信号は、誤差増幅器１２，１３でそれぞれの基準
電圧と比較されて、ＰＷＭ回路１４，１５の出力パルス
幅を決定する。
それぞれ分離されて検出される。図９に振幅検出回路１
６の具体回路を示す。図９に示すように、出力端子Ｐ１
の出力は、ダイオードＤ２１，Ｄ２２で正，負に分離さ
れる。分離された各々の振幅成分はコンデンサＣ２１，
Ｃ２２で交流結合され、ダイオードＤ２３，Ｄ２４以降
の回路で整流平滑される。振幅検出回路１６で分離検出
された信号は、誤差増幅器１２，１３でそれぞれの基準
電圧と比較されて、ＰＷＭ回路１４，１５の出力パルス
幅を決定する。
【００５９】このようにして、本実施例によれば、出力
端子Ｐ１に、所要の値の高速立上がり，立ち下がりの３
値出力を得ることができる。また、この“複写機の現像
バイアス電源”により、高濃度でかぶりの少ない、高解
像度のハードコピーが得られる。
端子Ｐ１に、所要の値の高速立上がり，立ち下がりの３
値出力を得ることができる。また、この“複写機の現像
バイアス電源”により、高濃度でかぶりの少ない、高解
像度のハードコピーが得られる。
【００６０】（実施例５）図１０は実施例５の詳細回路
図である。本実施例は、実施例４における誤差増幅器１
２，１３の基準電圧をプログラム制御するものである。
すなわちマイクロコントローラ２１でプログラミングに
よって基準電圧を発生し、Ｄ／Ａコンバータ２２でアナ
ログ変換して誤差増幅器１２，１３に加えるようにした
ものである。これによりプログラミングによって出力の
振幅を任意に変えることが可能になるばかりでなく、出
力の立上げや立下げをソフトに制御することが可能とな
る。
図である。本実施例は、実施例４における誤差増幅器１
２，１３の基準電圧をプログラム制御するものである。
すなわちマイクロコントローラ２１でプログラミングに
よって基準電圧を発生し、Ｄ／Ａコンバータ２２でアナ
ログ変換して誤差増幅器１２，１３に加えるようにした
ものである。これによりプログラミングによって出力の
振幅を任意に変えることが可能になるばかりでなく、出
力の立上げや立下げをソフトに制御することが可能とな
る。
【００６１】（実施例６）図１１は実施例６の詳細回路
図である。本実施例は、制御回路を簡素化したもので、
まずコンバータトランスＴ１，Ｔ２の２次側の電子スイ
ッチの制御電圧を、パルストランスによらず、コンバー
タトランスＴ１，Ｔ２の２次巻線から得るようにしてい
る。すなわち、２次巻線としてＴＲ３，ＴＲ６のベース
駆動用巻線Ｎを設け、このベース駆動巻線Ｎの出力を整
流してベース，エミッタ間に加えることによって、コン
バータ動作中はトランジスタＴＲ３，ＴＲ６は導通する
ようになる。また、出力振幅を帰還制御することなく安
定化するために、コンバータトランス１次側を相補型の
スイッチでグランド側，電源側双方に切換えるようにし
ている。
図である。本実施例は、制御回路を簡素化したもので、
まずコンバータトランスＴ１，Ｔ２の２次側の電子スイ
ッチの制御電圧を、パルストランスによらず、コンバー
タトランスＴ１，Ｔ２の２次巻線から得るようにしてい
る。すなわち、２次巻線としてＴＲ３，ＴＲ６のベース
駆動用巻線Ｎを設け、このベース駆動巻線Ｎの出力を整
流してベース，エミッタ間に加えることによって、コン
バータ動作中はトランジスタＴＲ３，ＴＲ６は導通する
ようになる。また、出力振幅を帰還制御することなく安
定化するために、コンバータトランス１次側を相補型の
スイッチでグランド側，電源側双方に切換えるようにし
ている。
【００６２】詳しくは次のとおり動作する。
【００６３】第１のタイミングでは、ナンド回路５−３
の出力は“Ｌ”でトランジスタＴＲ１０がオフし、発振
回路１からの高周波はコンバータトランスＴ１側に供給
されるが、ナンド回路５−４の出力は“Ｈ”でトランジ
スタＴＲ１７がオンし、発振回路１からの高周波は遮断
されてコンバータトランスＴ２側に供給されない。
の出力は“Ｌ”でトランジスタＴＲ１０がオフし、発振
回路１からの高周波はコンバータトランスＴ１側に供給
されるが、ナンド回路５−４の出力は“Ｈ”でトランジ
スタＴＲ１７がオンし、発振回路１からの高周波は遮断
されてコンバータトランスＴ２側に供給されない。
【００６４】コンバータトランスＴ１側では、トランジ
スタＴＲ１１が発振回路１の出力でオン，オフし、これ
によりトランジスタＴＲ１２，ＴＲ１５とトランジスタ
ＴＲ１３，ＴＲ１４が交互にオンし、コンバータトラン
スＴ１が高周波駆動される。一方、コンバータトランス
Ｔ２側では、トランジスタＴＲ１７がオンで、トランジ
スタＴＲ１８，ＴＲ２１がオンし、コンバータトランス
Ｔ２の１次側は接地すなわち短絡される。このようにし
て出力端子Ｐ１には、直流高圧電源１１の直流電圧に、
コンバータトランスＴ１側の正出力電圧を重畳した電圧
が供給される。
スタＴＲ１１が発振回路１の出力でオン，オフし、これ
によりトランジスタＴＲ１２，ＴＲ１５とトランジスタ
ＴＲ１３，ＴＲ１４が交互にオンし、コンバータトラン
スＴ１が高周波駆動される。一方、コンバータトランス
Ｔ２側では、トランジスタＴＲ１７がオンで、トランジ
スタＴＲ１８，ＴＲ２１がオンし、コンバータトランス
Ｔ２の１次側は接地すなわち短絡される。このようにし
て出力端子Ｐ１には、直流高圧電源１１の直流電圧に、
コンバータトランスＴ１側の正出力電圧を重畳した電圧
が供給される。
【００６５】第２のタイミングでは、ナンド回路５−３
の出力は“Ｈ”で、ナンド回路５−４の出力は“Ｌ”と
なるので、第１のタイミングの場合とは逆にコンバータ
トランスＴ２側が高周波駆動され、出力端子Ｐ１には、
直流高圧電源１１の直流電圧にコンバータトランスＴ２
側の負出力電圧を重畳した電圧が供給される。
の出力は“Ｈ”で、ナンド回路５−４の出力は“Ｌ”と
なるので、第１のタイミングの場合とは逆にコンバータ
トランスＴ２側が高周波駆動され、出力端子Ｐ１には、
直流高圧電源１１の直流電圧にコンバータトランスＴ２
側の負出力電圧を重畳した電圧が供給される。
【００６６】第３，第４のタイミングでは、ナンド回路
５−３，５−４の出力は共に“Ｈ”で、コンバータトラ
ンスＴ１，Ｔ２は駆動されず、出力端子Ｐ１の電圧は、
同端子に接続された抵抗Ｒ１により接地電位となる。
５−３，５−４の出力は共に“Ｈ”で、コンバータトラ
ンスＴ１，Ｔ２は駆動されず、出力端子Ｐ１の電圧は、
同端子に接続された抵抗Ｒ１により接地電位となる。
【００６７】このようにして、所要の値の高速立上が
り，立下がりの３値出力を得ることができる。
り，立下がりの３値出力を得ることができる。
【００６８】（実施例７）図１２は実施例７の回路図で
ある。図において、Ｑ１０１，Ｑ１０２は、高耐圧のト
ランジスタで互に直列に接続され、正負の直流高圧電源
＋Ｖ１，−Ｖ２間に挿入される。このトランジスタＱ１
０１，Ｑ１０２の共通接続点に発生する電圧を出力端子
Ｐ１を介して、現像器のスリーブに現像ＡＣバイアスと
して給電する。出力端子とグランド間には、現像スリー
ブ，感光ドラム間の容量を放電するための放電抵抗Ｒ１
が接続される。トランジスタＱ１０１，Ｑ１０２のベー
ス電流は、それぞれフォトカプラＱ１０３，Ｑ１０４を
介して、タイミングコントローラ１０１によって制御さ
れる。Ｅ１，Ｅ２は、ベース電流供給用のフローティン
グ電源である。
ある。図において、Ｑ１０１，Ｑ１０２は、高耐圧のト
ランジスタで互に直列に接続され、正負の直流高圧電源
＋Ｖ１，−Ｖ２間に挿入される。このトランジスタＱ１
０１，Ｑ１０２の共通接続点に発生する電圧を出力端子
Ｐ１を介して、現像器のスリーブに現像ＡＣバイアスと
して給電する。出力端子とグランド間には、現像スリー
ブ，感光ドラム間の容量を放電するための放電抵抗Ｒ１
が接続される。トランジスタＱ１０１，Ｑ１０２のベー
ス電流は、それぞれフォトカプラＱ１０３，Ｑ１０４を
介して、タイミングコントローラ１０１によって制御さ
れる。Ｅ１，Ｅ２は、ベース電流供給用のフローティン
グ電源である。
【００６９】高圧電源Ｖ１，Ｖ２、フローティング電源
Ｅ１，Ｅ２の詳細回路を図１３に示す。図１３におい
て、Ｔ１２１はコンバータトランスで、２次側には高圧
巻線Ｌ２、低圧巻線Ｌ３，Ｌ４が巻かれる。高圧巻線Ｌ
２出力は高圧ダイオードＤ１２１，Ｄ１２２で整流さ
れ、それぞれ＋Ｖ１（＋１ＫＶ），−Ｖ２（−１ＫＶ）
を出力する。低圧巻線Ｌ２，Ｌ３は、それぞれダイオー
ドＤ１２３，Ｄ１２４で整流され、Ｅ１，Ｅ２出力とし
て３Ｖ〜１０Ｖ程度の出力が得られる。
Ｅ１，Ｅ２の詳細回路を図１３に示す。図１３におい
て、Ｔ１２１はコンバータトランスで、２次側には高圧
巻線Ｌ２、低圧巻線Ｌ３，Ｌ４が巻かれる。高圧巻線Ｌ
２出力は高圧ダイオードＤ１２１，Ｄ１２２で整流さ
れ、それぞれ＋Ｖ１（＋１ＫＶ），−Ｖ２（−１ＫＶ）
を出力する。低圧巻線Ｌ２，Ｌ３は、それぞれダイオー
ドＤ１２３，Ｄ１２４で整流され、Ｅ１，Ｅ２出力とし
て３Ｖ〜１０Ｖ程度の出力が得られる。
【００７０】コンバータトランスＴ１２１の１次側は、
相補型スイッチＱ１２１，Ｑ１２２を駆動回路１２１で
スイッチングすることによって駆動される。
相補型スイッチＱ１２１，Ｑ１２２を駆動回路１２１で
スイッチングすることによって駆動される。
【００７１】図１４にタイミングコントローラ１の詳細
回路を、図１５にそのタイミングチャートを示す。３１
は発振回路で繰返し周波数８ＫＨｚのクロックパルスを
発生する。Ｑ３１〜Ｑ３３は、マスタースレーブ型のフ
リップフロップで３段のリングコンバータを形成する。
それぞれのＱ出力は、図１５（イ）に示すタイミングｔ
０，ｔ１，ｔ２でロウレベルからハイレベルへ反転す
る。ナンド回路Ｑ３４で、フリップフロップＱ３３のＱ
出力の積分出力とクロック信号の反転出力とのナンドを
取ると（ト）に示すリセットパルスが得られる。フリッ
プフロップＱ３３のＱ出力で正側のスイッチＱ１０３
を、フリップフロップＱ３１の反転Ｑ出力で負側のスイ
ッチＱ１０４を駆動することによって、（ニ）に示す３
値バイアス出力が出力端子Ｐ１に得られる。グランドレ
ベルへの収束は、出力端子Ｐ１とグランド間に挿入され
た放電抵抗Ｒ１によってなされる。このようにして、所
要の値の高速立上がり，立下がりの３値出力を得ること
ができる。
回路を、図１５にそのタイミングチャートを示す。３１
は発振回路で繰返し周波数８ＫＨｚのクロックパルスを
発生する。Ｑ３１〜Ｑ３３は、マスタースレーブ型のフ
リップフロップで３段のリングコンバータを形成する。
それぞれのＱ出力は、図１５（イ）に示すタイミングｔ
０，ｔ１，ｔ２でロウレベルからハイレベルへ反転す
る。ナンド回路Ｑ３４で、フリップフロップＱ３３のＱ
出力の積分出力とクロック信号の反転出力とのナンドを
取ると（ト）に示すリセットパルスが得られる。フリッ
プフロップＱ３３のＱ出力で正側のスイッチＱ１０３
を、フリップフロップＱ３１の反転Ｑ出力で負側のスイ
ッチＱ１０４を駆動することによって、（ニ）に示す３
値バイアス出力が出力端子Ｐ１に得られる。グランドレ
ベルへの収束は、出力端子Ｐ１とグランド間に挿入され
た放電抵抗Ｒ１によってなされる。このようにして、所
要の値の高速立上がり，立下がりの３値出力を得ること
ができる。
【００７２】（実施例８）図１６は、実施例８における
タイミングコントローラの回路図、図１７はそのタイム
チャートである。なお主回路の構成は実施例７と同様
で、図１２に示すとおりである。実施例７において、出
力の中間レベル（グランドレベル）への収束を速くする
ためには、放電抵抗Ｒ１の抵抗値を下げざるを得ず、著
しい電力損失を招き、放電抵抗自身の昇温やスイッチ素
子，スイッチ回路の大型化を招いてしまう。
タイミングコントローラの回路図、図１７はそのタイム
チャートである。なお主回路の構成は実施例７と同様
で、図１２に示すとおりである。実施例７において、出
力の中間レベル（グランドレベル）への収束を速くする
ためには、放電抵抗Ｒ１の抵抗値を下げざるを得ず、著
しい電力損失を招き、放電抵抗自身の昇温やスイッチ素
子，スイッチ回路の大型化を招いてしまう。
【００７３】本実施例では抵抗Ｒ１の電力消費を大きく
することなく中間レベルへの収束を早めるもので、−Ｖ
２からグランドへの切換えタイミングに、所定幅のパル
スを正側のスイッチＱ１０３に加えて中間レベルに達す
る直前まで正側のスイッチＱ１０３を駆動するものであ
る。
することなく中間レベルへの収束を早めるもので、−Ｖ
２からグランドへの切換えタイミングに、所定幅のパル
スを正側のスイッチＱ１０３に加えて中間レベルに達す
る直前まで正側のスイッチＱ１０３を駆動するものであ
る。
【００７４】すなわち、フリップフロップＱ３１の反転
Ｑ出力をコンデンサＣ５１，抵抗Ｒ５１で積分して、図
１７の（ヘ）の積分出力を得、この積分出力とフリップ
フロップＱ３１のＱ出力のアンド出力をアンド回路５１
で生成し、このアンド出力をフリップフロップＱ３３の
Ｑ出力にオア回路Ｑ５２により加えた信号によりＰ側の
スイッチＱ１０３を駆動し中間レベルへの収束を早め
る。＋Ｖ１から中間レベルへの収束も同様にして早める
ことができる。
Ｑ出力をコンデンサＣ５１，抵抗Ｒ５１で積分して、図
１７の（ヘ）の積分出力を得、この積分出力とフリップ
フロップＱ３１のＱ出力のアンド出力をアンド回路５１
で生成し、このアンド出力をフリップフロップＱ３３の
Ｑ出力にオア回路Ｑ５２により加えた信号によりＰ側の
スイッチＱ１０３を駆動し中間レベルへの収束を早め
る。＋Ｖ１から中間レベルへの収束も同様にして早める
ことができる。
【００７５】（実施例９）図１８は、実施例９の回路図
である。図において、７１は高速の誤差増幅器、７２は
基準信号発生器である。出力電圧を抵抗Ｒ７１，Ｒ７２
で所定比に分圧して、高速誤差増幅器７１で基準信号発
生器７２の出力と比較する。出力電圧が基準信号より高
い場合は、誤差増幅器７１の出力は正になってフォトカ
プラＱ１０４をオンにして負側のスイッチＱ１０２を駆
動させる。逆に出力電圧が基準信号より低い場合は、誤
差増幅器７１の出力は負になってフォトカプラＱ１０３
をオンにして正側のスイッチＱ１０１を駆動させる。こ
のようにして、基準信号発生器７２の基準信号に対応し
た立上がり，立下がりのスピードの早い多値出力を出力
端子Ｐ１に得ることができる。
である。図において、７１は高速の誤差増幅器、７２は
基準信号発生器である。出力電圧を抵抗Ｒ７１，Ｒ７２
で所定比に分圧して、高速誤差増幅器７１で基準信号発
生器７２の出力と比較する。出力電圧が基準信号より高
い場合は、誤差増幅器７１の出力は正になってフォトカ
プラＱ１０４をオンにして負側のスイッチＱ１０２を駆
動させる。逆に出力電圧が基準信号より低い場合は、誤
差増幅器７１の出力は負になってフォトカプラＱ１０３
をオンにして正側のスイッチＱ１０１を駆動させる。こ
のようにして、基準信号発生器７２の基準信号に対応し
た立上がり，立下がりのスピードの早い多値出力を出力
端子Ｐ１に得ることができる。
【００７６】（実施例１０）図１９は、実施例１０の回
路図である。図において、８１，８２は高速の誤差増幅
器、８３，８４はＰＷＭ回路である。
路図である。図において、８１，８２は高速の誤差増幅
器、８３，８４はＰＷＭ回路である。
【００７７】出力電圧は抵抗Ｒ７１，Ｒ７２で分圧され
て、基準信号発生器７２の出力と誤差増幅器８１，８２
で比較される。誤差増幅器８１，８２の出力は、それぞ
れＰＷＭ回路８３，８４に入力され、フォトカプラＱ１
０３，Ｑ１０４をパルス幅制御する。従って高耐圧トラ
ンジスタＱ１０１，Ｑ１０２もスイッチング制御される
ので、電力損失を増すことなく出力の立上がり，立下が
りスピードを早めることができる。このようにして、高
速立上がり，立下がりの多値出力を出力端子Ｐ１に得る
ことができる。
て、基準信号発生器７２の出力と誤差増幅器８１，８２
で比較される。誤差増幅器８１，８２の出力は、それぞ
れＰＷＭ回路８３，８４に入力され、フォトカプラＱ１
０３，Ｑ１０４をパルス幅制御する。従って高耐圧トラ
ンジスタＱ１０１，Ｑ１０２もスイッチング制御される
ので、電力損失を増すことなく出力の立上がり，立下が
りスピードを早めることができる。このようにして、高
速立上がり，立下がりの多値出力を出力端子Ｐ１に得る
ことができる。
【００７８】（実施例１１）図２０は実施例１１の回路
図である。本実施例は、図示のように、実施例７に用い
たフォトカプラＱ１０３，Ｑ１０４の代りに、パルスト
ランスＴ９１，Ｔ９２を用いたものである。さらにスイ
ッチングスピードを一定にし、かつ、高耐圧トランジス
タＱ１０１，Ｑ１０２を過電流破壊モードから救うため
に高耐圧トランジスタＱ１０１，Ｑ１０２を定電流駆動
を行っている。また、高耐圧トランジスタＱ１０１，Ｑ
１０２が飽和してその少数キャリアの蓄積効果による蓄
積時間のために、スイッチングスピードが低下し高耐圧
トランジスタＱ１０１，Ｑ１０２の同時オンモードが発
生するのを避けるために、それぞれのコレクタ−ベース
間に飽和阻止回路を設けている。
図である。本実施例は、図示のように、実施例７に用い
たフォトカプラＱ１０３，Ｑ１０４の代りに、パルスト
ランスＴ９１，Ｔ９２を用いたものである。さらにスイ
ッチングスピードを一定にし、かつ、高耐圧トランジス
タＱ１０１，Ｑ１０２を過電流破壊モードから救うため
に高耐圧トランジスタＱ１０１，Ｑ１０２を定電流駆動
を行っている。また、高耐圧トランジスタＱ１０１，Ｑ
１０２が飽和してその少数キャリアの蓄積効果による蓄
積時間のために、スイッチングスピードが低下し高耐圧
トランジスタＱ１０１，Ｑ１０２の同時オンモードが発
生するのを避けるために、それぞれのコレクタ−ベース
間に飽和阻止回路を設けている。
【００７９】９１は１００ＫＨｚ前後の発振回路で、抵
抗，コンデンサを介してパルストランスＴ９１，Ｔ９２
の１次側に給電する。それぞれの１次側に接続されたト
ランジスタＱ９１，Ｑ９２をタイミングコントローラ１
０１で制御することによって、発振回路９１出力のトラ
ンスへの給電を阻止し、高耐圧トランジスタＱ１０１，
Ｑ１０２を駆動する。
抗，コンデンサを介してパルストランスＴ９１，Ｔ９２
の１次側に給電する。それぞれの１次側に接続されたト
ランジスタＱ９１，Ｑ９２をタイミングコントローラ１
０１で制御することによって、発振回路９１出力のトラ
ンスへの給電を阻止し、高耐圧トランジスタＱ１０１，
Ｑ１０２を駆動する。
【００８０】高耐圧トランジスタＱ１０１，Ｑ１０２の
定電流駆動回路は、それぞれのコレクタ電流をエミッタ
に挿入した抵抗Ｒ９１，Ｒ９２で検出し、この検出電圧
が、それぞれのベースにコレクタが接続されたトランジ
スタＱ９３，Ｑ９４のベース−エミッタ間電圧に達する
と、高耐圧トランジスタＱ１０１，Ｑ１０２のベース電
流をトランジスタＱ９３，Ｑ９４側に流して高耐圧トラ
ンジスタＱ１０１，Ｑ１０２のコレクタ電流の最大値を
一定に押えるようにしたものである。高耐圧トランジス
タＱ１０１，Ｑ１０２の飽和阻止回路は、それぞれのコ
レクタ−ベース間に挿入された高耐圧ダイオードＤ９
１，Ｄ９２とツェナーダイオードＺＤ９１，ＺＤ９２に
よって形成される。ツェナーダイオードＺＤ９１，ＺＤ
９２のツェナー電圧は、高耐圧ダイオードＤ９１，Ｄ９
２の順方向電圧を十分上回るように選ばれる。高耐圧ト
ランジスタＱ１０１，Ｑ１０２のコレクタ−エミッタ間
電圧が、ツェナー電圧以下になると、パルストランスＴ
９１，Ｔ９２の２次側の整流電流は、高耐圧ダイオード
Ｄ９１，Ｄ９２を介して高耐圧トランジスタＱ１０１，
Ｑ１０２のコレクタ側に流れるようになってベース電流
の供給が制限されるため、飽和を避けることができる。
なお本実施例における定電流駆動回路，飽和阻止回路
は、前述の実施例７〜実施例１０にも適用できることは
いうまでもない。
定電流駆動回路は、それぞれのコレクタ電流をエミッタ
に挿入した抵抗Ｒ９１，Ｒ９２で検出し、この検出電圧
が、それぞれのベースにコレクタが接続されたトランジ
スタＱ９３，Ｑ９４のベース−エミッタ間電圧に達する
と、高耐圧トランジスタＱ１０１，Ｑ１０２のベース電
流をトランジスタＱ９３，Ｑ９４側に流して高耐圧トラ
ンジスタＱ１０１，Ｑ１０２のコレクタ電流の最大値を
一定に押えるようにしたものである。高耐圧トランジス
タＱ１０１，Ｑ１０２の飽和阻止回路は、それぞれのコ
レクタ−ベース間に挿入された高耐圧ダイオードＤ９
１，Ｄ９２とツェナーダイオードＺＤ９１，ＺＤ９２に
よって形成される。ツェナーダイオードＺＤ９１，ＺＤ
９２のツェナー電圧は、高耐圧ダイオードＤ９１，Ｄ９
２の順方向電圧を十分上回るように選ばれる。高耐圧ト
ランジスタＱ１０１，Ｑ１０２のコレクタ−エミッタ間
電圧が、ツェナー電圧以下になると、パルストランスＴ
９１，Ｔ９２の２次側の整流電流は、高耐圧ダイオード
Ｄ９１，Ｄ９２を介して高耐圧トランジスタＱ１０１，
Ｑ１０２のコレクタ側に流れるようになってベース電流
の供給が制限されるため、飽和を避けることができる。
なお本実施例における定電流駆動回路，飽和阻止回路
は、前述の実施例７〜実施例１０にも適用できることは
いうまでもない。
【００８１】（実施例１２）図２１は、実施例１２の基
本回路構成を示す図である。図において、１０１は、正
の高圧ＤＣ発生回路、１０２は正の高圧ＤＣ発生回路１
０１の出力と現像器負荷１０７との接続を選択するスイ
ッチ、１０３は負の高圧ＤＣ発生回路、１０４は負の高
圧ＤＣ発生回路１０３の出力と現像器負荷１０７との接
続を選択するスイッチ、１０５は高圧ＡＣに正の高圧Ｄ
Ｃを印加する高圧ＤＣ発生回路、１０６は正の高圧ＤＣ
発生回路１０１，正側のスイッチ１０２，負の高圧ＤＣ
発生回路１０３及び負側のスイッチ１０４（以後それぞ
れをＤＣ＋、ＳＷ＋、ＤＣ−、ＳＷ−と記述する）のオ
ンオフを任意のタイミングで制御する切替制御回路であ
る。
本回路構成を示す図である。図において、１０１は、正
の高圧ＤＣ発生回路、１０２は正の高圧ＤＣ発生回路１
０１の出力と現像器負荷１０７との接続を選択するスイ
ッチ、１０３は負の高圧ＤＣ発生回路、１０４は負の高
圧ＤＣ発生回路１０３の出力と現像器負荷１０７との接
続を選択するスイッチ、１０５は高圧ＡＣに正の高圧Ｄ
Ｃを印加する高圧ＤＣ発生回路、１０６は正の高圧ＤＣ
発生回路１０１，正側のスイッチ１０２，負の高圧ＤＣ
発生回路１０３及び負側のスイッチ１０４（以後それぞ
れをＤＣ＋、ＳＷ＋、ＤＣ−、ＳＷ−と記述する）のオ
ンオフを任意のタイミングで制御する切替制御回路であ
る。
【００８２】図２２は、図２１に示した基本回路を従来
の手法で動作させる場合のタイミングチャートである。
図中Ａに示すＡＣ出力波形を得る場合、各ＤＣ及びＳＷ
をＢ〜Ｅに示すタイミングでオン，オフする。しかしな
がら、このようなタイミングでそれぞれの回路を動作さ
せた場合、Ｆに示すように、実際の出力では正から負へ
の立下がりに遅れを生じ、正負のデューティが正側に偏
ってしまったり、立下がり時の波形が崩れてしまう等、
目的とする本来の波形が得られなくなってしまう。
の手法で動作させる場合のタイミングチャートである。
図中Ａに示すＡＣ出力波形を得る場合、各ＤＣ及びＳＷ
をＢ〜Ｅに示すタイミングでオン，オフする。しかしな
がら、このようなタイミングでそれぞれの回路を動作さ
せた場合、Ｆに示すように、実際の出力では正から負へ
の立下がりに遅れを生じ、正負のデューティが正側に偏
ってしまったり、立下がり時の波形が崩れてしまう等、
目的とする本来の波形が得られなくなってしまう。
【００８３】この原因として、ＳＷ＋にストレージが残
り、カットオフ時間が長い場合が考えられる。
り、カットオフ時間が長い場合が考えられる。
【００８４】そこで本実施例では、図２３に示すタイミ
ングチャートのように動作させることにより、前述の問
題を解決するものである。すなわち、ＳＷ＋を図２２中
Ｃに示すタイミングで動作させていたものを、図２３中
Ｉに示すように、本来のオフのタイミングよりも所定時
間（ＳＷ＋のストレージ時間）だけ早くオフさせること
により、ストレージ時間によるスイッチングの遅れを吸
収し現像器ユニットへ印加する電圧波形を、高画質化に
必要な急峻な立上がり立下がりをもった波形にすること
を可能にした。
ングチャートのように動作させることにより、前述の問
題を解決するものである。すなわち、ＳＷ＋を図２２中
Ｃに示すタイミングで動作させていたものを、図２３中
Ｉに示すように、本来のオフのタイミングよりも所定時
間（ＳＷ＋のストレージ時間）だけ早くオフさせること
により、ストレージ時間によるスイッチングの遅れを吸
収し現像器ユニットへ印加する電圧波形を、高画質化に
必要な急峻な立上がり立下がりをもった波形にすること
を可能にした。
【００８５】本実施例は、出力端の出力を正から直接負
に切り換えるものであるが、逆に負から直接正に切り換
える場合には、ＳＷ−のオフタイミングを所定時間だけ
早くすればよい。
に切り換えるものであるが、逆に負から直接正に切り換
える場合には、ＳＷ−のオフタイミングを所定時間だけ
早くすればよい。
【００８６】（実施例１３）図２４は、実施例１３のタ
イミングチャートである。基本回路構成は実施例１２と
同様で、図２１に示すとおりである。
イミングチャートである。基本回路構成は実施例１２と
同様で、図２１に示すとおりである。
【００８７】図２４中Ｐに示すとおり、ＤＣ−のオンす
るタイミングを、ＤＣ−の立上がり時間分早くすること
で、図中Ｒに示すような本来要求される出力波形、即ち
高画質化に必要な急峻な立上がり立下がりをもった波形
にすることを可能にした。
るタイミングを、ＤＣ−の立上がり時間分早くすること
で、図中Ｒに示すような本来要求される出力波形、即ち
高画質化に必要な急峻な立上がり立下がりをもった波形
にすることを可能にした。
【００８８】本実施例は、出力端の出力を正から直接負
に切り換えるものであるが、逆に負から直接正に切り換
える場合には、ＤＣ＋の立上がり時間を早くすればよ
い。
に切り換えるものであるが、逆に負から直接正に切り換
える場合には、ＤＣ＋の立上がり時間を早くすればよ
い。
【００８９】なお、実施例７〜実施例１１では、直流高
圧電源が付加されていないが、これらの実施例において
も、他の実施例と同様に、直流高圧電源を付加した構成
とすることができる。
圧電源が付加されていないが、これらの実施例において
も、他の実施例と同様に、直流高圧電源を付加した構成
とすることができる。
【００９０】
【発明の効果】以上説明したように、本発明によれば、
所要の出力振幅の高速立上がり，立下がりの３値出力電
源を得ることができる。また、この電源を現像バイアス
に用いることにより、高濃度でかぶりの少ない高解像度
のハードコピーが得られる。請求項８の発明では、さら
にスイッチング素子が定電流駆動，非飽和駆動されるの
で、素子（トランジスタ）の劣化，破損を阻止すること
ができる。
所要の出力振幅の高速立上がり，立下がりの３値出力電
源を得ることができる。また、この電源を現像バイアス
に用いることにより、高濃度でかぶりの少ない高解像度
のハードコピーが得られる。請求項８の発明では、さら
にスイッチング素子が定電流駆動，非飽和駆動されるの
で、素子（トランジスタ）の劣化，破損を阻止すること
ができる。
【図１】 実施例１のブロック図
【図２】 実施例１の各部の出力波形図
【図３】 実施例１の詳細回路図
【図４】 実施例２の詳細回路図
【図５】 実施例３の詳細回路図
【図６】 実施例４のブロック図
【図７】 実施例４の各部の出力波形図
【図８】 実施例４の詳細回路図
【図９】 振幅検出回路１６の回路図
【図１０】 実施例５の詳細回路図
【図１１】 実施例６の詳細回路図
【図１２】 実施例７の回路図
【図１３】 実施例７における電源部の回路図
【図１４】 実施例７におけるタイミングコントローラ
の回路図
の回路図
【図１５】 実施例７におけるタイミングコントローラ
のタイミングチャート
のタイミングチャート
【図１６】 実施例８におけるタイミングコントローラ
の回路図
の回路図
【図１７】 実施例８におけるタイミングコントローラ
のタイミングチャート
のタイミングチャート
【図１８】 実施例９の回路図
【図１９】 実施例１０の回路図
【図２０】 実施例１１の回路図
【図２１】 実施例１２の基本回路構成を示す図
【図２２】 図１２の構成における従来の手法によるタ
イミングチャート
イミングチャート
【図２３】 実施例１２のタイミングチャート
【図２４】 実施例１３のタイミングチャート
１ 高周波の発振回路 ２ 低周波の発振回路 Ｔ１，Ｔ２ コンバータトランス Ｓ１，Ｓ２，Ｓ３，Ｓ４ 電子スイッチ
Claims (13)
- 【請求項１】 正出力の高周波駆動コンバータと、負出
力の高周波駆動コンバータと、前記高周波より十分低い
周波数の所要のタイミングで、出力端に前記正出力，負
出力を供給させ、または供給させないようにする高速動
作のスイッチ手段とを備えたことを特徴とする３値出力
電源装置。 - 【請求項２】 正出力の高周波駆動コンバータと、負出
力の高周波駆動コンバータと、前記高周波より十分低い
所要のタイミングで出力端に、前記正出力，負出力を供
給させ、または供給させないようにする高速動作のスイ
ッチ手段とを備えた３値出力電源装置であって、前記出
力端に現れる正出力の振幅，負出力の振幅を個別に検出
する振幅検出手段と、この振幅検出手段で検出した正出
力の振幅を第１の基準値と比較する第１の比較手段と、
前記振幅検出手段で検出した負出力の振幅を第２の基準
値と比較する第２の比較手段と、前記第１の比較手段の
出力により制御され前記正出力の高周波駆動コンバータ
を駆動する第１の高周波駆動手段と、前記第２の比較手
段の出力により制御され前記負出力の高周波駆動コンバ
ータを駆動する第２の高周波駆動手段とを備えたことを
特徴とする３値出力電源装置。 - 【請求項３】 正出力の高周波駆動コンパレータと、負
出力の高周波駆動コンバータと、この２つのコンバータ
の出力が供給される出力端と、この２つのコンバータの
各コンバータトランスの１次側に前記高周波より十分低
い所要のタイミングで高周波を供給するか、またはこの
１次側を短絡するかして前記出力端に正出力，負出力を
供給させるかまたは供給させないようにする高速動作の
スイッチ手段とを備えたことを特徴とする３値出力電源
装置。 - 【請求項４】 正出力の高圧電源と、負出力の高圧電源
と、前記正出力の高圧電源と負出力の高圧電源の間に直
列接続された第１のスイッチング素子と第２のスイッチ
ング素子と、前記第１のスイッチング素子と前記第２の
スイッチング素子を選択的にオン，オフするタイミング
制御手段と、前記第１のスイッチング素子と前記第２の
スイッチング素子の共通接続点に接続した出力端とを備
えたことを特徴とする３値出力電源装置。 - 【請求項５】 タイミング制御手段は、更に、出力端の
電位が正或は負のピークから中間レベルに切り換わるタ
イミング時に、所要時間幅だけ第１のスイッチング素子
或は第２のスイッチング素子を選択的にオンするもので
あることを特徴とする請求項１記載の３値出力電源装
置。 - 【請求項６】 正出力の高圧電源と、負出力の高圧電源
と、前記正出力の高圧電源と前記負出力の高圧電源の間
に直列接続された第１のスイッチング素子と第２のスイ
ッチング素子と、前記第１のスイッチング素子と前記第
２のスイッチング素子の共通接続点に接続した出力端
と、この出力端の出力を検出する出力検出手段と、この
出力検出手段の出力と基準信号とを比較する比較手段
と、この比較手段の出力に応じて前記第１のスイッチン
グ素子と前記第２のスイッチング素子を選択的にオン，
オフする制御手段とを備えたことを特徴とする３値出力
電源装置。 - 【請求項７】 正出力の高圧電源と、負出力の高圧電源
と、前記正出力の高圧電源と前記負出力の高圧電源の間
に直列接続された第１のスイッチング素子と第２のスイ
ッチング素子と、前記第１のスイッチング素子と前記第
２のスイッチング素子の共通接続点に接続した出力端
と、この出力端の出力を検出する出力検出手段と、この
出力検出手段の出力の正負の振幅成分をそれぞれの基準
信号と比較する２個の比較手段と、この２個の比較手段
の夫々の出力に応じてＰＷＭ信号を生成し前記第１のス
イッチング素子，前記第２のスイッチング素子に供給す
る２個の制御手段とを備えたことを特徴とする３値出力
電源装置。 - 【請求項８】 第１のスイッチング素子と第２のスイッ
チング素子に、この各スイッチング素子を定電流駆動す
る定電流駆動回路と、この各スイッチング素子のオン電
圧が所定レベルより低くならないようにする飽和阻止回
路とが付加されていることを特徴とする請求項７記載の
３値出力電源装置。 - 【請求項９】 正出力の高圧発生手段と、負出力の高圧
発生手段と、前記正出力の高圧発生手段の出力を出力端
へオンオフする正側スイッチ手段と、前記負出力の高圧
発生手段の出力を前記出力端へオンオフする負側スイッ
チ手段と、前記正出力の高圧発生手段，負出力の高圧発
生手段，正側スイッチ手段，負側スイッチ手段の夫々を
出力レベル切換えのタイミングでオンオフするタイミン
グ制御手段とを備えたことを特徴とする３値出力電源装
置。 - 【請求項１０】 タイミング制御手段は、出力端の出力
を正から負に切り換える際に、正側スイッチ手段をオフ
するタイミングを負側スイッチ手段をオンするタイミン
グより所要時間だけ早くするものであることを特徴とす
る請求項９記載の３値出力電源装置。 - 【請求項１１】 タイミング制御手段は、出力端の出力
を正から負に切り換える際に、負出力の高圧発生手段を
オンするタイミングを正出力の高圧発生手段をオフする
タイミングより所要時間だけ早くするものであることを
特徴とする請求項９記載の３値出力電源装置。 - 【請求項１２】 タイミング制御手段は、出力端の出力
を負から正に切り換える際にも、負側スイッチ手段をオ
フするタイミングまたは正出力の高圧発生手段をオンす
るタイミングを所要時間だけ早くするものであることを
特徴とする請求項１０記載の３値出力電源装置。 - 【請求項１３】 所要の直流電源装置の出力に、請求項
１記載の３値出力電源装置の出力を重畳して現像バイア
スとしたことを特徴とする画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20100892A JP3193464B2 (ja) | 1992-07-28 | 1992-07-28 | ３値出力電源装置および画像形成装置 |
| US08/097,000 US5567997A (en) | 1992-07-28 | 1993-07-27 | Three-value power supply device and image forming apparatus utilizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20100892A JP3193464B2 (ja) | 1992-07-28 | 1992-07-28 | ３値出力電源装置および画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0651847A JPH0651847A (ja) | 1994-02-25 |
| JP3193464B2 true JP3193464B2 (ja) | 2001-07-30 |
Family
ID=16433968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20100892A Expired - Fee Related JP3193464B2 (ja) | 1992-07-28 | 1992-07-28 | ３値出力電源装置および画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3193464B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813938B2 (ja) * | 1986-06-24 | 1996-02-14 | 味の素株式会社 | 無機質及び有機顔料の表面改質剤 |
| JPH083678B2 (ja) * | 1986-08-11 | 1996-01-17 | 株式会社東芝 | 現像装置 |
| JP4508829B2 (ja) * | 2004-10-29 | 2010-07-21 | キヤノン株式会社 | 高圧電源装置およびこれを備えた画像形成装置 |
| JP5820241B2 (ja) | 2011-11-02 | 2015-11-24 | 浜松ホトニクス株式会社 | 容量性負荷駆動回路 |
| JP6186308B2 (ja) * | 2014-06-09 | 2017-08-23 | 憲次郎 西野 | 高電圧発生装置 |
-
1992
- 1992-07-28 JP JP20100892A patent/JP3193464B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0651847A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP4158054B2 (ja) | スイッチング電源装置 | |
| US6788556B2 (en) | Switching power source device | |
| US20030198064A1 (en) | Device and method of commutation control for an isolated boost converter | |
| US6826063B2 (en) | DC voltage converting circuit | |
| EP0105541B1 (en) | A dc-to-ac voltage converter having galvanically separated input and output(s) | |
| US5567997A (en) | Three-value power supply device and image forming apparatus utilizing the same | |
| JP3193464B2 (ja) | ３値出力電源装置および画像形成装置 | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP3806279B2 (ja) | 放電灯点灯回路 | |
| JP3100797B2 (ja) | 電源装置 | |
| CN214101190U (zh) | 电子电路装置 | |
| US6204644B1 (en) | Switching power supply for speeding up turn-off operation of a switching element | |
| JP3427891B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3000937B2 (ja) | スイッチング電源装置 | |
| JPH08116671A (ja) | スイッチング電源装置 | |
| JPH0226813B2 (ja) | ||
| JP3327331B2 (ja) | スイッチング電源装置 | |
| JP2002136122A (ja) | スイッチング電源装置 | |
| JP3001009B2 (ja) | スイッチング電源装置 | |
| JP3393990B2 (ja) | スイッチング電源装置 | |
| JP2000152612A (ja) | スイッチモ―ド電源装置用保護回路 | |
| JP2000209857A (ja) | タ―ンオンロスを改善したリンギングチョ―クコンバ―タ | |
| JPS59117823A (ja) | トランジスタスイツチング駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010417 |
|
| LAPS | Cancellation because of no payment of annual fees |