JP3586916B2 - データ復調装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、ビデオ信号の垂直ブランキング期間に重畳されている各種データを復調する装置に関する。
【０００２】
【従来の技術】
ビデオ信号の垂直ブランキング期間を利用して、例えばテレテキスト信号、クローズドキャプション信号等のＶＢＩＤ（Ｖｅｒｔｉｃａｌ ＢｌａｎｋｉｎｇＩｎｔｅｒｖａｌ Ｄａｔａ）信号を伝送することが行なわれている。これらのデータ信号のフォーマットは、図１２（ａ）に示すように、カラーバースト信号ＣＢに続いて、データをサンプリングするサンプリングクロック生成用の基準信号（以下「クロック基準信号」という）ＣＲと、所定ビット数のデータＤＴが設けられている場合や、図１２（ｂ）に示すように、カラーバースト信号ＣＢに続いて、例えばデータ内容を示すリファレンスパルスＲＰと、所定ビット数のデータＤＴが設けられる場合等がある。
【０００３】
【発明が解決しようとする課題】
通常、これらのデータの復調を行なうために専用の復調器が用意されている。そして、その復調器ではビデオ信号をコンパレータにより２値化して復調したいデータを切り出し、その復調したいデータに同期したサンプリングクロックを作成し、そのサンプリングクロックでデータをサンプリングするのが普通であるが、この方法は次のような欠点を有する。
【０００４】
（１）予め決められた１種類のフォーマットのデータ信号にしか対応できない。複数のフォーマットのデータを同時に復調するには、復調したいフォーマットの数と同数の復調器を設けることが必要である。
【０００５】
（２）目的のフォーマットと違うデータ信号が入力された場合、そのデータ信号をサンプリングした結果が偶然、目的のデータ信号と同一となる場合があり、誤動作してしまう可能性がある。
【０００６】
（３）予めサンプリングクロックを作るＰＬＬのために、クロック基準信号ＣＲを持ったフォーマットのデータ信号はよいが、そうでないデータ信号に対しては、復調用のサンプリングクロックを発生させるのが非常に困難である。
【０００７】
（４）入力信号が伝送系により歪みを受けていた場合、固定したコンパレートレベルではデータの復調は困難であり、コンパレートレベルを最適にするための情報は得られない。
【０００８】
本発明はこのような問題点を解決することのできるデータ復調装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、ビデオ信号の垂直帰線区間に重畳されたデータ信号のデータを復調するデータ復調装置であって、入力されたビデオ信号を２値化するための比較手段と、該比較手段の出力をサンプリングするサンプリング手段と、該サンプリング手段でサンプリングされたデータ信号を記憶するための記憶手段と、該記憶手段に記憶されたデータ信号をもとに該データ信号のフォーマットを判別する判別手段とを備え、前記サンプリング手段は復調しようとするデータの周波数の２倍以上の周波数のサンプリングクロックでサンプリングを行ない、前記判別手段はデータ信号の所定の部分における各レベル変化点間のサンプル数の並びを所定のパターンと比較した結果に基づいて該データ信号のフォーマットを判別することを特徴とするものである。
【００１０】
また、本発明は、前記判別手段が、さらにデータ信号の所定の部分における各レベル変化点間のサンプル数と該所定の部分の総サンプル数とを用いてデータ信号のフォーマットを判別するものである。
【００１１】
そして、本発明は、前記サンプリング手段がサンプリングクロックと同期したデータを持つデータ信号をサンプリングする機能をさらに有し、判別手段がそのデータ信号のフォーマットを判別する機能をさらに有するものである。
【００１２】
ここで、データ信号とは、例えば図１２の場合、データＤＴとクロック基準信号ＣＲ、あるいはデータＤＴとリファレンスパルスＲＰである。言い換えれば、データ信号とは、ビデオ信号の垂直帰線区間に重畳された信号のうち、水平同期信号とカラーバースト信号を除いた信号である。
【００１３】
【作用】
本発明によれば、入力されたビデオ信号は比較手段により２値化され、垂直ブランキング期間に重畳されているデータ信号が取り出される。そして、これがサンプリング手段によりデータの周波数の２倍以上のサンプリングクロックでサンプリングされ、記憶手段に記憶される。
【００１４】
そして、記憶手段に記憶されたデータ信号は、判別手段において、データ信号の所定の部分における各レベル変化点間のサンプル数を用いて、あるいはデータ信号所定の部分における各レベル変化点間のサンプル数とその部分の総サンプル数とを用いてデータ信号のフォーマットが判別される。
【００１５】
【実施例】
以下に、２種類の異なるＶＢＩＤ信号として、ＰＡＬシステムにおけるテレテキスト信号とＷＳＳ信号を同時に復調する場合についての具体例を、〔１〕本発明に係るＶＢＩＤ復調器を組み込んだビデオテープレコーダ、〔２〕ＶＢＩＤ復調器の構成及びマイクロコンピュータとの接続関係、〔３〕ＶＢＩＤ復調器内のサンプリング回路及びサンプリングクロック回路の構成、〔４〕テレテキスト信号及びＷＳＳ信号、〔５〕ＷＳＳ信号のフォーマット判別方法、〔６〕リシンクロ機能を用いたサンプリング、の順序で詳細に説明する。
【００１６】
〔１〕本発明に係るＶＢＩＤ復調器を組み込んだビデオテープレコーダ
図１は本発明に係るＶＢＩＤ復調器を組み込んだビデオテープレコーダ（以下ビデオテープレコーダを「ＶＴＲ」という）の構成を示すブロック図である。このＶＴＲは、テレビジョン信号の受信部１と、受信部１に接続されたテレビジョン信号復調器２と、テレビジョン信号復調器２に接続されたＶＴＲ信号処理回路３及びＶＢＩＤ復調器４と、ＶＢＩＤ復調器４に接続されたマイクロコンピュータ５と、マイクロコンピュータ５に接続され、ＶＢＩＤ復調データを利用するアプリケーション（以下「データ利用のアプリケーション」という）６とから構成されている。
【００１７】
テレビジョン信号の受信部１は、放送電波を受信するアンテナまたはケーブルテレビジョンシステムのケーブルである。テレビジョン信号復調器２は受信したテレビジョン信号から一つのチャンネルを選択し、ビデオ信号に復調する。ＶＴＲ信号処理回路３は復調されたビデオ信号に録画するために必要な処理を施す。ＶＢＩＤ復調器４はマイクロコンピュータ５と共に作動し、ＶＢＩＤ信号の復調を行なう。このＶＢＩＤ復調器４及びマイクロコンピュータ５の動作の詳細は後述する。データ利用のアプリケーション６は復調されたＶＢＩＤを使用するアプリケーションであり、例えば録画予約装置や時刻合わせ装置等である。
【００１８】
〔２〕ＶＢＩＤ復調器の構成及びマイクロコンピュータとの接続関係
図２は、図１のＶＢＩＤ復調器４の構成及びマイクロコンピュータ５との接続関係の一例を示すブロック図である。この図に示すように、ＶＢＩＤ復調器４は、クランプ回路１１と、クランプ回路１１の出力を２値化するコンパレータ１２と、コンパレータ１２に２値化のための基準レベル（ＲＥＦ）を供給するＤ／Ａ変換器１３と、コンパレータ１２の出力をサンプリングするサンプリング回路１４と、サンプリング回路１４にサンプリングクロックを供給するサンプリングクロック発生回路１５と、サンプリングされたデータ信号を記憶するメモリ１６とから構成されている。
【００１９】
クランプ回路１１は入力されるビデオ信号のシンクチップまたはペデスタルを一定の電圧にクランプする。これにより、ビデオ信号のレベル変動により起こる、ＶＢＩＤ信号のＤＣ分変動を除去し、次段のコンパレータ１２での２値化を容易にする。
【００２０】
コンパレータ１２は入力されたビデオ信号を基準レベル（ＲＥＦ）と比較し２値化することにより、ＶＢＩＤ信号を切り出す。
Ｄ／Ａ変換器１３はコンパレータ１２に対して２値化の基準レベル（ＲＥＦ）を供給する。この基準レベルはマイクロコンピュータ５が出力する制御データをアナログ変換して生成する。
【００２１】
サンプリング回路１４は切り出されたＶＢＩＤ信号をサンプリングする。
サンプリングクロック発生回路１５はサンプリング回路１４に必要なサンプリングクロック信号を生成する。このサンプリングクロック発生回路１５は、復調したいＶＢＩＤ信号のクロック周波数に比べ２倍以上の周波数のクロックを発生する機能を持つ。これは、入力信号に対してＰＬＬをかける構造のものでもよい。
【００２２】
メモリ１６はサンプリングされたＶＢＩＤ信号を格納するもので、普通、ビデオ信号を扱う場合、ビデオ信号の１フィールド周期毎にマイクロコンピュータ５がデータ信号を扱うため、１フィールド期間に入力されるＶＢＩＤ信号を記憶するのに充分な容量を持つ。
【００２３】
マイクロコンピュータ５はメモリ１６に格納されたＶＢＩＤ信号を参照してＤ／Ａ変換器１３に対して基準レベル出力用の制御データを供給すると共に、データ利用のアプリケーション６に対してＶＢＩＤ復調データを出力する。
【００２４】
〔３〕ＶＢＩＤ復調器内のサンプリング回路及びサンプリングクロック発生回路の構成
図３は、図２のサンプリング回路１４及びサンプリングクロック発生回路１５の構成の一例を示すブロック図である。
【００２５】
この図に示すように、サンプリングクロック発生回路１５は、水晶発振器のような安定した周波数の信号を発生する発振器２１と、発振器２１の出力信号を分周するためのカウンタ２２と、カウンタ２２の出力信号を分周の基準値と比較し一致を検出する一致検出回路２３とから構成される。
【００２６】
発振器２１の出力信号はカウンタ２２によりカウントされ、その値が一致検出回路２３へ送られる。一致検出回路２３は、例えばマイクロコンピュータ５のレジスタ（図示せず）から供給される分周の基準値とカウンタ２３のカウント値が一致するごとに出力を発生する。一致検出回路２３の出力信号は、サンプリングクロックとしてサンプリング回路１４内のラッチ回路２４へ供給されると共に、カウンタ２２のリセットに使用される。したがって、発振器２１の発振周波数をｆ０、一致検出回路２３へ入力される規準値をＮとすると、一致検出回路２３から出力されるサンプリングクロックの周波数はｆ０／Ｎとなる。なお、カウンタ２２には後述する遅延回路２７の出力により、サンプリングしたいデータ信号が存在するタイミングから動作が可能となるように制御される。
【００２７】
サンプリング回路１４は、コンパレータ１２から入力されるデータ信号をラッチするラッチ回路２４と、ラッチ回路２４の出力のうち、復調しようとするデータが重畳されている所定のラインのデータ信号を通過させるゲート回路２５と、同期分離回路２６と、遅延回路２７と、ゲートパルス発生回路２８とから構成される。
【００２８】
ラッチ回路２４には前述したサンプリングクロックが入力されており、このサンプリングクロックに同期してデータがラッチされる。
ゲート回路２５はアンドゲートで構成されており、同期分離回路２６とゲートパルス発生回路２８により生成されるゲートパルスにより動作が制御される。
【００２９】
同期分離回路２６は入力されるビデオ信号から水平同期信号ＨＳと垂直同期信号ＶＳを分離し、ゲートパルス発生回路２８へ出力する。
遅延回路２７は水平同期信号の立ち下がりエッジからサンプリングしたいデータ信号が存在するタイミング（後述するテレテキスト信号の場合にはほぼ１２．０μｓｅｃ、ＷＳＳ信号の場合にはほぼ１１μｓｅｃ）まで遅延した信号を発生し、カウンタ２２へ供給する。この遅延時間の情報は、復調する信号のフォーマットに応じてマイクロコンピュータ５から送られる。
【００３０】
ゲートパルス発生回路２８は垂直同期信号のタイミングから水平同期信号をカウントし、所望のデータ信号が重畳されているラインを検出したら、ゲート回路２５を入力信号が通過するように制御するゲートパルスを出力する。このとき、何番目のラインを検出した時にゲート回路２５を入力信号が通過するように制御するかは、マイクロコンピュータ５から入力される情報にもとづいて行なう。
【００３１】
次に前述したように構成されたＶＢＩＤ復調器がテレテキスト信号とＷＳＳ信号とを同時にデコードする動作を説明するが、まずテレテキスト信号とＷＳＳ信号について簡単に説明しておく。
【００３２】
〔４〕テレテキスト信号及びＷＳＳ信号
図４はテレテキスト信号の波形を示したものである。この図に示されるように、データの伝送クロックは６．９３７５ＭＨ_Ｚ となっている。テレテキストは、主に映像とは独立した文字情報を伝送するのに使用されるが、放送番組の予定、タイトル、現在時刻の情報等も送信されている。
【００３３】
図５はＷＳＳ信号の波形を示したものである。データの伝送レートは、８３３ｋＨｚ（５ＭＨｚ／６）であり、バイフェーズ変調されているので、伝送レートの２倍の周波数（５ＭＨｚ／３）でサンプリングすれば、読み取ることができる。すなわち、データは５ＭＨｚで３クロック分が１又は０の最小幅であり、その２倍までの幅が存在し得る。一方、ラン−イン及びスタートビットには、１又は０の幅はデータ部分と同じ３クロック分の幅だけでなく、４クロック分や５クロック分の幅が存在する。このため、スタートビットを判断するには、５ＭＨｚ以上でデータのサンプリングを行う必要がある。ＷＳＳ信号は、主にＰＡＬ ｐｌｕｓで使用され、画面のアスペクト比と字幕情報を伝送する。
【００３４】
〔５〕ＷＳＳ信号のフォーマット判別
本実施例では、この２種類のＶＢＩＤ信号をテレテキスト信号のクロック周波数である６．９３７５ＭＨｚのサンプリングクロックでサンプリングを行なう。したがって、テレテキスト信号は、データと同期した正しいサンプリングクロックでサンプリングされるので、復調には全く問題はない。そのため、本実施例ではテレテキスト信号の復調については説明しない。一方、ＷＳＳ信号については、データと同期していないサンプリングクロックを用いているので、復調には特別な処理が必要である。
【００３５】
図６はＷＳＳ信号を６．９３７５ＭＨｚのサンプリングクロックでサンプリングした際、得られるデータ信号のラン−インから、スタートビット迄の部分を示したものである。
【００３６】
図６（ａ）中、最上部の目盛は５ＭＨｚのクロックを表し、２段目のＷＳＳ信号波形の中に書き込まれた数字は、この５ＭＨｚのクロックでＷＳＳ信号をサンプリングした場合に得られる１エッジ間、すなわち１又は０の幅のサンプルデータ数を表している。つまり、本来の伝送クロックレートである５ＭＨｚでサンプリングしたときは、この数字並びで表した数のサンプルデータが得られた時、ＷＳＳ信号であると判断されるわけである。
【００３７】
三段目に示されるタイミングは、６．９３７５ＭＨｚのサンプリングクロックでＷＳＳ信号をサンプリングした場合に得られるサンプル数の一例を示している。この図においては、６．９３７５ＭＨｚでサンプリングした場合、５ＭＨｚでサンプリングした場合の５クロックが７クロック、３クロックが４または５クロックとなっている。これをさらに詳しく示して補足したのが図６（ｂ）〜（ｄ）である。
【００３８】
図６（ｂ）〜（ｄ）は、５ＭＨｚでサンプリングしたときに得られるサンプル数に対し、６．９３７５ＭＨｚでのサンプリングしたときに、得られることになるサンプル数を示したものである。（ｂ）は、５ＭＨｚで５クロックであったときは、６．９３７５ＭＨｚでは、ＷＳＳ信号と６．９３７５ＭＨｚでのサンプリングクロックとの位相関係により、６または７クロックのサンプル数となることを示している。（ｃ）は、同様に４クロックの時は５または６クロック、（ｄ）は、３クロックのときは４、または５クロックとなることを示している。
【００３９】
これより、６．９３７５ＭＨｚでサンプリングしたときは、本来の５ＭＨｚでサンプリングしたときに５クロックとなるべきときは６又は７クロック、４クロックとなるべきときは５又は６クロック、３クロックとなるべきときは５又は４クロックのデータ信号が得られていればよいことになる。
【００４０】
つまり、ＷＳＳ信号のスタートビットは、５ＭＨｚでサンプリングした際、３−４−３−４−５−５となるのであるから、６．９３７５ＭＨｚでサンプリングを行なったときは、４ｏｒ５−５ｏｒ６−４ｏｒ５−５ｏｒ６−６ｏｒ７−６ｏｒ７となっていることによって、確認できることになる。
【００４１】
この場合、例えば５クロックのときには、本来の３クロックであったのか、４クロックであったのかが単独では判断しがたいことになる。そのときには、いくつかのクロックをまとめ、その合計のサンプル数をしらべることにより判断が可能となる。例えば、前記のスタートビット確認の際、サンプル数の並びのみでなく、全部の合計サンプル数を考えると、３３又は３４クロックとなる。これを合わせて確認することにより、入力された信号が、ＷＳＳ信号であることの確認がより正確に可能となる。このような考えをもとにＷＳＳ信号を判定する処理の一例のフローチャートを図７〜図９に示す。
【００４２】
このフローチャートでは、ＷＳＳ信号のラン−インとスタートビットの各エッジ間のサンプル数と全部のサンプル数の双方を用いて、ＷＳＳ信号であるかどうかを判定している。以下詳細に説明する。
【００４３】
まず、ステップＳ１で、トータルサンプル数のカウンタ値を０に、エラー数のカウンタ値を０に、判定データ位置のポインタｎを０にする。ここで、判定データ位置ポインタとは、サンプル数を判定中のデータ位置が先頭エッジから何個目のエッジ間であるかを示す。本実施例では、ｎ＝０〜１３である。
【００４４】
次に、ステップＳ２で、ａ＝５，ｂ＝８に設定し、ステップＳ３でサンプル数を判定する。このサンプル数判定処理を図９に示す。ステップＳ３の場合、０番目の判定データ位置（図６（ａ）の最初の立ち上がりエッジと次の立ち下がりエッジの間）のサンプル数が５より大きく、かつ８より小さいと判定されれば、その判定データ位置でのサンプル数をトータルサンプル数のカウンタ値に加算する（Ｓ２１，Ｓ２２）。０番目の判定データ位置でのサンプル数が前記条件を満たさなければ、エラー数のカウンタ値に１を加算する（Ｓ２１，Ｓ２３）。
【００４５】
このステップＳ２，Ｓ３の処理の意味を説明する。図６（ａ），（ｂ）に示したように、ＷＳＳ信号の最初の立ち上がりエッジと次の立ち下がりエッジの間のサンプル数は６又は７になるはずである。そこで、ステップＳ２で下側の比較値ａを５に、上側の比較値ｂを８に設定し、ステップＳ３でサンプル数が６又は７になるかを判定している。そして、その結果に応じて、トータルサンプル数のカウンタ値に加算するかエラー数のカウンタ値を１インクリメントするかを行なっている。
【００４６】
次のステップＳ４では、ｎを１インクリメントし、ａ＝３，ｂ＝６に設定し、その次のステップＳ５では、Ｓ３と同様にサンプル数を判定している。この２つのステップは、ステップＳ６でｎ＝８になるまで繰り返すので、ＷＳＳ信号の１番目の判定データ位置から８番目の判定データ位置について、個々にサンプル数が４個又は５個になっているかどうか判定している。
【００４７】
同様に、次のステップＳ７，Ｓ８では９番目の判定データ位置でのサンプル数が４又は５であるかを判定し、Ｓ９，Ｓ１０では１０番目の判定データ位置でのサンプル数が５又は６であるかを判定する。これらのステップは、ステップＳ１１でｎが１２になるまで２回繰り返されるので、ステップＳ７，Ｓ８で１１番目、Ｓ９，Ｓ１０で１２番目の判定データ位置でのサンプル数を判定することになる。
【００４８】
さらに、次のステップＳ１２，Ｓ１３では１３番目の判定データ位置でのサンプル数を判定する。
以上説明したステップＳ１〜Ｓ１３によって、ラン−インとスタートビットの全判定データ位置でのサンプル数を判定した後、ステップＳ１４でエラー数のカウンタ値が２より小さいかどうかを判定する。そして、２より小さければ、トータルのサンプル数が６３より大きく、かつ６７より小さいかどうかを判定する。そして、これらの条件がともに満たされた場合のみＷＳＳ信号と判定する。
【００４９】
〔６〕リシンクロ機能を用いたサンプリング
図１０（ａ）にリシンクロ機能の概略を示す。リシンクロ機能というのは、入力された信号にエッジが現れる度にサンプリングクロックの位相をそれに合わせ直す機能である。図１０（ａ）では、入力信号の立ち上がりエッジでリシンクロを行なっている例を示す。入力信号の上部の矢印は、リシンクロを行なうタイミングを示している。このタイミングで、サンプリングクロックは立ち下がりの位相（サンプリング位相から、１８０°ずれた位置）にリセットされる。つまり、最初のサンプリング位置は入力信号のエッジから常に一定の位置となる。したがって、サンプリングされるデータ数も入力信号幅に応じた固定した値となる。入力信号の立ち下がりエッジでリシンクロを行なった場合も同様である。
【００５０】
例えば５ＭＨｚでサンプリングした数と６．９３７５ＭＨｚでサンプリングした数とを対比すると、５ＭＨｚで５クロックは６．９３７５ＭＨｚで７クロック、４クロックは６クロック、３クロックは４クロックとなる。
【００５１】
このリシンクロ機能を使用して６．９３７５ＭＨｚでＷＳＳ信号をサンプリングした結果を図１０（ｂ）に示す。この図に示すように、ＷＳＳ信号のスタートビットは４−６−４−６−７−７と一通りに決まるため、総サンプル数を用いなくても正確にＷＳＳ信号の判定ができるので、処理を簡単にできる。
【００５２】
図１１にリシンクロ機能を備えたサンプリングクロック発生回路の構成の一例を示す。ここで、図３と同一の部分には同一の番号が付してある。図１１のサンプリングクロック発生回路は、図３のサンプリングクロック発生回路に対して入力エッジ検出回路２９とオアゲート３０を付加し、入力エッジ検出回路２９の出力信号と一致検出回路２３の出力信号のオア出力によりカウンタ２２をリセットするようにした。これにより、入力データのエッジのタイミングでカウンタ２３をリセットし、リシンクロが行われる。
【００５３】
このように、本実施例では、ＷＳＳ信号の本来のサンプリングクロックである５ＭＨｚではなく、テレテキスト信号のサンプリングクロックである６．９３７５ＭＨｚを使用してＷＳＳ信号を復調することが可能となる。つまり、テレテキスト信号とＷＳＳ信号の同時復調が可能となる。
【００５４】
また、ＷＳＳ信号の本来のデータ伝送レートである８３３ｋＨｚの２倍よりも高い周波数のクロックでサンプリングを行なうことにより、フォーマットの確認が容易となる。
【００５５】
さらに、２直化する際の比較電圧が、最適値となっているかどうかの判断もできるため、何らかの原因で歪みを受けた信号に対しても、比較電圧を最適値に設定することにより復調することが可能となる。
【００５６】
なお、本発明と前記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から排除するものではない。例えば、図８のステップＳ１４ではエラー数が２以上になるとＷＳＳ信号でないと判定しているが、この数を２より大きく又は小さくしてもよい。Ｓ１５におけるトータルサンプル数の判定条件についても同様である。
【００５７】
また、前記実施例ではＷＳＳ信号波形のラン−インとスタートビットの全部の隣接するエッジ間のサンプル数を判定したが、例えばラン−インのみ又はスタートビットのみ等、任意に選択してもよい。
【００５８】
さらに、前記実施例ではデータの各エッジ間のサンプル数と全エッジの総サンプル数を用いてＷＳＳ信号の判定を行なっているが、総サンプル数を用いずに各エッジ間のサンプル数だけを用いて判定してもよい。リシンクロ機能を使用した場合には、総サンプル数を用いなくても正確な確認が可能である。
【００５９】
そして、前記実施例におけるサンプリングクロックは、同時に復調する２種類のＶＢＩＤ信号の一方のデータ周波数と等しくしたが、同時に復調する２種類のＶＢＩＤ信号の両方のデータ周波数の２倍以上に設定してもよい。また、３種類以上のＶＢＩＤ信号を同時に復調するように構成することもできる。
【００６０】
【発明の効果】
以上詳細に説明したように、本発明によれば、複数のフォーマットの信号を同時に復調することが可能となる。
また、フォーマットを示すパターンを検出する際に、他のフォーマットやノイズと、目的のフォーマットを誤判別する可能性が低くなる。
【００６１】
さらに、サンプリングクロックは、必ずしも復調したい信号と同期を取らなくてもよいため、クロック−ラン−インを持たない信号の復調も可能となる。
また、高い周波数のクロックレートを有する信号と、比較的低い周波数のクロックレートを有する信号の取り込みが、高い周波数のクロックレートのサンプリングクロックのみで可能となる。
【図面の簡単な説明】
【図１】本発明に係るＶＢＩＤ復調器を組み込んだＶＴＲの構成を示す図である。
【図２】図１のＶＢＩＤ復調器の構成及びマイクロコンピュータとの接続関係の一例を示すブロック図である。
【図３】図２のサンプリング回路及びサンプリングクロック発生回路の構成の一例を示すブロック図である。
【図４】テレテキスト信号の波形を示す図である。
【図５】ＷＳＳ信号の波形を示す図である。
【図６】ＷＳＳ信号を６．９３７５ＭＨｚのサンプリングクロックでサンプリングした際、得られるデータのラン−インから、スタートビット迄の部分を示す図である。
【図７】ＷＳＳ信号を判定する処理の一例を示すフローチャートの一部である。
【図８】ＷＳＳ信号を判定する処理の一例を示すフローチャートの一部である。
【図９】図７及び図８におけるサンプル数判定処理を示すフローチャートである。
【図１０】リシンクロ機能の概略を示す図である。
【図１１】リシンクロ機能を備えたサンプリングクロック発生回路の構成の一例を示す図である。
【図１２】ＶＢＩＤ信号の波形の例を示す図である。
【符号の説明】
４…ＶＢＩＤ復調器、５…マイクロコンピュータ、１２…コンパレータ、１４…サンプリング回路、１５…サンプリングクロック発生回路、１６…メモリ

Claims (4)

1. ビデオ信号の垂直帰線区間に重畳されたデータ信号のデータを復調するデータ復調装置であって、
   入力されたビデオ信号を２値化するための比較手段と、
   該比較手段の出力をサンプリングするサンプリング手段と、
   該サンプリング手段でサンプリングされたデータ信号を記憶するための記憶手段と、
   該記憶手段に記憶されたデータ信号をもとに該データ信号のフォーマットを判別する判別手段とを備え、
   前記サンプリング手段は復調しようとするデータの周波数の２倍以上の周波数のサンプリングクロックでサンプリングを行ない、前記判別手段はデータ信号の所定の部分における各レベル変化点間のサンプル数の並びを所定のパターンと比較した結果に基づいて該データ信号のフォーマットを判別することを特徴とするデータ復調装置。
2. 判別手段が、さらにデータ信号の所定の部分における各レベル変化点間のサンプル数と該部分の総サンプル数とを用いて該データ信号のフォーマットを判別することを特徴とする請求項１記載のデータ復調装置。
3. サンプリング手段が、データ信号のレベル変化点を検出してサンプリングクロックの位相を制御する請求項１記載のデータ復調装置。
4. サンプリング手段がサンプリングクロックと同期したデータを持つデータ信号をサンプリングする機能をさらに有し、判別手段が該データ信号のフォーマットを判別する機能をさらに有する請求項１記載のデータ復調装置。

Images