JP3586641B2 - 発光ダイオードの製造方法 - Google Patents
発光ダイオードの製造方法 Download PDFInfo
- Publication number
- JP3586641B2 JP3586641B2 JP2000355763A JP2000355763A JP3586641B2 JP 3586641 B2 JP3586641 B2 JP 3586641B2 JP 2000355763 A JP2000355763 A JP 2000355763A JP 2000355763 A JP2000355763 A JP 2000355763A JP 3586641 B2 JP3586641 B2 JP 3586641B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- emission intensity
- led
- epitaxial
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、ファイバ結合用発光ダイオードやIrDA等の光通信用発光ダイオードに適した、光出力(発光強度)のバラツキを抑えた発光ダイオードの製造方法に関するものである。
【0002】
【従来の技術】
光ファイバ通信用発光素子としては、半導体レーザのほかに、安価な発光ダイオードが用いられている。発光ダイオード(LED)の材料は、四元系AlGaInP・三元系AlGaAs系が多く、そのエピタキシャルウエハーは気相成長法、後者は液相成長法で通常製作されている。
LEDチップは前述のエピタキシャルウエハーに、電極付け・ウエハー分断等のプロセスを施し製作される。
【0003】
例えば、三元系AlGaAs系発光ダイオードは以下に説明する工程を経て製作される。
まず、液相成長法でP型−GaAs基板ウエハー上にP型−AlGaAsクラッド層、P型−AlGaAs活性層、N型−AlGaAsクラッド層をエピタキシャル成長させたエピタキシャルウエハーを、基板をエッチングまたはラッピングしてエピタキシャルウエハーの厚みを所望の厚みに整え、ウエハー洗浄・乾燥後、そのウエハーのP側(ダイボンド側)・N側(ワイヤーボンド側)に金やAlの電極材料をスパッタする。そのウエハーに、レジスト塗布、プレ硬化・マスクパターン焼き付け・現像後、レジスト硬化し、任意形状のマスク(レジスト)をN側(ワイヤーボンド側)に形成した後、電極材料に応じたエッチング液でマスク部分以外の電極材料を溶解する。その後、マスク(レジスト)を有機溶剤等で除去、アロイする。アロイ後、メサエッチングによりPN接合部を分断後、ダイシングで残りの部分をチップ分割するタイプと、ダイシングのみでチップ分割するタイプの2通りある。このうち、前者は比較的に信頼性を要求される際に使用されている。また、後者はチップサイズを小さくでき、安価なチップを供給できるメリットがある。
【0004】
メサエッチングタイプにおいては、アロイ後、ウエハーのワイヤーボンド側に、メサマスクを上述の電極用マスク同様の方法で形成した後、メサエッチャントに浸漬しエッチングでPN接合部分断後、マスク(レジスト)を有機溶剤等で除去する。その後ウエハーテストを行い各チップの電気的特性を測定し、基準外のチップは不良チップとして、マーキングする。ウエハーテスト後、残りの部分をダイシングでチップ分割し、発光ダイオードチップを製作する。
また、ダイシングタイプにおいては、ダイシングのみでPN接合部を分断後ウエハーテストする。その後、ウエハーのダイボンド側からのスクライブでチップ分割するもの、再度ダイシングでチップ分割する等で発光ダイオードチップを製作する。
【0005】
ウエハーテストにおける光通信用の発光ダイオードの発光強度の良品範囲(標準範囲)は、可視ディスプレイ用の発光ダイオードのものと比較して、狭い。すなわち、光通信用の発光ダイオードでは、発光強度が信号として扱われる為、その発光強度は一定の上下の基準内に入らなければならない。一方、可視ディスプレイ用発光ダイオードでは通常、下限の基準のみの場合が多い。
【0006】
しかし、従来の技術では、同一機種は同一ウエハープロセス(製作条件)で作製されるため、光通信用の発光ダイオードは、そのエピタキシャルウエハーの内部発光効率の善し悪し(バラツキ)により、ウエハーテスト時に発光強度項目の上または下限で不良判定されており、発光強度特性歩留が低いという問題があった。
【0007】
【発明が解決しようとする課題】
本発明は、上記従来の問題点を解決する為のもので、その目的は、エピタキシャル時に生じるエピタキシシャルウエハー間の内部発光効率のバラツキに応じてウエハー単位でウエハープロセスを調整することによって、個々のウエハーから製作されるチップ間の発光強度バラツキを小さくし、発光強度特性歩留を向上することにより、発光強度特性の均一化と歩留向上による低価格化を目的とした発光ダイオードの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
すなわち、本発明は、エピタキシャル成長させて製作した個々のウエハー間の発光強度(光出力)のバラツキを、個々のウエハーのメサエッチング量の制御により一定の範囲に均一化することを特徴とする発光ダイオード(LED)の製造方法を提供するものである。この方法においては、エピタキシャル完了後、エピタキシャルウエハーの状態でグルービング評価し、発光強度をランク分けし、発光強度ランク大のエピタキシャルウエハーはメサエッチング量を大きく、発光強度ランク標準のエピタキシャルウエハーはメサエッチング量を標準値(設計中心)に、発光強度ランク小のエピタキシャルウエハーはメサエッチング量を小さくするウエハープロセスで加工する。
【0009】
また、本発明は、上記メサエッチング量の制御を、フォトマスクのサイズの制御によって行うことを特徴とする上記LEDの製造方法を提供する。この方法においては、発光強度ランク大のエピタキシャルウエハーは小さいフォトマスクを形成しメサエッチング量を大きく、発光強度ランク標準のエピタキシャルウエハーは標準(設計中心)サイズのフォトマスクを形成しメサエッチング量を標準に、発光強度ランク小のエピタキシャルウエハーは大きいフォトマスクを形成しメサエッチング量を小さくする。
【0010】
また、本発明は、上記メサエッチング量の制御を、エッチャントの温度の制御によって行うことを特徴とする上記LEDの製造方法を提供する。この方法においては、発光強度ランク大のエピタキシャルウエハーは高い温度のエッチャントでメサエッチング量を大きく、発光強度ランク標準のエピタキシャルウエハーは標準(設計中心)温度のエッチャントでメサエッチング量を標準に、発光強度ランク小のエピタキシャルウエハーは低い温度のエッチャントでメサエッチング量を小さくする。
【0011】
また、本発明は、上記メサエッチング量の制御を、エッチング時間の制御によって行うことを特徴とする上記LEDの製造方法を提供する。この方法においては、発光強度ランク大のエピタキシャルウエハーはエッチング時間を長くすることでメサエッチング量を大きく、発光強度ランク標準のエピタキシャルウエハーは標準(設計中心)時間でメサエッチング量を標準に、発光強度ランク小のエピタキシャルウエハーはエッチング時間を短くすることでメサエッチング量を小さくする。
また、本発明は、LEDが、ファイバ結合用またはIrDA光通信用LEDであることを特徴とする上記いずれか1つに記載のLEDの製造方法を提供する。本発明のLEDの製造方法は、この他、発光強度の均一性が要求される表示ディスプレイ用LEDにも同様に適用し得る。
【0012】
さらに、本発明は、エピタキシャル成長させて製作した個々のウエハー間の発光強度のバラツキを、個々のウエハーの電極サイズの制御により一定の範囲に均一化することを特徴とする発光ダイオードの製造方法を提供する。この方法においては、エピタキシャル完了後エピタキシャルウエハーの状態でグルービング評価し、発光強度をランク分けし、発光強度ランク大のエピタキシャルウエハーはワイヤーボンド側電極形状を大きく、発光強度ランク標準のエピタキシャルウエハーはワイヤーボンド側電極形状を標準(設計中心)に、発光強度ランク小のエピタキシャルウエハーはワイヤーボンド側電極形状を小さくするウエハープロセスで加工する。
【0013】
本発明の発光ダイオードの製造方法によれば、内部発光効率が高いエピタキシャルウエハーの外部発光効率が低くなり、逆に内部発光効率が低いエピタキシャルウエハーの外部発光効率が高くなるため総合するとチップとしての発光強度バラツキが小さくなり、発光強度特性均一化をはかることができて発光強度特性歩留が向上する。
【0014】
【発明の実施の形態】
本発明の1つの態様を図1に参照して詳細に説明する。
図1中の工程(I)は、P−基板1上にP−クラッド層2、活性層3およびN−クラッド層4を順次エピタキシャル成長させて製作したエピタキシャルウエハー5を図示する。
通常、エピタキシャルウエハー5は、基板側をエッチングまたはラッピングして全体の厚みが調整され、ウエハー洗浄・乾燥後、P側(ダイボンド側)およびN側(ワイヤーボンド側)にそれぞれ電極材料がスパッタリングされてダイボンド側電極6が形成され、その後、一般的なマスクパターン形成、エッチング、マスク除去の工程を経て、ワイヤーボンド側電極7が形成される。
【0015】
基板1の結晶材料としてはGaAs、InP、GaP、SiC、Al2O3などが挙げられるが、好ましくはGaAsおよびInPであり、より好ましくはGaAsであり、また、P型−クラッド層2、活性層3、N型−クラッド層4の発光結晶材料としては、AlGaAs、GaAs、InGaAsP、GaAs:Si、GaP、GaN、GaP:N、SiCなどが挙げらるが、好ましくはAlGaAsおよびInGaAsPであり、より好ましくはAlGaAsであり、各々適宜組合せた、三元系または四元系のいずれの発光ダイオード製作用材料であってもよい。
【0016】
この具体例ではエピタキシャル成長により製作したウエハーを一例にとり、本発明の1つの態様を説明するが、本発明の製造方法はこのエピタキシャル成長のほか、エピタキシャルウエハーにドーパントを拡散させてPN接合を形成する方法により製作したウエハーに対しても同様に適用し得る。
【0017】
つぎに、ウエハー毎にグルービング評価を行う。ここにグルービング評価とは、PN接合を分離するようにウエハーのP側中心にドーナツ状の溝を形成し、そのウエハーを検査用ステージ上に置き、形成した溝の内側の残った島状部分の中心とN側電極との間に通電してウエハー毎に発光強度を測定し、評価することをいう。
この様にして測定した発光強度に基づき、所望の発光強度の標準範囲と比較して各ウエハーをランク分けし、各ランクのウエハーの次工程のプロセスを決定する。
【0018】
つぎに、工程(II)においては、上記ランク分けで所望の発光強度の標準範囲と比較して発光強度が大きいとランク付けされたウエハー5a、発光強度の標準範囲とランク付けされたウエハー5b、および発光強度の標準範囲と比較して発光強度が小さいとランク付けされたウエハー5cにつき、各々、種々の形状(サイズ)のフォトマスク8a−8cを形成して、メサエッチングを行う。
【0019】
すなわち、標準範囲と比較して発光強度が大きいとランク付けされたウエハー5aに対してはメサエッチング量9を大きく、標準範囲とランク付けされたウエハー5bに対してはメサエッチング量を標準に、標準範囲と比較して発光強度が小きいとランク付けされたウエハー5cに対してはメサエッチング量を小さくして、内部発光効率と外部発光効率とのバランスをとることにより、個々のウエハー上の発光ダイオードチップの発光強度を一定の範囲に均一化する。なお、本発明のこの態様では、各ウエハーのメサエッチング量の制御をフォトマスクの形状(サイズ)で制御しているが、メサエッチング量の制御は、エッチャントの種類および温度、エッチング時間等の種々の条件によって制御することができる。また、本発明のこの態様では、発光強度にバラツキのあるウエハーを3つのランクに選別して各々処理を行っているが、この選別はより多くのランク、例えば5つのランクに選別して各々異なる処理を行うことができ、より細かくランク分けして各々の処理を施すことにより、ウエハー間の発光強度のバラツキのより均一化が可能となる。
【0020】
工程(III)においては、各々、種々の量でメサエッチングされ、その後フォトマスクが除去されたウエハー10a、10bおよび10cをダイシングして、ウエハー間で発光強度が均一化された発光ダイオードチップ11a、11bおよび11cを各々製作する。
【0021】
本発明のもう1つの態様において、個々のウエハーの発光強度をワイヤーボンド側の電極サイズを制御することによって均一化することができる。この場合においては、グルービング評価してランク分けしたウエハー毎に種々の大きさを有するワイヤーボンド側電極を通常の方法により形成する。
すなわち、標準範囲と比較して発光強度が大きいとランク付けされたウエハーに対してはより大きな電極を形成し、標準範囲とランク付けされたウエハーに対しては標準の大きさの電極を形成し、標準範囲と比較して発光強度が小さいとランク付けされたウエハーに対してはより小さな電極を形成することにより、各ウエハー間の発光強度を一定の範囲に均一化する。
【0022】
本発明を詳細な説明、以下の実施例および図面によってより詳細に説明するが、これらは本発明の1つの具体例であって、本発明はこれらの具体例に限定されるものではない。
【0023】
【実施例】
実施例1
本発明による第1の係る発光ダイオードの製造方法を、三元系AlGaAs発光ダイオードを例にとり説明する。
図2は、本発明の製造方法により製作したファイバ用発光ダイオードチップの一例である。エピタキシャル層構造は、P−GaAs基板12上に、P−AlGaAsクラッド層13、活性層14、N−AlGaAsクラッド層15を成長させている。これにワイヤーボンド側電極16、ダイボンド側電極17を形成している。
一例のチップはダイシングピッチが350μm、チップ底面の一辺が約320μm、ワイヤーボンド側電極の形状は円形で直径約190μmφである。
メサエッチング量で制御されるチップ天面の―辺をXとする。
図3は、Xの違いによる発光強度分布のグラフである。(エピタキシャルウエハーの内部発光効率一定)Xを制御することで、発光強度を約−5%〜約+20%にすることができる。
【0024】
実施例2
本発明による第2の係る発光ダイオードの製造方法を説明する。
チップ天面の一辺Xの制御について、メサマスクの形状(サイズ)を変更して制御する。例えば図2でX=223μmにする場合は、メサマスク一辺310μmの正方形のものをチップの中心位置にマスク中心を合わせ形成したウエハーを濃硫酸:過酸化水素水:水=3:1:1、50度のエッチャントで35分エッチングして製作する。ここで、Xのサイズ変更は、メサマスクのサイズを変更して行う。例えば、X=203μmの時、メサマスクの一辺は290μmとなる。
【0025】
実施例3
本発明の製造方法における発光ダイオードの電極サイズと発光強度との関係について説明する。
エピタキシャル成長させて製作した各ウエハーの中央部にドーナツ状の溝を形成し、PN接合を分離して、分離された部分に針をあてて通電し、各ウエハーの発光強度を測定してウエハーのグルービング評価を行った。図4にその結果を示す。
この分布より、発光強度4000未満のウエハーは除き、4000から5000のウエハーを「Aランクウエハー」、5000から6500のウエハーを「Bランクウエハー」、および6500を超えるウエハーを「Cランクウエハー」とランク分けした。
この様にランク分けしたウエハーに電極サイズ190μmφの一律の大きさにした時の出来上がった最終チップの発光強度分布は図5のようになった。
また、Aランクウエハーには150μmφの小さい電極を、Bランクウエハーには170μmφの電極を、cランクウエハーには190μmφの大きい電極をつけて素子を完成し、発光強度を調べると図6のように、前述の一律の大きさの電極をつけたウエハーの発光強度のバラツキは半分以下になり、歩留が非常に向上した。
【発明の効果】
以上に説明したように、本発明の発光ダイオードの製造方法では、エピタキシャル時に生じるエピタキシャルウエハー間の内部発光効率のバラツキに応じて個々のウエハープロセスを調整することで、チップの発光強度バラツキを小さくし、発光強度特性均一化と歩留向上による低価格化を実現することができる。
【図面の簡単な説明】
【図1】本発明の発光ダイオードの製造方法の工程を示す図である。
【図2】本発明の製造方法によって製作された発光ダイオードチップの形状を示す上面図および側面図である。
【図3】ウエハーのメサ形状と発光強度との相関を示す図である。
【図4】グルービング評価によるウエハー発光強度分布を示す図である。
【図5】ウエハープロセス完了後のチップの発光強度分布を示すグラフである(電極サイズ一定)。
【図6】ウエハープロセス完了後のチップの発光強度分布を示すグラフである(電極サイズ調整)。
【符号の説明】
1: 基板
2: P−クラッド層
3: 活性層
4: N−クラッド層
5、5a−5c: エピタキシャルウエハー
6、17: ダイボンド側電極
7、16: ワイヤーボンド側電極
8a−8c: マスク(レジスト)
9: メサエッチング部(量)
10a−10c: メサエッチング後のウエハー
11a−11c: LEDチップ
12: P−GaAs基板
13: P−AlGaAsクラッド層
14: 活性層
15: N−AlGaAsクラッド層
Claims (6)
- エピタキシャル成長させて製作した個々のウエハー間の発光強度(光出力)のバラツキを、個々のウエハーのメサエッチング量の制御により一定の範囲に均一化することを特徴とする発光ダイオード(LED)の製造方法。
- メサエッチング量の制御を、フォトマスクのサイズの制御によって行うことを特徴とする請求項1記載のLEDの製造方法。
- メサエッチング量の制御を、エッチャントの温度の制御によって行うことを特徴とする請求項1記載のLEDの製造方法。
- メサエッチング量の制御を、エッチング時間の制御によって行うことを特徴とする請求項1記載のLEDの製造方法。
- LEDが、ファイバ結合用またはIrDA光通信用LEDであることを特徴とする請求項1ないし4いずれか1項記載のLEDの製造方法。
- エピタキシャル成長させて作製した個々のウエハー間の発光強度のバラツキを、エピタキシャル完了後エピタキシャルウエハーの状態でグルービング評価し、発光強度をランク分けし、発光強度ランク大のエピタキシャルウエハーのワイヤーボンド側電極形状を大きくすることによって発光強度を小さくし、発光強度ランク標準のエピタキシャルウエハーのワイヤーボンド側電極形状を標準(設計中心)に、発光強度ランク小のエピタキシャルウエハーのワイヤーボンド側電極形状を小さくすることによって発光強度を大きくして、一定の範囲に均一化することを特徴とするLEDの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000355763A JP3586641B2 (ja) | 2000-11-22 | 2000-11-22 | 発光ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000355763A JP3586641B2 (ja) | 2000-11-22 | 2000-11-22 | 発光ダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002158372A JP2002158372A (ja) | 2002-05-31 |
JP3586641B2 true JP3586641B2 (ja) | 2004-11-10 |
Family
ID=18828122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000355763A Expired - Fee Related JP3586641B2 (ja) | 2000-11-22 | 2000-11-22 | 発光ダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3586641B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258294A (ja) | 2002-03-01 | 2003-09-12 | Sharp Corp | Led素子 |
JP4638289B2 (ja) * | 2005-06-28 | 2011-02-23 | オプトレックス株式会社 | 有機elパネルの製造方法 |
-
2000
- 2000-11-22 JP JP2000355763A patent/JP3586641B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002158372A (ja) | 2002-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4126749B2 (ja) | 半導体装置の製造方法 | |
EP1396914B1 (en) | Multi-beam semiconductor laser element | |
US6528823B2 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
US7247985B2 (en) | Semiconductor light-emitting device having annular shape light emitting region and current blocking layer | |
CN102388436B (zh) | 发光二极管的制造设备与方法 | |
US20160247973A1 (en) | Method of light emitting diode sidewall passivation | |
JP2006339294A (ja) | 発光素子の製造方法 | |
JP3855347B2 (ja) | 3−5族化合物半導体素子の製造方法 | |
JP3586641B2 (ja) | 発光ダイオードの製造方法 | |
CN113644178A (zh) | 一种GaAs衬底mini-LED芯片及制作方法 | |
JPS63306687A (ja) | 半導体発光装置の製造方法 | |
JPH1116852A (ja) | 3−5族化合物半導体用電極の製造方法と3−5族化合物半導体素子 | |
US6911673B2 (en) | Light emitting diode device | |
JP3956422B2 (ja) | 3−5族化合物半導体チップの製造方法 | |
US4989050A (en) | Self aligned, substrate emitting LED | |
JP2938607B2 (ja) | 発光素子 | |
JP3662832B2 (ja) | 発光素子およびその製造方法 | |
US6433365B1 (en) | Epitaxial wafer and light emitting diode | |
KR100239499B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
JPH08222531A (ja) | 半導体素子の製造方法 | |
JP2003133586A (ja) | 発光ダイオード用エピタキシャルウェハ及び発光ダイオード並びにその製造方法 | |
JP2000286446A (ja) | 窒化物系半導体素子、窒化物系半導体素子の製造方法、GaN基板及びGaN基板の製造方法 | |
JP2004128340A (ja) | 発光ダイオードおよびその製造方法 | |
JPS613486A (ja) | 半導体レ−ザ | |
JPS58207683A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |