JP3582595B2 - Simoxウエ−ハ及びその処理方法 - Google Patents
Simoxウエ−ハ及びその処理方法 Download PDFInfo
- Publication number
- JP3582595B2 JP3582595B2 JP2002025674A JP2002025674A JP3582595B2 JP 3582595 B2 JP3582595 B2 JP 3582595B2 JP 2002025674 A JP2002025674 A JP 2002025674A JP 2002025674 A JP2002025674 A JP 2002025674A JP 3582595 B2 JP3582595 B2 JP 3582595B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- buried oxide
- region
- simox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は、SIMOXウエーハの構造及びその処理方法に関する。
【0002】
【従来の技術】
シリコン単結晶ウエーハ上に構成されるLSI(Large−Scale−Integration)の高集積度化、高速化、多機能化の要請が厳しくなるにつれ、各素子間の分離が重要な課題となり、それの解決方法の一つとして、SOI(Silicon−On−Insulator)構造のウエーハの実用化が進められてきた。
【0003】
従来のLSIは、厚さ0.5〜0.8mmのウェーハと言われるシリコン単結晶の薄板状ウエーハの表面に、表面からせいぜい十数μmの深さまでに形成された電気回路素子が集積したものである。極言すればシリコン単結晶薄板の厚さ数%の表面層のみが素子の集積として利用されているに過ぎず、残りの大部分は素子を支える単なる土台なのであり、各素子は土台のシリコン半導体を介して繋がっているといえる。これに対しSOIウエーハは、絶縁体上に必要とする厚さのシリコン単結晶層を設け、そこに素子を形成させるものであり、素子間の完全分離ができ、素子の微細化ないしは高集積度化、ソフトエラー低減などの信頼性向上、消費電力の低減、3次元構造による多機能化、などを図ることが可能になる。
【0004】
近年、このSOIウエーハを製造する方法として、シリコン単結晶ウェーハの表面から酸素イオンを注入して、特定深さでSiと結合させ、熱処理してシリコン酸化物の埋め込み酸化膜層を形成させる方法が、主として開発されている。
【0005】
このイオン注入による埋め込み酸化膜層の形成方法は、SIMOX(Separation by IMplanted OXygen)法と呼ばれる。これは酸素イオンを30〜200keVに加速してウエーハに打ち込むと、イオンが高速で高いエネルギーを持っている間は、単結晶のシリコン原子とは衝突しても反応せず通過し、ある深さまで侵入してエネルギーを失い遅くなって、初めてシリコン原子と反応し得る酸素原子となる現象を利用するもので、加速電圧を変えることにより酸化物を形成させる深さを制御することができる。この酸化膜層の厚さは、酸素イオンの注入量すなわちドーズ量で制御する。イオン注入後、通常1100℃〜融点までの温度範囲の高温熱処理でSiとOとを十分に反応させ、ウエーハ内部に埋め込み酸化膜層を形成させるものである。
【0006】
この方法は、1枚のウェーハで製造でき、均一な深さに絶縁体層として機能する埋め込み酸化膜層を形成させることが可能であり、十分に表面研磨したウエーハを用いれば、後で再研磨する必要がないなどの利点がある。
【0007】
【発明が解決しようとする課題】
SIMOXウエーハに限らず、ウエーハ表面に半導体素子を製作するデバイス工程にあっては、素子を形成するための種々の熱処理プロセスがウエーハに対して施されることから、デバイス工程におけるウエーハ表面への金属不純物の汚染対策は重要課題であり、特に、ニッケル(Ni)や銅(Cu)についての汚染対策を講じる必要がある。
【0008】
通常のシリコンウェーハでは、デバイス工程での汚染を除去するため、ウェーハバルク内に酸素析出物を形成させるIG(Intrinsic Gettering)処理、あるいはウェーハ裏面にサンドブラストあるいは多結晶シリコンを堆積させるなどのEG(Extrinsic Gettering)処理の手法が広く使用され、金属不純物による汚染の問題はある程度解消されつつある。
【0009】
ところが、従来のSIMOXウエーハにあっては、ウエーハ表面部の下層部全面に亘り、埋め込み酸化膜層が形成されることから、ウエーハ表面を汚染する金属不純物を除去するゲッタリング能力が低いという問題がある。ウエーハ表面を汚染する金属不純物のうち、Cuは容易に埋め込み酸化膜層を通過するので特に問題にはならないが、Niは高温の熱処理においてもほとんど埋め込み酸化膜層を通過しないことが確認されている。
【0010】
このため、例えば、特許第2998330号で開示される発明では、ウエーハ内部に部分的に埋め込み酸化膜層が形成されない領域を形成し、素子形成領域となるウエーハ表面部とゲッタリングサイトを有するウエーハ裏面部を単結晶シリコンで繋ぐことにより、ウエーハ表面部に付着した金属不純物を容易にウエーハ裏面部に形成したゲッタリングサイトまで拡散させる方法が提案されている。
【0011】
確かに、上記の方法によれば、ウエーハ表面部における金属汚染量を低減することができる。しかしながら、この方法では、埋め込み酸化膜層の下層部、すなわちウエーハ裏面側のバルク部分に、強制的にゲッタリングサイトを形成する必要があり、このためIG処理やEG処理をウエーハに対して施さなければならず、非常にコストの係る製造方法であり、近年高まるコスト低減の要求を満足させることができない。
【0012】
本発明は、上記問題に鑑みなされた発明であり、ウエーハにゲッタリングサイトを強制的に形成することなく、デバイス工程におけるウエーハ表面部のNi汚染を可及的に低減できるSIMOXウエーハ及びその処理方法の提供を目的とするものである。
【0013】
【課題を解決するための手段】
本発明者等は、上記問題について鋭意検討した結果、IG処理やEG処理を施してゲッタリングサイトを強制的にウエーハに形成しなくとも、埋め込み酸化膜が存在しない領域の幅および埋め込み酸化膜が存在する領域の幅がある基準値を満足するSIMOXウエーハでれば、ウエーハ表面部のNi汚染を低減できることを知見し、また、このウエーハを特定の熱処理条件を満足するデバイス工程に採用する場合にあっては、ウエーハ表面部のNi汚染を可及的に低減できることを知見し、本発明を完成させた。
【0014】
本発明のSIMOXウエーハは、EG処理及びIG処理のいずれも行われておらず、チップに切り出すスクライブライン領域内に埋め込み酸化膜が存在しない領域が形成され、スクライブライン領域外の全てに埋め込み酸化膜が形成され、埋め込み酸化膜が存在しない領域の幅が2μm以上50μm以下であって、かつ埋め込み酸化膜が存在する領域の幅が20mm以下に構成されたことを特徴とするものである。また、本発明のSIMOXウエーハの処理方法はNiの拡散距離(√Dt:D=2×10-3exp(−0.47/kT)、k:ボルツマン定数、T:絶対温度、t:時間(秒))が5.3mm以上拡散する熱処理プロセスを含むデバイス工程に使用することを特徴とするものである。
【0015】
【発明の実施の形態】
本発明において、埋め込み酸化膜が存在しない領域をチップに切り出すスクライブライン領域内に形成しているのは、スクライブライン領域は半導体素子の形成領域として使用されないからであり、これにより、1枚のSIMOXウエーハから切り出されるチップ数(有効面積)を拡大させることができるからである。
【0016】
本発明において、埋め込み酸化膜が存在しない領域の幅が2μm以上と規定しているのは、2μm以上であれば、20mm角サイズのチップにおいても十分にNiの低減効果があるからであり、実際に埋め込み酸化膜が存在しない領域を形成する場合においても、ウエーハ表面にマスク部材を形成して、酸素のイオン注入により埋め込み酸化膜が存在しない領域の幅を2μmよりも小さくすることが技術的に困難である。また、埋め込み酸化膜が存在しない領域の幅の上限値は、当然のことながらスクライブライン領域の幅(一般的に50μm以下)までとなる。
【0017】
本発明において、埋め込み酸化膜が存在する領域の幅(デバイス工程で製作されるチップサイズに相当)を20mm以下と規定しているのは、20mmを超えると、その後の熱処理条件をいくら調整したとしてもNiの低減効果が極端に低下するからである。
【0018】
本発明のSIMOXウエーハは、Niの拡散距離(√Dt:D=2×10−3exp(−0.47/kT)、k:ボルツマン定数、T:絶対温度、t:時間(秒))が5.3mm以上拡散する熱処理プロセスを含むデバイス工程で使用する場合には、強制的にゲッタリングサイトをウエーハに形成しなくとも、十分なNi低減効果を発揮することができる。
【0019】
【実施例】
以下、本発明の実施例について図面を参照して説明する。
【0020】
図1は本発明のSIMOXウエーハの基本的構成を模式的に示す縦断面図である。図中1はシリコン単結晶ウエーハであり、ウエーハ1の表面には素子形成領域2が形成され、素子形成領域2の直下には埋め込み酸化膜が存在する領域4と埋め込み酸化膜が存在しない領域5が形成されている。破線部で囲まれる領域はスクライブライン領域6であって、デバイス工程におけるチップを切り出すための割断領域である。埋め込み酸化膜が存在しない領域5は、スクライブライン領域6内に位置するように形成され、素子形成領域2は埋め込み酸化膜が存在しない領域5を通じてウエーハバルク領域3と単結晶シリコンで繋がれている。
【0021】
次に、本実施例のSIMOXウエーハを実現するための製造条件について説明する。
【0022】
まず、8″φのシリコンウェーハの表面上に厚さ1μmのシリコン酸化膜を形成し、光リソグラフィー技術を用いて、図2に示すような、チップサイズ(埋め込み酸化膜が存在する領域)が5mm角、10mm角、20mm角となるマスク開口部7が形成され、それぞれの開口外周部のマスク部の幅8(埋め込み酸化膜が存在しない領域の幅)が2μm、5μm、10μm、50μmとなる4水準に変化させたマスク部をウエーハ表面上に形成した。
【0023】
次に、上記したマスク部が形成されたシリコンウエーハを2枚準備し、それぞれのウエーハに対して酸素のイオン注入を加速エネルギー180keV、ドーズ量4×1017atoms/cm2で行った後、1350℃×4時間の熱処理を施して、素子形成領域および埋め込み酸化膜層を形成させた。このときの素子形成領域の厚みおよび埋め込み酸化膜層の厚みは、それぞれ、320nm、100nmであった。
【0024】
上記の工程を経て得られたそれぞれのSIMOXウエーハのゲッタリング能力を調査するため、まず、スピンコート法によりウェーハ表面に1×1011atoms/cm2のNi汚染を行った後、1枚のウエーハは900℃で1時間の熱処理を行い、他のウエーハは900℃で4時間の熱処理を行った。なお、900℃で1時間の熱処理および900℃で4時間の熱処理におけるNiの拡散距離(√Dt:D=2×10−3exp(−0.47/kT)、k:ボルツマン定数、T:絶対温度、t:時間(秒))は、それぞれ約2.7mm、約5.3mm程度である。
【0025】
次に、セコ液(K2Cr2O7+HF+H2O)を用いて、それぞれのウエーハの素子形成領域の厚みが100nmになるまで化学的エッチングを行い、ウエーハをHF(フッ酸50%,水50%の混合液)溶液に約10分浸漬させるエッチング処理を行った後、ウェーハ表面を光学顕微鏡を用いて欠陥観察を実施した。
【0026】
このとき、素子形成領域内にNiシリサイドが形成されていれば、セコエッチングによりNiシリサイドが溶解され、埋め込み酸化膜層に到達する貫通穴が形成されることとなる。その後、HF溶液によるエッチング処理によって、前記貫通穴を通して、もともとNiシリサイドが存在していた箇所の直下に位置する埋め込み酸化膜層が溶解されることとなる。このHF溶液により埋め込み酸化膜層が溶解されてホール化した欠陥はHF欠陥と呼ばれ、その後、ウェーハ表面を光学顕微鏡を用いてこのHF欠陥の観察を行って、HF欠陥が観察されれば、Niに対するゲッタリング効果が不十分、HF欠陥がなければ、ゲッタリング効果は十分であると結論付けすることができる。
【0027】
その結果、900℃で1時間の熱処理を行ったSIMOXウエーハは、埋め込み酸化膜が存在する領域が5mm角および10mm角サイズの場合にはHF欠陥は観察されなかったことから、小サイズのチップ製作にあっては、その後の熱処理条件によらずNiの低減を図ることができる。但し、20mm角サイズの場合には埋め込み酸化膜が存在しない領域の幅に関係なくHF欠陥が観察され、大サイズのチップ製作にあっては、Niの低減効果が余りないことが判明した。一方、900℃で4時間の熱処理を行ったSIMOXウエーハでは、全ての実施例サイズ条件においてHF欠陥は観察されなかった。ちなみに、埋め込み酸化膜がウエーハ内部に全面に形成された従来のSIMOXウエーハについても同様の評価実験を行ったが、HF欠陥が1000ヶ/cm2程度観察された。
【0028】
【発明の効果】
本発明のSIMOXウエーハは、ウエーハにゲッタリングサイトを強制的に付与することなく作成された低コストウエーハであるにも係わらず、特定の熱処理デバイスに使用する限りにあっては、十分な金属不純物低減効果を発揮するウエーハであり、SIMOXウエーハ上に形成されるデバイスの特性及び製品歩留まりを改善することができる。
【図面の簡単な説明】
【図1】本発明のSIMOXウエーハの基本的構成を模式的に示す縦断面図である。
【図2】本実施例で形成したマスク部の形状を示す模式図である。
【符号の説明】
1 シリコンウエーハ
2 素子形成領域
3 バルク領域
4 埋め込み酸化膜が存在する領域
5 埋め込み酸化膜が存在しない領域
6 スクライブライン領域
7 マスク開口部
8 マスク部の幅
Claims (2)
- シリコン単結晶ウエーハ内部に埋め込み酸化膜が形成されたSIMOXウエーハにおいて、
前記ウェーハは、EG処理及びIG処理のいずれも行われておらず、チップに切り出すスクライブライン領域内に埋め込み酸化膜が存在しない領域が形成され、前記スクライブライン領域外の全てに埋め込み酸化膜が形成され、前記埋め込み酸化膜が存在しない領域の幅が2μm以上50μm以下であって、かつ埋め込み酸化膜が存在する領域の幅が20mm以下であることを特徴とするSIMOXウエーハ。 - 請求項1記載のSIMOXウエーハを、Niの拡散距離(√Dt:D=2×10-3exp(−0.47/kT)、k:ボルツマン定数、T:絶対温度、t:時間(秒))が5.3mm以上拡散する熱処理プロセスを含むデバイス工程に使用することを特徴とするSIMOXウエーハの処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025674A JP3582595B2 (ja) | 2002-02-01 | 2002-02-01 | Simoxウエ−ハ及びその処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002025674A JP3582595B2 (ja) | 2002-02-01 | 2002-02-01 | Simoxウエ−ハ及びその処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003229429A JP2003229429A (ja) | 2003-08-15 |
JP3582595B2 true JP3582595B2 (ja) | 2004-10-27 |
Family
ID=27747754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002025674A Expired - Fee Related JP3582595B2 (ja) | 2002-02-01 | 2002-02-01 | Simoxウエ−ハ及びその処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3582595B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175151A (ja) * | 2003-12-10 | 2005-06-30 | Fuji Electric Holdings Co Ltd | Soiウェハとその製造方法およびそのsoiウェハを用いた半導体装置の製造方法 |
-
2002
- 2002-02-01 JP JP2002025674A patent/JP3582595B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003229429A (ja) | 2003-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5338443B2 (ja) | Soiウェーハの製造方法 | |
US6744116B1 (en) | Thin film using non-thermal techniques | |
KR100510112B1 (ko) | 다적층 3차원 고밀도 반도체 디바이스 및 그 제조 방법 | |
US7582540B2 (en) | Method for manufacturing SOI wafer | |
JP2998330B2 (ja) | Simox基板及びその製造方法 | |
US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
US6670259B1 (en) | Inert atom implantation method for SOI gettering | |
JPH0922993A (ja) | Soiウエハ及びその製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP3582595B2 (ja) | Simoxウエ−ハ及びその処理方法 | |
JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08250688A (ja) | Soi基板及びその製造方法 | |
JP3887973B2 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
EP1391931A1 (en) | Soi substrate | |
JPH0964319A (ja) | Soi基板およびその製造方法 | |
JP3262190B2 (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
JPH11330437A (ja) | Soi基板とその製造方法 | |
JP3452122B2 (ja) | Soi基板の製造方法 | |
JPH08293589A (ja) | 半導体基板および半導体装置 | |
JPH1022289A (ja) | 半導体装置およびその製造方法 | |
JP2010040638A (ja) | Soi基板の製造方法 | |
WO2022001779A1 (zh) | 绝缘体上半导体结构的制造方法 | |
JPH1098004A (ja) | 半導体装置およびその製造方法 | |
JPH10209170A (ja) | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 | |
JP2001144273A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040423 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |