JP3575984B2

JP3575984B2 - Ｏｆｄｍ送信装置

Info

Publication number: JP3575984B2
Application number: JP11139998A
Authority: JP
Inventors: 雅永北城; 良照小林
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-04-08
Filing date: 1998-04-08
Publication date: 2004-10-13
Anticipated expiration: 2018-04-08
Also published as: JPH11298440A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ（ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅｘ）送信装置に関し、特に、ディジタル変調技術を利用した放送・通信分野に用いるＯＦＤＭ送信装置に関する。
【０００２】
【従来の技術】
ディジタルテレビ放送におけるように、符号化ディジタル映像信号を効率よく伝送する必要性が高まっている。符号化ディジタル映像信号などを限られた周波数帯域で伝送する方式の一つとして、ＯＦＤＭ方式がある。特に、地上ディジタル放送の伝送方式にあっては、マルチパスに強いＯＦＤＭ伝送方式が有望視されている。ＯＦＤＭ伝送方式は、マルチキャリア変調方式の一種であり、多数の搬送波を直交して配置し、各々の搬送波で独立したディジタル情報を伝送する方式である。各キャリアの変調方式としては、ＱＰＳＫ、１６直交振幅変調（ＱＡＭ：ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）、６４ＱＡＭ、２５６ＱＡＭ等が用いられる。
【０００３】
ＯＦＤＭ伝送方式によるデータ伝送は、伝送シンボルを単位として行なわれる。各伝送シンボルは、有効シンボル期間とガードバンド期間（ガードインターバル）と呼ばれる期間から成る。有効シンボル期間は、データ伝送のために実質的に必要とされる信号期間である。ガードインターバルは、マルチパスの影響を軽減するための冗長な信号期間であり、有効シンボル期間の信号波形を巡回的に繰り返したものである。伝送シンボルを数十個〜数百個程度集めて１つの伝送フレームを構成する。このＯＦＤＭ伝送フレームには、データ伝送用シンボルの他にフレーム同期用シンボルが含まれる。
【０００４】
送信装置においては、２値の送信データをある一定のビット数ごとのデータブロックに区切り、各データブロックをそれぞれ１個の複素数値に変換した状態で入力する。直列並列変換器で各搬送波周波数ごとに１個ずつの複素数値を与え、逆離散フーリエ変換回路部で時間軸上へ逆離散フーリエ変換する。これにより、時間軸波形のサンプル値を発生し、このサンプル値系列から時間的に連続するベースバンド・アナログ信号波形を求める。ベースバンド・アナログ信号波形は周波数変換器で送信周波数に変換されて送信される。
【０００５】
受信装置においては、受信信号を周波数変換器で周波数変換してベースバンド信号波形を得た後、送信側と同じサンプルレートでサンプルする。このサンプル値系列を離散フーリエ変換回路部により周波数軸上へ離散フーリエ変換し、各搬送波周波数成分の位相と振幅を計算することにより受信データの値を求め、並列直列変換器により直列に変換して出力する。ＯＦＤＭ信号の受信は、シンボル期間内に伝送される信号の振幅位相変調成分を検出し、これらのレベルにより情報の値を復号するものである。同一シンボル区間のマルチパス信号と、受信すべき信号の周波数成分は同一であるため、最初のガードインターバル期間の信号を除いて復号することにより、比較的狭い周波数帯域で、伝送歪みの少ない復号ディジタルデータを伝送できる。
【０００６】
従来のＯＦＤＭ送信装置は、特開平９−３６８３５号公報に開示された装置のように、入力されたデータを演算処理し、演算により生成された変調データをバッファを介して送信するように構成されている。
【０００７】
また、特開平９−１３５２３０号公報に開示された装置のように、シンボル長の種類に応じた複数の演算処理手段からの出力を、切り換え制御手段によって切り換えタイミングを発生させ、シンボル単位で切り換えて送信していた。
【０００８】
【発明が解決しようとする課題】
ＯＦＤＭ伝送には、シンボル長の異なるいくつかの伝送モードが存在し、かつ、１つの伝送モード内でもシンボル長が一様でない。従来のＯＦＤＭ送信装置では、演算により生成した変調データを複数のバッファに書き込み、シンボル単位で切り換えて出力する構成をとっている。送信すべき変調データのシンボル長に合わせて切り換えタイミングを発生させるために、切り換え制御手段自体がシンボル長の情報を持たなければならない。そのため、あらゆる種類のシンボル長および変化パターンに対応させようとすると、切り換え制御手段の規模が大きくなってしまう欠点があった。複数のバッファを必要とするために、ハードウェアが肥大化するという欠点もあった。
【０００９】
また、ＯＦＤＭ伝送では、ガードインターバルと称する有効シンボルの一部分と同一の波形をシンボルの最初に付加して、１シンボルとする方法が用いられる。バッファに１シンボル分全ての変調データを書き込むには、重複するガードインターバル相等分をも書き込まなければならず、書き込み時間を余計に要した。それにより、他の演算処理に費やす時間の短縮が強いられ、演算処理速度向上のために高価な演算手段を用いたり、並列処理を行なうための演算回路を増やす要因となっていた。
【００１０】
また、ＯＦＤＭ伝送では、いくつかの連続するシンボルによりフレームを構成し、毎フレーム同一パターンをとる同期シンボルを１フレームの中に挿入する方法もとられる。従来のＯＦＤＭ送信装置では、同期シンボルの変調データを出力するのにも、そのたびに演算により変調データを生成してバッファに書き込む。そのため、結果的に演算処理量の増加につながり、演算処理速度向上のために高価な演算手段を用いたり、並列処理を行なうための演算回路を増やす要因となっていた。
【００１１】
また、ＯＦＤＭ送受信において、装置間の同期を確実にとるために変調データ出力とは別に同期信号出力がしばしば用いられる。そのため、同期信号を生成するための手段を別途設ける必要があった。
【００１２】
本発明は、上記課題を解決するために、バッファに書き込む演算結果の中に切り換え情報を持たせて、自由にバッファの切り換えタイミングを制御できる優れたＯＦＤＭ送信装置を提供することを第１の目的とする。
【００１３】
また、入出力を同時に行なうことが可能なバッファを用いることで、バッファの数を削減できる優れたＯＦＤＭ送信装置を提供することを第２の目的とする。
【００１４】
また、重複して出力されるガードインターバル部分の変調データ書き込みを省くことで、演算処理量を削減できる優れたＯＦＤＭ送信装置を提供することを第３の目的とする。
【００１５】
また、毎フレーム同一の同期シンボルの変調データ生成とバッファへの書き込みを省略することにより、演算処理量を削減できる優れたＯＦＤＭ送信装置を提供することを第４の目的とする。
【００１６】
また、別途ハードウェアを追加することなしに、同期信号の発生が可能な優れたＯＦＤＭ送信装置を提供することを第５の目的とする。
【００１７】
【課題を解決するための手段】
上記第１の目的を達成するために、本発明では、ＯＦＤＭ送信装置を次のように構成した。演算処理手段で、変調データとともにバッファを切り換えるためのフラグをバッファに書き込み、バッファは、送信すべき変調データのフルスケールのビット数より大きなビット幅を有する２つ以上のバッファからなり、それぞれ書き込まれた変調データとフラグを一時保持し、切り換わって出力し、バッファ制御手段で、バッファが出力するフラグにより、出力を行なうバッファを切り換える。このように構成したことにより、フラグでバッファを切り換えることができる。
【００１８】
また、上記第２の目的を達成するために、本発明では、ＯＦＤＭ送信装置を次のように構成した。演算処理手段で、変調データとともに出力領域を切り換えるためのフラグをバッファに書き込み、バッファは、送信すべき変調データのフルスケールのビット数より大きなビット幅を有する２つ以上の領域に分けられ、それぞれ書き込まれた変調データとフラグを一時保持し、切り換わって出力し、バッファ制御手段で、バッファが出力したフラグにより出力を行なう領域を切り換える。このように構成したことにより、フラグでバッファ領域を切り換えることができる。
【００１９】
また、上記第３の目的を達成するために、本発明では、ＯＦＤＭ送信装置を次のように構成した。演算処理手段で、変調データとともにバッファの出力アドレスをリセットするためのフラグをバッファに書き込み、バッファの出力開始アドレスをバッファ制御手段に設定し、バッファは、送信すべき変調データのフルスケールのビット数より大きなビット幅を有し、書き込まれた変調データとフラグを一時保持して出力し、バッファ制御手段で、演算処理手段からの設定アドレスおよびバッファが出力したフラグによってバッファの出力アドレスを制御する。このように構成したことにより、フラグでバッファのアドレスを制御できる。
【００２０】
また、上記第４の目的を達成するために、本発明では、ＯＦＤＭ送信装置を次のように構成した。演算処理手段で、変調データとともに出力をメモリに切り換えるためのフラグをバッファに書き込み、バッファは、送信すべき変調データのフルスケールのビット数より大きなビット幅を有し、入力データにより変化する有意のシンボルの変調データとともに、フラグが逐次書き込まれ、一時保持して出力し、メモリは、送信すべき変調データのフルスケールのビット数より大きなビット幅を有し、毎フレーム同一の同期シンボルの変調データとともに出力をバッファに切り換えるためのフラグがあらかじめ格納されており、バッファ制御手段で、メモリが出力したフラグによりバッファ側に出力を切り換え、バッファが出力したフラグによりメモリ側に出力を切り換える。このように構成したことにより、同期シンボルの変調データの格納メモリを１つにできる。
【００２１】
また、上記第５の目的を達成するために、本発明では、ＯＦＤＭ送信装置を次のように構成した。演算処理手段で、変調データとともに同期点を示すフラグをバッファに書き込み、バッファは、送信すべき変調データのフルスケールのビット数より大きなビット幅を有し、書き込まれた変調データとフラグを一時保持して出力する。このように構成したことにより、同期信号の発生が簡単にできる。
【００２２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力されたシリアルデータを演算処理して送信すべき変調データを生成する演算処理手段と、前記変調データのフルスケールのビット数より大きなビット幅を有し切り換わり出力を行なう２つ以上のバッファ領域と、前記バッファ領域の切り換え動作を制御するバッファ制御手段とを備えたＯＦＤＭ送信装置において、前記演算処理手段は、前記変調データとともに前記バッファ領域を切り換えるためのフラグを前記バッファ領域に書き込む手段を有し、前記バッファ制御手段は、出力中のバッファ領域が出力したフラグにより、出力を行なうバッファ領域を他に切り換える手段を有するＯＦＤＭ送信装置であり、バッファ領域が出力するフラグによりバッファ領域を切り換えるという作用を有する。
【００２４】
本発明の請求項２に記載の発明は、請求項１に記載のＯＦＤＭ送信装置において、前記演算処理手段は、前記バッファ領域の出力アドレスをリセットするためのフラグを前記バッファ領域に書き込む手段を有し、前記バッファ制御手段は、前記バッファ領域の出力開始アドレスを設定する手段と、前記出力開始アドレスから前記バッファ領域に出力を行なわせる手段と、前記バッファ領域が発したフラグにより前記出力アドレスをリセットする手段と、ガードインターバル期間の変調データを発生させる手段とを有するものであり、バッファ領域が出力するフラグによりバッファ領域アドレスをリセットするという作用を有する。
【００２５】
本発明の請求項３に記載の発明は、請求項１に記載のＯＦＤＭ送信装置において、毎フレーム同一の同期シンボルの変調データがあらかじめ格納されたメモリ領域を備え、前記演算処理手段は、入力データにより変化する有意のシンボルの変調データを前記バッファ領域に逐次書き込む手段を有し、同期シンボル期間のときは前記メモリ領域から変調データを出力し、その他の期間には前記バッファ領域から変調データを出力する手段を備えたものであり、同期シンボルの変調データを１つのメモリ領域から読み出すという作用を有する。
【００２７】
以下、本発明の実施の形態について、図１〜図９を参照しながら、詳細に説明する。
【００２８】
（第１の実施の形態）
本発明の第１の実施の形態は、演算処理手段で、変調データとともにバッファを切り換えるためのフラグをバッファに書き込み、バッファ制御手段で、出力中のバッファが出力したフラグに応じて、出力するバッファを他に切り換えるＯＦＤＭ送信装置である。
【００２９】
図１は、本発明の第１の実施の形態のＯＦＤＭ送信装置の構成を示すブロック図である。図１において、演算処理手段１は、シリアルデータを演算処理する手段である。バッファ制御手段２は、バッファの切換えを行なう手段である。バッファ３、４は、変調データを一時保持するメモリである。
【００３０】
演算処理手段１は、入力されたシリアルデータを伝送モードに基づき演算処理して変調データを生成した後、変調データとともに、バッファを切り換えるためのフラグ（以下、切り換えフラグと称する）を、バッファに書き込む。バッファ制御手段２は、バッファの出力切り換え動作を制御する。バッファ（１）とバッファ（２）は、送信すべき変調データのフルスケールのビット数よりも大きいビット幅を有する一時メモリであり、書き込まれた変調データと切り換えフラグを一時保持して出力する。
【００３１】
先ず、演算処理手段１から各バッファヘの書き込み動作の説明をする。起動時、全てのバッファは、変調データが書き込まれていないため、バッファ制御手段２によって出力禁止状態にされ、どれからも出力されない。最初に、演算処理手段１は、１シンボル単位で演算をして生成した変調データを、バッファ（１）に書き込む。１シンボルのデータの最終アドレスには、変調データとともに切り換えフラグも書き込む。切り換えフラグは、変調データのうち、送信に使われていないビットを利用する。１シンボルのデータの書き込みが完了したところで、バッファ制御手段２は、バッファ（１）を出力許可状態とし、バッファ（１）は変調データの出力を始める。
【００３２】
バッファ（１）がデータを出力するのと並行して、演算処理手段１は、バッファ（２）に同様の書き込み作業を行なう。１シンボルのデータの最終アドレスには、変調データとともに切り換えフラグも書き込む。書き込み完了時点で、バッファ（２）は出力待ち状態となり、バッファ（１）の出力が終わるのを待つ状態で、出力を行なわずに動作を停止する。その後、再びバッファ（１）に書き込みを行なうが、バッファ（１）がまだ出力を行なっている最中であれば、出力が終了するまで書き込みを待機し、出力が終わり次第書き込みを始める。
【００３３】
次に、バッファの出力動作を、図２を用いて説明する。図２には、切り換えフラグにより、出力を行なうバッファの切り換わる様子が示されており、バッファ（１）の出力が１シンボルの最終点に達して、切り換えフラグａが出力されたときに、バッファ制御手段２は、バッファ（１）を出力禁止状態にし、出力待ちとなっていたバッファ（２）を出力許可状態にして、バッファ（２）から出力させる。同様に、バッファ（２）の出力が１シンボルの最終点に達して、切り換えフラグｂが出力されると、バッファ制御手段２は、バッファ（２）を出力禁止状態にし、バッファ（１）を出力許可状態にして、バッファ（１）から出力させる。
【００３４】
このようにして、出力を行なうバッファが順繰りに切り換えられ、変調データが連続して途切れなく送信される。
【００３５】
ここで、演算処理手段１は、伝送モードに基づいて、変調データ生成の過程で１シンボルの終点に切り換えフラグを付加し、ひとまとめにしてバッファに書き込むため、確実にシンボル長に一致したバッファの切り換えが行なわれる。
【００３６】
なお、各バッファへの切り換えフラグ書き込み位置を、ハードウェアによる遅延などを考慮して、必ずしも１シンボルの最終アドレスではなく、１つあるいは２つ前のアドレスに設定することも可能である。また、１シンボルごとでなく１フレームごとのように、複数のシンボル単位でバッファの切り換えをさせるように切り換えフラグを設定してもよい。
【００３７】
上記のように、本発明の第１の実施の形態では、ＯＦＤＭ送信装置を、演算処理手段で、変調データとともにバッファを切り換えるためのフラグをバッファに書き込み、バッファ制御手段で、バッファが出力したフラグに応じて、バッファを切り換える構成としたので、シンボルの長さが変わっても変調データを連続して途切れなく送信することができる。
【００３８】
（第２の実施の形態）
本発明の第２の実施の形態は、バッファ内部に２つ以上の領域を設け、演算処理手段で、バッファのそれぞれの領域に変調データとともに出力領域を切り換えるためのフラグを書き込み、バッファ制御手段で、フラグに応じて出力領域を切り換えるＯＦＤＭ送信装置である。
【００３９】
図３は、本発明の第２の実施の形態のＯＦＤＭ送信装置の構成を示すブロック図である。図３において、演算処理手段１は、伝送モードに基づき入力されたシリアルデータを演算処理して送信すべき変調データを生成した後、バッファに変調データとともに出力領域を切り換えるためのフラグ（以下、ジャンプフラグと称する）を書き込む手段である。バッファ５は、送信すべき変調データのフルスケールより大きなビット幅を有し、入出力双方からアドレスが設定され、書き込みと出力が同時に可能な１つのバッファであり、内部を２つ以上の領域に分けられて使われる。バッファ制御手段６は、バッファ５から出力されるジャンプフラグによりバッファ５の出力アドレスを制御して、出力を行なう領域を切り換える手段である。
【００４０】
次に、図４を用いて、第２の実施の形態のＯＦＤＭ送信装置の動作を説明する。図４は、バッファ５の内部を４つの領域に分けた場合の例である。演算処理手段１は、バッファ５の領域Ａから順に、領域Ｂ、領域Ｃ、領域Ｄ、そして再び領域Ａ、領域Ｂへというように、変調データとともにジャンプフラグを書き込んでいく。出力は、書き込みが終わった領域から順に行なわれていき、最初に領域Ａから出力し、領域Ａの終点でジャンプフラグｊＡが出力されると、バッファ制御手段６により領域Ｂへと出力領域が切り換わる。そしてジャンプフラグｊＢで領域Ｃに、ジャンプフラグｊＣで領域Ｄに切り換わり、ジャンプフラグｊＤにて再び領域Ａに切り換わる。このようにして、これらの動作が繰り返して継続することにより、変調データが途切れることなく連続して送信される。
【００４１】
上記のように、本発明の第２の実施の形態では、ＯＦＤＭ送信装置を、演算処理手段で、変調データとともに出力領域を切り換えるためのフラグを、２つ以上の領域に分けられたバッファに書き込み、バッファ制御手段で、フラグに応じて出力領域を切り換える構成としたので、フラグでバッファ領域を切り換えることができる。
【００４２】
（第３の実施の形態）
本発明の第３の実施の形態は、演算処理手段で、バッファの出力アドレスをリセットするためのフラグをバッファに書き込み、バッファ制御手段で、バッファの出力開始アドレスを設定し、出力開始アドレスからバッファに出力を行なわせ、フラグに応じて出力アドレスをリセットし、ガードインターバル期間の変調データを発生させるＯＦＤＭ送信装置である。
【００４３】
図５は、本発明の第３の実施の形態のＯＦＤＭ送信装置の構成を示すブロック図である。図５において、バッファ制御手段２は、バッファの出力アドレスをリセットするためのフラグ（以下、リセットフラグと称する）に応じて、バッファの出力アドレスを制御する機能を備えている。その他の構成は、図１に示した構成と同じである。
【００４４】
最初に、演算処理手段１からバッファへの書き込み動作を、図６を用いて説明する。演算処理手段１は、バッファ（１）のアドレスのＡ０番地からＡＥ番地に、演算して生成した有効シンボル分の変調データを書き込み、ＡＥ番地には、データバス上で変調データ送信および切り換えフラグに使われていないビットに、リセットフラグを書き込む。同時に、ＡＥ番地は１シンボルの終点でもあるため、切り換えフラグを書き込む。そして、ガードインターバルに相当する部分の先頭アドレスＡＧ０番地に再度書き込みを行ない、バッファ制御手段２にバッファ（１）３の出力開始アドレスＡＧ０番地を設定して書き込みを終了し、バッファ（１）３を出力許可とする。ここで、書き込みの順番としては、Ａ０番地からＡＥ番地に有効シンボル分の変調データ、ＡＥ番地にリセットフラグが書き込まれ、ＡＧ０番地から出力が始まる状態で書き込みが終了していればよい。そして、バッファ（２）にも同様に書き込みを行なう。
【００４５】
次に、バッファの出力動作を、図７を用いて説明する。出力許可となったバッファ（１）は、ＡＧ０番地から書き込まれている変調データの出力を開始し、ＡＥ番地に至った時点でリセットフラグｃを出力する。このリセットフラグｃにより、バッファ制御手段２は、バッファ（１）の出力アドレスをリセットして、Ａ０番地にする。そして、Ａ０番地からの出力が行なわれ、再びＡＧ０番地を経由してＡＥ番地に至り、出力するバッファは、バッファ（２）に切り換えられる。バッファ（２）も同様に、ＡＧ０番地から出力を始めＡＥに至り、リセットフラグｄを出力して、ＡＧ０番地からＡＧ０番地を経てＡＥ番地までを出力する。
【００４６】
このように、有効シンボル期間であるＡ０番地からＡＥ番地までの一部分のＡＧ０番地からＡＥ番地までを重複して出力し、ガードインターバル期間として送信する。
【００４７】
なお、通常、ガードインターバルの終点は、有効シンボル終点のＡＥ番地と一致するが、リセットフラグを別の位置に任意に書き込んで、ガードインターバルを発生させることも可能である。
【００４８】
上記のように、本発明の第３の実施の形態では、ＯＦＤＭ送信装置を、演算処理手段で、変調データとともにバッファの出力アドレスをリセットするためのフラグをバッファに書き込み、バッファの出力開始アドレスをバッファ制御手段に設定し、バッファ制御手段で、設定アドレスおよびフラグによってバッファの出力アドレスを制御する構成としたので、フラグでバッファのアドレスを制御できる。
【００４９】
（第４の実施の形態）
本発明の第４の実施の形態は、同期シンボルの変調データをあらかじめメモリに格納しておき、演算処理手段で、入力データにより変化する有意のシンボルの変調データをバッファに逐次書き込み、同期シンボル期間のときはメモリから同期シンボル変調データを出力し、その他の期間にはバッファから入力データの変調データを出力するＯＦＤＭ送信装置である。
【００５０】
図８は、本発明の第４の実施の形態のＯＦＤＭ送信装置の構成を示すブロック図である。図８において、同期シンボルメモリ７は、毎フレーム同一の同期シンボルの変調データとともに切り換えフラグがあらかじめ格納されているメモリであり、バッファから前記メモリに出力を切り換えるためのフラグ（以下、同期切り換えフラグと称する）をデータバス上の別のビットに別途設けている。その他の構成は、図１に示した構成と同じである。
【００５１】
次に、第４の実施の形態のＯＦＤＭ送信装置の動作について説明する。入力されたシリアルデータにより変化する有意のシンボルの期間においては、演算処理手段１は、変調データを逐次演算により生成して、バッファ（１）とバッファ（２）に交互に書き込み、第１の実施の形態で説明した内容と同じ動作が繰り返されて、変調データは、バッファ（１）とバッファ（２）から交互に出力される。そこで、前記一連の動作の合間で、同期シンボルの１つ前のシンボルの終点では、同期切り換えフラグが書き込まれ、この同期切り換えフラグがバッファから出力されたときには、バッファ切り換え手段２によりバッファは出力禁止にされ、同期シンボルメモリ７は出力許可となり、同期シンボルの変調データが出力される。そして、同期シンボル期間の終点で、あらかじめ格納されている切り換えフラグ９が同期シンボルメモリ７から出力されると、バッファ制御手段２により、再び同期シンボルメモリ７は出力禁止にされ、バッファは出力許可となり、有意のシンボルの変調データ出力に切り換わる。
【００５２】
ここで、切り換えフラグによる切り換わりの順序としては、ａでバッファ（２）に、ｂでバッファ（１）に、ｅで同期シンボルメモリ７に、ｆで同期シンボル７に切り換わり、ｇのときには、ｇの前がｅならばバッファ（２）に、ｇの前がｆならばバッファ（１）に切り換わる。
【００５３】
このようにして、同期シンボル期間には同期シンボルの変調データが、その他の期間には有意のシンボルの変調データが送信される。
【００５４】
なお、第４の実施の形態では、同期シンボルメモリ７にはＲＯＭなどの不揮発性の記憶手段を用いた構成としているが、ＲＡＭを用いて起動時に１度だけ演算処理手段により同期シンボルの変調データを生成して書き込むようにしてもよい。
【００５５】
上記のように、本発明の第４の実施の形態では、ＯＦＤＭ送信装置を、メモリに、同期シンボルの変調データとともに、出力をバッファに切り換えるためのフラグをあらかじめ格納しておき、演算処理手段で、変調データとともに、出力をメモリに切り換えるためのフラグをバッファに書き込み、バッファ制御手段で、メモリが出力したフラグによりバッファ側に出力を切り換え、バッファが出力したフラグによりメモリ側に出力を切り換える構成としたので、同期シンボルの変調データの格納メモリを１つにできる。
【００５６】
（第５の実施の形態）
本発明の第５の実施の形態は、演算処理手段で、変調データとともに同期点を示すフラグをバッファに書き込み、バッファから出力されたフラグを同期信号として送信するＯＦＤＭ送信装置である。
【００５７】
図９は、本発明の第５の実施の形態のＯＦＤＭ送信装置の構成を示すブロック図である。図９において、演算処理手段１は、入力されたシリアルデータを演算処理してバッファに変調データとともに同期点を示すフラグ（以下、同期フラグと称する）を書き込む手段である。バッファ８は、書き込まれた変調データと同期フラグを一時保持して出力し、送信される変調データのフルスケールのビット数よりも大きいビット幅を持つバッファである。
【００５８】
演算処理手段１から、変調データをバッファ８へ書き込む。同期点では、変調データとともに、同期フラグも書き込む。同期フラグは、データバス上で変調データ伝送に使われていないビットに書き込む。バッファ８は、書き込まれた変調データおよび同期フラグを一時保持し、出力の際は、書き込まれている変調データを出力するとともに、同期点では同期フラグを出力し、同期フラグを同期信号として送信する。
【００５９】
ここで、シンボルとシンボルの区切り点に同期フラグを書き込めば、シンボル周期の同期信号を得ることができ、いくつかの連続するシンボルで構成されるフレームの特定シンボル期間のみに同期フラグを書き込めば、フレーム周期の同期信号を得ることができる。
【００６０】
上記のように、本発明の第５の実施の形態では、ＯＦＤＭ送信装置を、演算処理手段で、変調データとともに同期点を示すフラグをバッファに書き込み、バッファは、書き込まれた変調データとフラグを一時保持して出力する構成としたので、同期信号の発生が簡単にできる。
【００６１】
【発明の効果】
以上のように、本発明によれば、ＯＦＤＭ送信装置を、演算処理手段で、変調データとともにバッファ領域を切り換えるためのフラグをバッファ領域に書き込み、バッファ制御手段で、出力中のバッファ領域が出力したフラグに応じて、出力を行なうバッファ領域を他に切り換える構成としたので、１シンボル長の変調データを生成する演算処理の過程において演算結果の中にバッファ領域を切り換えるためのフラグが付加され、伝送される情報の中から切り換えタイミングが自動的に発生するしくみになっているため、切り換え制御にかかわる部分にはシンボル長に関する情報を持たせる必要がなくなり、いかなるシンボル長の場合においても、１つの単純な制御手段上で切り換え動作を行なうことができるという効果が得られる。
【００６３】
また、アドレスをリセットさせるフラグを用い、有効シンボル期間内の一部分を２度出力してガードインターバル期間の変調データを発生させることにより、ガードインターバル分のデータをバッファ領域に別途書き込む処理が不要となり、演算処理手段の負荷を軽減できるため、処理能力の低い安価な演算処理手段の使用、あるいは、並列処理を行なう演算処理手段削減の可能性が高くなるという効果が得られる。
【００６４】
また、毎フレーム同一パターンをとる同期シンボルの変調データをメモリ領域にテーブルとしてもたせ、有意のシンボルの変調データが書き込まれるバッファ領域と切り換えて出力することにより、同期シンボルの変調データ生成とバッファ領域ヘの書き込みをその都度行なう必要がなくなり、演算処理手段の負荷を軽減できるため、処理能力の低い安価な演算処理手段の使用、あるいは、並列処理を行なう演算処理手段削減の可能性が高くなるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＯＦＤＭ送信装置の構成を示すブロック図、
【図２】本発明の第１の実施の形態におけるＯＦＤＭ送信装置の出力動作の説明図、
【図３】本発明の第２の実施の形態におけるＯＦＤＭ送信装置の構成を示すブロック図、
【図４】本発明の第２の実施の形態におけるＯＦＤＭ送信装置のバッファの説明図、
【図５】本発明の第３の実施の形態におけるＯＦＤＭ送信装置の構成を示すブロック図、
【図６】本発明の第３の実施の形態におけるＯＦＤＭ送信装置の書き込み動作の説明図、
【図７】本発明の第３の実施の形態におけるＯＦＤＭ送信装置の出力動作の説明図、
【図８】本発明の第４の実施の形態におけるＯＦＤＭ送信装置の構成を示すブロック図、
【図９】本発明の第５の実施の形態におけるＯＦＤＭ送信装置の構成を示すブロック図である。
【符号の説明】
１演算処理手段
２バッファ制御手段
３バッファ（１）
４バッファ（２）
５バッファ
６バッファ制御手段
７同期シンボルメモリ
８バッファ

Claims

入力されたシリアルデータを演算処理して送信すべき変調データを生成する演算処理手段と、前記変調データのフルスケールのビット数より大きなビット幅を有し切り換わり出力を行なう２つ以上のバッファ領域と、前記バッファ領域の切り換え動作を制御するバッファ制御手段とを備えたＯＦＤＭ送信装置において、前記演算処理手段は、前記変調データとともに前記バッファ領域を切り換えるためのフラグを前記バッファ領域に書き込む手段を有し、前記バッファ制御手段は、出力中のバッファ領域が出力したフラグに応じて、出力を行なうバッファ領域を他に切り換える手段を有することを特徴とするＯＦＤＭ送信装置。
前記演算処理手段は、前記バッファ領域の出力アドレスをリセットするためのフラグを前記バッファ領域に書き込む手段を有し、前記バッファ制御手段は、前記バッファ領域の出力開始アドレスを設定する手段と、前記出力開始アドレスから前記バッファ領域に出力を行なわせる手段と、前記バッファ領域が出力したフラグに応じて前記出力アドレスをリセットする手段と、ガードインターバル期間の変調データを発生させる手段とを有することを特徴とする請求項１に記載のＯＦＤＭ送信装置。
毎フレーム同一の同期シンボルの変調データがあらかじめ格納されたメモリ領域を備え、前記演算処理手段は、入力データにより変化する有意のシンボルの変調データを前記バッファ領域に逐次書き込む手段を有し、同期シンボル期間のときは前記メモリ領域から変調データを出力し、その他の期間には前記バッファ領域から変調データを出力する手段を備えたことを特徴とする請求項１に記載のＯＦＤＭ送信装置。