JPH11298437A - 復調方法及び復調装置 - Google Patents

復調方法及び復調装置

Info

Publication number
JPH11298437A
JPH11298437A JP10099636A JP9963698A JPH11298437A JP H11298437 A JPH11298437 A JP H11298437A JP 10099636 A JP10099636 A JP 10099636A JP 9963698 A JP9963698 A JP 9963698A JP H11298437 A JPH11298437 A JP H11298437A
Authority
JP
Japan
Prior art keywords
data
output
selecting
processing
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10099636A
Other languages
English (en)
Inventor
Takashi Usui
隆志 臼居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10099636A priority Critical patent/JPH11298437A/ja
Priority to US09/286,754 priority patent/US6067330A/en
Publication of JPH11298437A publication Critical patent/JPH11298437A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Television Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【課題】 インターリーブされると共にパンクチャー処
理されたＯＦＤＭ変調信号の復調処理が、簡単な構成
で、かつ短い処理時間で実現できるようにする。 【解決手段】 フーリエ変換手段１３が出力するＮポイ
ントのデータと予め用意された０データから指定された
データを選択して２系列のデータとして出力する選択手
段１５ｒ，１５ｉと、この選択手段で選択するデータを
指定する出力順序データ生成手段１６，１７と、選択手
段が出力する２系列のデータに基づいて復号する復号手
段２０とを備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、直交周波数分割多
重（Orthogonal Frequency Division Multiplexing：以
下ＯＦＤＭと称する）変調された信号を復調する復調方
法及びこの復調方法を適用した復調装置に関し、特にイ
ンターリーブされたＯＦＤＭ変調信号を復調してデパン
クチャー処理をするのに好適な技術に関する。
【０００２】
【従来の技術】従来、比較的大容量のデジタルデータを
無線などで伝送する場合の変調方式の一つとして、ＯＦ
ＤＭ変調が実用化されている。例えば、図８に示すよう
に、家庭内，オフィス内などの比較的狭い範囲内におい
て、テレビジョン放送を受信するチューナや記録媒体に
記録された映像プログラムを再生する再生装置などで構
成される映像信号源１が出力する映像信号（デジタル映
像データ）を、無線送信装置２に供給し、この無線送信
装置２で映像信号をＯＦＤＭ変調された信号に変調処理
して、その変調された信号をアンテナ３から所定の周波
数帯で無線送信させる。そして、この無線送信された信
号を、アンテナ４に接続された無線受信装置５で受信処
理し、その受信した周波数帯のＯＦＤＭ波を復調処理し
て映像信号を得、その受信された映像信号をビデオ記録
・再生装置６に供給してビデオテープなどの所定の記録
媒体に記録させたり、或いは受像機７に供給して受像処
理させる。この場合、ビデオ記録・再生装置６で記録さ
れた映像信号を再生して、その再生信号を受像機７に供
給して受像させることもできる。
【０００３】このようなシステム構成とする場合に、無
線送信装置２に接続されたアンテナ３と、無線受信装置
５に接続されたアンテナ４との間の無線伝送を、ＯＦＤ
Ｍ変調された信号で行うことで、大容量のデジタルデー
タを良好に効率良く無線伝送することができる。
【０００４】ここで、無線送信装置２で送信用にＯＦＤ
Ｍ変調を行う構成の一例を図９に示すと、入力端子２ａ
に得られる送信信号（デジタルデータ）を、シリアル／
パラレル変換器２ｂに供給して、所定単位毎にパラレル
データに変換する。シリアル／パラレル変換器２ｂで変
換されたパラレルデータは、インターリーブ用メモリ２
ｃに供給して、そのメモリ２ｃへの書込み順序と読出し
順序を変更して、データ配列を変えるインターリーブ処
理を行い、そのインターリーブ処理されたパラレルデー
タを、逆フーリエ変換回路（ＩＦＦＴ回路）２ｄに供給
し、逆高速フーリエ変換による演算処理で、時間軸を周
波数軸に変換する直交変換処理を行う。そして、直交変
換されたパラレルデータを、パラレル／シリアル変換器
２ｅに供給してシリアルデータに変換し、そのシリアル
データを出力端子２ｆに供給する。出力端子２ｆに得ら
れるデータは、送信処理系に供給して所定の送信周波数
帯に周波数変換して、無線送信させる。
【０００５】次に、このように無線送信される信号を無
線受信装置５で受信して復調する構成の一例を図１０に
示すと、所定の周波数帯の信号を受信して中間周波信号
などに周波数変換された信号が入力端子５ａに得られ、
その入力端子５ａに得られるデータをシリアル／パラレ
ル変換器５ｂに供給して、所定単位毎にパラレルデータ
に変換し、その変換出力をフーリエ変換回路（ＦＦＴ回
路）５ｃに供給し、高速フーリエ変換による演算処理
で、周波数軸を時間軸に変換する直交変換処理を行う。
そして、直交変換されたパラレルデータを、デインター
リーブ用メモリ５ｄに供給して、そのメモリ５ｄへの書
込み順序と読出し順序を変更して、データ配列を変えて
元に戻すデインターリーブ処理を行い、そのデインター
リーブ処理されたパラレルデータを、パラレル／シリア
ル変換器５ｅに供給してシリアルデータに変換し、その
シリアルデータを出力端子５ｆに供給する。
【０００６】この図１０の構成にて行われるＯＦＤＭ変
調信号の復調処理は、図１１に示すタイミングにて実行
される。即ち、最初にフーリエ変換回路５ｃへのデータ
の入力期間Ｔａがあり、次にそのフーリエ変換回路５ｃ
で高速フーリエ変換処理を行うフーリエ変換処理期間Ｔ
ｂがあり、次にそのフーリエ変換されたデータの出力期
間Ｔｃがある。この出力期間Ｔｃに出力されるデータ
は、その出力と同時にデインターリーブ用メモリ５ｄに
書込まれ、このメモリ５ｄに書込まれたデータが読出さ
れる読出し期間Ｔｄがある。
【０００７】ここで、図９，図１０の伝送処理でインタ
ーリーブ処理して伝送することについて、図１２，図１
３を参照して説明すると、例えば図１２のＡに示すよう
に、データ番号ｋ＝０〜４９の５０単位のデータを、サ
ブキャリアｘ0 〜ｘ50に分散して伝送させるＯＦＤＭ変
調を行った場合、この信号が受信側で正しく受信できれ
ば問題がないが、例えば図１２のＢに示すように、マル
チパスフェージングなどによりデータ番号ｋ＝５，６，
７のサブキャリアの受信が正しく出来なくなって、この
データ番号ｋ＝５，６，７のデータが消失したとする。
【０００８】このとき、インターリーブ処理しないで伝
送した場合には、図１３のＡに示すように、１スロット
内の連続した３単位のデータｋ＝５，６，７が消失し
て、バーストエラーを生じてしまう。このようなバース
トエラーは、エラー訂正符号などで完全に復元すること
は困難である。これに対し、インターリーブ処理して伝
送した場合には、例えば図１３のＢに示すように、１ス
ロット内に３単位のデータｋ＝５，６，７が分散して配
置されることになり（分散状態はインターリーブ状態に
より異なる）、ランダムエラーとなり、それぞれのエラ
ーがエラー訂正符号などで完全に復元できる。
【０００９】このようにインターリーブ処理を行って伝
送することで、受信側でのデータ消失を最小限に抑える
ことができ、良好な伝送状態が確保される。
【００１０】ところで、図１０に示した構成では、メモ
リを使用してデインターリーブ処理を行う構成とした
が、メモリを使用しないでデインターリーブ処理を行う
構成もある。図１４は、この場合の一例を示したもの
で、入力端子５ａに得られるデータをシリアル／パラレ
ル変換器５ｂに供給して、所定単位毎にパラレルデータ
に変換し、その変換出力をフーリエ変換回路５ｃに供給
し、高速フーリエ変換による演算処理で、周波数軸を時
間軸に変換する直交変換処理を行うまでは、図１０に示
した構成と同じである。そして、直交変換されたパラレ
ルデータを、インターリーブパターンに対応した配線変
更処理５ｇで、データ配列を変える処理を行い、そのデ
ータ配列が変えられたパラレルデータを、パラレル／シ
リアル変換器５ｅに供給してシリアルデータに変換し、
そのシリアルデータを出力端子５ｆに供給する。
【００１１】この図１４の構成にて行われるＯＦＤＭ変
調信号の復調処理は、図１５に示すタイミングにて実行
される。即ち、最初にフーリエ変換回路５ｃへのデータ
の入力期間Ｔｅがあり、次にそのフーリエ変換回路５ｃ
で高速フーリエ変換処理を行うフーリエ変換処理期間Ｔ
ｆがあり、次にそのフーリエ変換されたデータが出力さ
れる出力期間Ｔｇがある。ここで、この構成ではフーリ
エ変換回路５ｃから出力されてパラレル／シリアル変換
器５ｅに供給されると同時に、配線変更処理でデインタ
ーリーブされる。
【００１２】一方、ＯＦＤＭ変調信号として、畳み込み
符号化された信号を変調する場合には、パンクチャー処
理と称される間引き処理が行われる場合がある。図１６
は、このパンクチャー処理が行われる従来の構成の一例
を示す図で、入力端子８ａに得られる送信データａ
i を、畳み込み符号化器８ｂにより畳み込み符号化し
て、２系列のデータＧ1 ，Ｇ2 を生成させ、この２系列
のデータＧ1 ，Ｇ2 を間引き処理回路８ｃに供給し、間
引き処理を行って、パンクチャー処理された符号化デー
タｂi を得る。ここで、例えば畳み込み符号化器８ｂで
の符号化率ｒ＝１／２としたとき、パンクチャー処理さ
れたデータｂi の符号化率ｒ＝３／４とする。
【００１３】符号化率ｒ＝１／２の畳み込み符号化器の
構成の例を図１７に示すと、入力端子９ａに得られる送
信データａi を、シフトレジスタ９ｂに供給する。この
シフトレジスタ９ｂは、３段で構成されるレジスタで、
１段目の記憶データと３段目の記憶データとを加算器９
ｃに供給して加算処理し、データＧ1 を得る。また、シ
フトレジスタ９ｂの１段目の記憶データと２段目の記憶
データとを加算器９ｄに供給して加算処理し、データＧ
2 を得る。
【００１４】このようにして畳み込み符号化された２系
列のデータＧ1 ，Ｇ2 の間引き処理状態を図１８に示す
と、例えば図１８のＡに示すデータ列ａ0 ，ａ1 ，ａ2
‥‥が入力データａi としてあるとき、畳み込み符号化
された２系列のデータＧ1 ，Ｇ2 は、図１８のＢ及びＣ
に示すように、データｇ10，ｇ11，ｇ12‥‥及びデータ
ｇ20，ｇ21，ｇ22‥‥となる。ここで、間引き処理回路
８ｃでは、例えばデータｇ10，ｇ11，ｇ12，ｇ20，
ｇ21，ｇ22を使用して、図１８のＤに示すように、デー
タｇ10，ｇ20，ｇ21，ｇ12の順序で出力させる処理が行
われる。即ち、図１８のＢ，Ｃに×を付けて示すよう
に、データｇ11，ｇ22が間引かれた状態となる。このよ
うに間引かれたデータｂi が、結果的に符号化率ｒ＝３
／４の符号化率で畳み込み符号化されたデータとなる。
【００１５】なお、このようにパンクチャー処理された
データを受信して復調処理する場合には、この間引かれ
たデータを復元するデパンクチャー処理が必要である。
【００１６】
【発明が解決しようとする課題】ＯＦＤＭ変調信号を復
調処理する際に、図１０に示すようにメモリを使用して
デインターリーブ処理を行う場合には、そのメモリを必
要とする分だけ、復調処理構成が複雑になる問題があ
る。また、復調処理に要する時間についても、図１１に
示す処理時間Ｔ1 は、インターリーブされてないデータ
を扱う場合に比べて、デインターリーブ用メモリからの
読出しに要する時間だけ、復調処理時間が長くかかるこ
とになり、復調処理に時間がかかる問題がある。
【００１７】図１４に示すように、フーリエ変換回路が
出力するパラレルデータの配線変更処理で、デインター
リーブ処理を行う際には、図１５に示す処理時間Ｔ2 に
ついては、インターリーブされてないデータを扱う場合
と同じであり、処理時間が長くなる問題はないが、依然
として出力部にパラレル／シリアル変換器５ｅを設ける
必要があるため、ＯＦＤＭ変調信号の復調回路が組まれ
た回路基板が大型化してしまう問題があった。
【００１８】また、変調処理時に、図１６に示すような
畳み込み符号化器を使用したパンクチャー処理が行われ
ている場合には、復調処理時には間引かれたデータを復
元するデパンクチャー処理が必要であるが、そのデパン
クチャー処理のための構成や処理は複雑である問題があ
った。即ち、図１８に示すように、間引かれる前のデー
タ（図１８のＡ）と、間引かれた後のデータ（図１８の
Ｄ）とのクロックレートは整数倍の関係になり、例えば
データクロックｆｊの３／４のクロックが処理に必要で
あり、そのようなクロックの生成処理は複雑になる問題
があった。さらに、間引き処理されたデータをリタイミ
ングするための処理が必要で、回路規模が大きくなると
共に、消費電力が大きく、また周波数の異なるクロック
を使用するために、スプリアス発生による変調信号の無
線送信や受信処理を行う高周波系の回路ブロックへの悪
影響があった。この悪影響としては、例えば受信性能の
劣化や、帯域外スプリアス電波の発射妨害の発生などが
ある。
【００１９】本発明の目的は、インターリーブされると
共にパンクチャー処理されたＯＦＤＭ変調信号の復調処
理が、簡単な構成で、かつ短い処理時間で実現できるよ
うにすることにある。
【００２０】
【課題を解決するための手段】この課題を解決するため
に本発明は、所定の周波数間隔で周波数軸上に分散配置
されたデータを、所定単位毎にＮポイント（Ｎは任意の
整数）のデータに変換し、この変換されたＮポイントの
データと、予め用意された０データから、所定の出力順
序データに基づいて指定されたデータを選択して２系列
のデータとし、この２系列のデータに基づいて復号処理
を行うようにしたものである。
【００２１】本発明によると、出力させるポイントを選
択する順序により、インターリーブされたデータのデイ
ンターリーブ処理が行われると共に、０データの挿入に
より、デパンクチャー処理に必要なデータ処理が行わ
れ、復号処理されたデータとして、パンクチャー処理で
間引かれたデータを復元することができる。
【００２２】
【発明の実施の形態】以下、本発明の第１の実施の形態
を、図１〜図３を参照して説明する。
【００２３】本例においては、無線伝送されたＯＦＤＭ
変調信号を受信する受信装置内の復調部に適用したもの
で、受信するＯＦＤＭ変調信号にはインターリーブ処理
とパンクチャー処理が施してある。図１は、本例の復調
部の構成を示す図で、入力端子１１には、受信して中間
周波信号（又はベースバンド信号）としたＯＦＤＭ変調
信号が供給され、この入力端子１１に得られるＯＦＤＭ
変調信号を、シリアル／パラレル変換器１２ｒ，１２ｉ
に供給して、Ｎビット（ここでは６４ビット）のパラレ
ルデータに変換する。ここで、入力端子１１に得られる
ＯＦＤＭ変調信号は、複素信号であり、実数部と虚数部
とがあり、変換器１２ｒで実数部のデータが処理され、
変換器１２ｉで虚数部のデータが処理される。以下の説
明においても、符号にｒを付加したものは実数部のデー
タを処理する回路であり、符号にｉを付加したものは虚
数部のデータを処理する回路である。
【００２４】シリアル／パラレル変換器１２ｒ，１２ｉ
が出力する６４ビットのパラレルデータは、フーリエ変
換回路１３に供給し、高速フーリエ変換による演算処理
で、周波数軸を時間軸に変換して復調する直交変換処理
を行い、ＭビットのデータをＮポイント生成させ、フー
リエ変換回路１３の出力部が備える実数部と虚数部のそ
れぞれがＮ個の出力レジスタ１４ｒ，１４ｉに１ポイン
トずつＭビットのデータをセットさせる。ＭビットのＮ
ポイントデータの一例を示すと、例えば入力されるパラ
レルデータが６４ビットであるとき、１ポイントは１２
ビットで生成され、その１２ビットのデータが６４ポイ
ント生成される。即ち、フーリエ変換回路１３に供給さ
れる６４ビットのデータを｛Ｘk ｝としたとき、ｋ＝０
〜６３となり、このデータ｛Ｘk ｝が６４ポイントの１
２ビットデータ｛Ｙn ｝（ｎ＝０〜６３）に変換され
る。以下の説明では、１ポイント１２ビットのデータが
６４ポイント生成処理されるものとして説明する。
【００２５】フーリエ変換回路１３の出力レジスタ１４
ｒ，１４ｉが出力する６４ポイントの１２ビットデータ
｛Ｙn ｝は、セレクタ１５ｒ，１５ｉに同時に供給す
る。このセレクタ１５ｒ，１５ｉでは、出力順序データ
生成手段としてのカウンタ１６が出力するポイントを指
定するデータにより、出力させるポイントを順次選択す
る処理が行わる。ここで本例においては、セレクタ１５
ｒ，１５ｉには、出力レジスタ１４ｒ，１４ｉの出力の
他に、０データレジスタ１８ｒ，１８ｉに予め用意され
た０データ（ここでは例えば１２ビット全てが０のデー
タ）を供給するようにしてあり、カウンタ１６の出力に
より、出力レジスタ１４ｒ，１４ｉの出力ポイントを所
定の順序で選択すると共に、所定の位置にはレジスタ１
４ｒ，１４ｉの出力データの代わりに、レジスタ１８
ｒ，１８ｉから供給される０データを選択する構成とし
てある。カウンタ１６のカウントアドレスにより出力ポ
イントを選択する順序は、受信したＯＦＤＭ変調信号に
施されたインターリーブパターンに対応した順序として
ある。また、カウンタ１６のカウントアドレスにより０
データを選択する位置は、受信したＯＦＤＭ変調信号に
施されたパンクチャー処理でデータが間引かれた位置に
対応する。
【００２６】そして、セレクタ１５ｒで選択されたデー
タＺ1 を、ビタビ復号器２０のＣ1入力に供給し、セレ
クタ１５ｉで選択されたデータＺ2 を、遅延回路１９に
より１クロック期間遅延させた後、ビタビ復号器２０の
Ｃ2 入力に供給する。そして、ビタビ復号器２０で、２
系統の入力データＣ1 ，Ｃ2 に基づいて、ビタビ復号処
理を行い、ビタビ復号されたデータを出力端子２１に得
る。
【００２７】また、アドレスカウンタ１６のカウント出
力は、フーリエ変換回路１３が出力するスタートパルス
Ｙｓにより開始されると共に、ホールドコントローラ１
７により、そのカウント状態が制御される。ホールドコ
ントローラ１７についても、フーリエ変換回路１３が出
力するスタートパルスＹｓにより処理タイミングが設定
される。ホールドコントローラ１７の制御によるカウン
タ１６のカウント状態は、例えば２クロック期間の連続
したカウント動作と、１クロック期間のカウント値のホ
ールド処理とを繰り返し行う制御である。
【００２８】ここで、アドレスカウンタ１６がカウント
するデータについて説明すると、０から６３までの値の
データを、６ビットで生成させるカウンタが使用され、
例えば０，５，１０，１５‥‥となるようにカウント処
理が行われる。なお、ここでは、アドレスカウンタ１６
が、２クロック期間同じアドレスデータをセレクタ１５
ｒ，１５ｉに供給したとき、セレクタ１５ｒ，１５ｉが
０データを選択する構成としてある。
【００２９】図２は、本例の回路での復調処理状態を示
すタイミング図で、以下その処理状態を説明すると、入
力端子１１に得られる受信データに同期したクロック信
号（図２のＡ）が各回路に供給されて、このクロック信
号に同期して各回路で処理が行われる。まず、１単位の
変換出力がフーリエ変換回路１３が出力されるときに
は、図２のＢに示すスタートパルスＹｓが出力され、こ
のスタートパルスに基づいて、図２のＤに示すカウンタ
１６のカウントアドレスがリセットされると共に、図２
のＣに示すホールドコントローラ１７のホールドコント
ロールパルスＨ1がリセットされる。
【００３０】ここで、ホールドコントロールパルスＨ1
は、クロック信号の３周期に１回ホールドさせるパルス
であり、カウンタ１６がカウントするアドレスは、図２
のＤに示すように、３周期に１回同じアドレス値が繰り
返される。このアドレス順がデインターリーブ処理する
順序に相当する。
【００３１】このように生成されるアドレスデータに基
づいて、セレクタ１５ｒで選択されたデータＺ1 と、セ
レクタ１５ｉで選択されたデータＺ2 とが、図２のＥ及
びＦに示すように出力される。ここで、それぞれのセレ
クタ１５ｒ，１５ｉで、同じアドレス値が繰り返された
次のクロック周期に選択されるデータは、“０”データ
となる。この“０”データの挿入が、デパンクチャーの
ための処理に相当する。
【００３２】そして、ビタビ復号器２０へのＣ1 入力
は、図２のＧに示すように、データＺ1 がそのままのタ
イミングで供給され、ビタビ復号器２０へのＣ2 入力
は、図２のＨに示すように、データＺ2 が１クロック周
期遅れて供給され、パンクチャー処理されたデータをビ
タビ復号するタイミングのデータとして供給され、パン
クチャー処理により間引かれたデータを正しく復号する
ことができる。
【００３３】このように変換処理を行った場合には、図
３のＡに示す周波数スペクトルのＯＦＤＭ変調信号を、
直交変換して復調したことになる。即ち、フーリエ変換
回路１３への入力データ｛Ｘk ｝としては、周波数軸上
に一定の間隔で配されたｎ＝０〜２４のデータとｎ＝３
９〜６３のデータであり、この周波数軸上に配されたデ
ータが直交変換されたデータ｛Ｙn ｝となって、フーリ
エ変換回路１３から出力され、そのデータ｛Ｙn ｝のポ
イントのセレクタ１５ｒ，１５ｉでの選択処理で、デイ
ンターリーブされた配列のデータになると共に、ビタビ
復号時にデパンクチャー処理についても行われ、ビタビ
復号されたデータが出力端子２１に得られる。フーリエ
変換回路１３での変換処理は、次の〔数１〕式で示され
る。
【００３４】
【数１】
【００３５】この図３のＡに示した周波数スペクトルで
は、データは２つの群に分かれているが、この周波数ス
ペクトルは、図３のＢに示すように、ｋ＝０を中心とし
た１つの連続したスペクトルと等価である。この図３の
Ｂに示すように連続したスペクトルで表した場合には、
フーリエ変換回路１３での変換式は、次の〔数２〕式の
ようになる。
【００３６】
【数２】
【００３７】以上説明したように処理される本実施の形
態の構成としたことで、インターリーブ処理されたＯＦ
ＤＭ変調信号を受信して直交変換処理する際に、フーリ
エ変換回路１３の変換出力をセレクタ１５ｒ，１５ｉで
選択するだけで、そのインターリーブされたデータを元
の配列に戻すデインターリーブ処理が行われる。従っ
て、従来のようにデインターリーブ処理を行うメモリ
や、デインターリーブ用の配線変更処理を必要としない
簡単な構成で、ＯＦＤＭ変調信号のデインターリーブ処
理ができ、インターリーブ処理されたＯＦＤＭ変調信号
の復調構成を簡単にすることができる。例えば、デイン
ターリーブ用の配線変更処理（図１４参照）を行う場合
に比べて、パラレル／シリアル変換器が必要なく、入力
端子１１から出力端子２１までの回路規模を大幅に小さ
くでき、この部分に相当する回路が組まれた基板の面積
を、デインターリーブ用の配線変更処理を行う場合に比
べて、約１／３にすることができる。メモリを使用して
デインターリーブ処理を行う場合に比べても、同様に基
板の面積を小さくすることができる。また、復調処理に
要する時間についても、セレクタ１５ｒ，１５ｉでの選
択処理は、フーリエ変換回路１３で出力されると同時に
行われるので、その選択処理のために時間が余計にかか
ることはなく、メモリなどを使用してデインターリーブ
処理を行う場合のように、デインターリーブ処理のため
に処理時間が長くなることはない。
【００３８】さらに本実施の形態の構成の場合には、セ
レクタでの選択時に、所定の周期で０データを挿入する
ことで、デインターリーブ処理と同時にデパンクチャー
処理が行われることになり、後段に接続されたビタビ復
号器２０での復号時に、パンクチャー処理で間引かれた
データを復元するデパンクチャー処理が正しく行われ
る。従って、デパンクチャー処理のために特別な処理回
路が必要なく、この点からも回路規模を従来よりも削減
することが可能になると共に、デパンクチャー処理に要
する消費電力を削減することができる。また、デパンク
チャー処理に使用するクロックレートとしては、受信し
たデータのクロックレートだけで良く、異なるレートの
クロックを用意する必要がなく、それだけクロック発生
回路の構成が簡単になると共に、従来のようにデパンク
チャー処理時に異なるレートのクロックを使用すること
に起因するスプリアス妨害が発生しない。
【００３９】次に、本発明の第２の実施の形態を、図４
を参照して説明する。この図４において、上述した第１
の実施の形態で説明した図１に対応する部分には同一符
号を付し、その詳細説明は省略する。
【００４０】本例においても、上述した第１の実施の形
態と同様に、無線伝送されたＯＦＤＭ変調信号を受信す
る受信装置内の復調部に適用したもので、受信するＯＦ
ＤＭ変調信号にはインターリーブ処理とパンクチャー処
理が施してある。図４は、本例の復調部の構成を示す図
で、入力端子１１には、受信して中間周波信号（又はベ
ースバンド信号）としたＯＦＤＭ変調信号が供給され、
この入力端子１１に得られるＯＦＤＭ変調信号を、シリ
アル／パラレル変換器１２ｒ，１２ｉに供給して、所定
ビットのパラレルデータに変換する。
【００４１】シリアル／パラレル変換器１２ｒ，１２ｉ
が出力するパラレルデータは、フーリエ変換回路１３に
供給し、高速フーリエ変換による演算処理で、周波数軸
を時間軸に変換して復調する直交変換処理を行い、Ｍビ
ットのデータをＮポイント生成させ、フーリエ変換回路
１３の出力部が備えるＮ個の出力レジスタ１４ｒ，１４
ｉに１ポイントずつＭビットのデータをセットさせる。
【００４２】フーリエ変換回路１３が出力するＮポイン
トのデータは、セレクタ１５ｒ′，１５ｉ′に同時に供
給する。このセレクタ１５ｒ′，１５ｉ′では、出力順
序データ生成手段としてのカウンタ１６が出力するポイ
ントを指定するデータにより、出力させるポイントを順
次選択する処理が行わる。ここで本例においては、セレ
クタ１５ｒ′，１５ｉ′には、出力レジスタ１４ｒ，１
４ｉの出力の他に、０データレジスタ１８ｒ，１８ｉに
予め用意された０データ（ここでは例えば１２ビット全
てが０のデータ）を供給するようにしてあり、カウンタ
１６の出力により、出力レジスタ１４ｒ，１４ｉの出力
ポイントを所定の順序で選択すると共に、ホールドコン
トローラ１７が出力するホールドパルスＨ1 を遅延回路
２２で１クロック期間遅延させたパルスが供給されるタ
イミングには、レジスタ１４ｒ，１４ｉの出力データの
代わりに、レジスタ１８ｒ，１８ｉから供給される０デ
ータを選択する構成としてある。カウンタ１６のカウン
トアドレスにより出力ポイントを選択する順序は、受信
したＯＦＤＭ変調信号に施されたインターリーブパター
ンに対応した順序としてある。また、ホールドコントロ
ーラ１７からのパルスにより０データを選択する位置
は、受信したＯＦＤＭ変調信号に施されたパンクチャー
処理でデータが間引かれた位置に対応する。
【００４３】そして、セレクタ１５ｒ′で選択されたデ
ータＺ1 を、ビタビ復号器２０のＣ1 入力に供給し、セ
レクタ１５ｉ′で選択されたデータＺ2 を、遅延回路１
９により１クロック期間遅延させた後、ビタビ復号器２
０のＣ2 入力に供給する。そして、ビタビ復号器２０
で、２系統の入力データＣ1 ，Ｃ2 に基づいて、ビタビ
復号処理を行い、ビタビ復号されたデータを出力端子２
１に得る。
【００４４】また、アドレスカウンタ１６のカウント出
力は、フーリエ変換回路１３が出力するスタートパルス
Ｙｓにより開始されると共に、ホールドコントローラ１
７により、そのカウント状態が制御される。ホールドコ
ントローラ１７についても、フーリエ変換回路１３が出
力するスタートパルスＹｓにより処理タイミングが設定
される。ホールドコントローラ１７の制御によるカウン
タ１６のカウント状態は、例えば２クロック期間の連続
したカウント動作と、１クロック期間のカウント値のホ
ールド処理とを繰り返し行う制御であり、ホールドコン
トローラ１７からホールドパルスＨ1 が供給されると
き、カウント値のホールド処理を行う。
【００４５】その他の部分は、上述した第１の実施の形
態で説明した構成と同様に構成する。
【００４６】この第２の実施の形態の構成としたこと
で、上述した第１の実施の形態と同様の処理が行われ、
同様の効果が得られる。即ち、データの処理タイミング
については、第１の実施の形態で図２に示したタイミン
グ図と全く同じであり、セレクタで０データを挿入する
処理が、第１の実施の形態の場合にはアドレスデータの
状態から判断して行う構成としてあったのが、本例の場
合にはホールドコントローラ１７から直接供給されるデ
ータ（但しタイミングを合わせるために１クロック遅延
させてある）で制御される構成としてある。従って、ホ
ールドコントローラ１７の出力パルスに基づいて、セレ
クタで０データを挿入するタイミングの判断が簡単に行
え、簡単な構成で、デインターリーブ処理とデパンクチ
ャー処理とが行えるようになる。
【００４７】次に、本発明の第３の実施の形態を、図５
を参照して説明する。この図５において、上述した第１
の実施の形態で説明した図１に対応する部分には同一符
号を付し、その詳細説明は省略する。
【００４８】本例においても、上述した第１，第２の実
施の形態と同様に、無線伝送されたＯＦＤＭ変調信号を
受信する受信装置内の復調部に適用したもので、受信す
るＯＦＤＭ変調信号にはインターリーブ処理とパンクチ
ャー処理が施してある。図５は、本例の復調部の構成を
示す図で、入力端子１１には、受信して中間周波信号
（又はベースバンド信号）としたＯＦＤＭ変調信号が供
給され、この入力端子１１に得られるＯＦＤＭ変調信号
を、シリアル／パラレル変換器１２ｒ，１２ｉに供給し
て、所定ビットのパラレルデータに変換する。
【００４９】シリアル／パラレル変換器１２ｒ，１２ｉ
が出力するパラレルデータは、フーリエ変換回路１３に
供給し、高速フーリエ変換による演算処理で、周波数軸
を時間軸に変換して復調する直交変換処理を行い、Ｍビ
ットのデータをＮポイント生成させ、フーリエ変換回路
１３の出力部が備えるＮ個の出力レジスタ１４ｒ，１４
ｉに１ポイントずつＭビットのデータをセットさせる。
【００５０】フーリエ変換回路１３が出力するＮポイン
トのデータは、セレクタ１５ｒ，１５ｉに同時に供給す
る。このセレクタ１５ｒ，１５ｉでは、出力順序データ
生成手段としてのシフトレジスタ２３が出力するポイン
トを指定するデータにより、出力させるポイントを順次
選択する処理が行わる。ここで本例においては、セレク
タ１５ｒ，１５ｉには、出力レジスタ１４ｒ，１４ｉの
出力の他に、０データレジスタ１８ｒ，１８ｉに予め用
意された０データ（ここでは例えば１２ビット全てが０
のデータ）を供給するようにしてあり、シフトレジスタ
２３の出力により、出力レジスタ１４ｒ，１４ｉの出力
ポイントを所定の順序で選択すると共に、シフトレジス
タ２３から供給されるデータが所定のデータのときに
は、レジスタ１４ｒ，１４ｉの出力データの代わりに、
レジスタ１８ｒ，１８ｉから供給される０データを選択
する構成としてある。シフトレジスタ２３の出力により
出力ポイントを選択する順序は、受信したＯＦＤＭ変調
信号に施されたインターリーブパターンに対応した順序
としてある。また、０データを選択する位置は、受信し
たＯＦＤＭ変調信号に施されたパンクチャー処理でデー
タが間引かれた位置に対応する。
【００５１】そして、セレクタ１５ｒで選択されたデー
タＺ1 を、ビタビ復号器２０のＣ1入力に供給し、セレ
クタ１５ｉで選択されたデータＺ2 を、遅延回路１９に
より１クロック期間遅延させた後、ビタビ復号器２０の
Ｃ2 入力に供給する。そして、ビタビ復号器２０で、２
系統の入力データＣ1 ，Ｃ2 に基づいて、ビタビ復号処
理を行い、ビタビ復号されたデータを出力端子２１に得
る。
【００５２】また、シフトレジスタ２３は、予め所定の
順序でアドレスデータがセットされていて、そのアドレ
スデータの出力タイミングは、フーリエ変換回路１３が
出力するスタートパルスＹｓによりリセットされる。
【００５３】その他の部分は、上述した第１の実施の形
態で説明した構成と同様に構成する。
【００５４】この第３の実施の形態の構成としたこと
で、上述した第１の実施の形態と同様の処理が行われ、
同様の効果が得られる。即ち、セレクタ１５ｒ，１５ｉ
から出力されるデータの状態については、第１の実施の
形態で図２に示したタイミング図と全く同じである。従
って、本実施の形態の場合には、シフトレジスタ２３に
予め用意したデータに基づいて、セレクタでのデインタ
ーリーブ処理と、デパンクチャー処理のための０データ
の挿入処理とが行われ、シフトレジスタを出力順序デー
タ生成手段として使用した簡単な構成及び処理で、デイ
ンターリーブ処理とデパンクチャー処理とが行えるよう
になる。
【００５５】次に、本発明の第４の実施の形態を、図６
及び図７を参照して説明する。この図６及び図７におい
て、上述した第１の実施の形態で説明した図１及び図２
に対応する部分には同一符号を付し、その詳細説明は省
略する。
【００５６】本例においても、上述した第１，第２，第
３の実施の形態と同様に、無線伝送されたＯＦＤＭ変調
信号を受信する受信装置内の復調部に適用したもので、
受信するＯＦＤＭ変調信号にはインターリーブ処理とパ
ンクチャー処理が施してある。図５は、本例の復調部の
構成を示す図で、入力端子１１には、受信して中間周波
信号（又はベースバンド信号）としたＯＦＤＭ変調信号
が供給され、この入力端子１１に得られるＯＦＤＭ変調
信号を、シリアル／パラレル変換器１２ｒ，１２ｉに供
給して、所定ビットのパラレルデータに変換する。
【００５７】シリアル／パラレル変換器１２ｒ，１２ｉ
が出力するパラレルデータは、フーリエ変換回路１３に
供給し、高速フーリエ変換による演算処理で、周波数軸
を時間軸に変換して復調する直交変換処理を行い、Ｍビ
ットのデータをＮポイント生成させ、フーリエ変換回路
１３の出力部が備えるＮ個の出力レジスタ１４ｒ，１４
ｉに１ポイントずつＭビットのデータをセットさせる。
【００５８】フーリエ変換回路１３が出力するＮポイン
トのデータは、セレクタ３１ｒ，３１ｉに同時に供給す
る。このセレクタ３１ｒ，３１ｉでは、出力順序データ
生成手段としてのアドレスカウント１６が出力するポイ
ントを指定するアドレスデータにより、出力させるポイ
ントを順次選択する処理が行わる。アドレスカウント１
６の出力により出力ポイントを選択する順序は、受信し
たＯＦＤＭ変調信号に施されたインターリーブパターン
に対応した順序としてある。
【００５９】そして、このセレクタ３１ｒ，３１ｉで選
択された２系列のデータを、セレクタ３２ｒ，３２ｉに
同時に供給する。このセレクタ３２ｒ，３２ｉには、セ
レクタ３１ｒ，３１ｉの出力の他に、０データレジスタ
３３ｒ，３３ｉに予め用意された０データ（ここでは例
えば１２ビット全てが０のデータ）が供給され、ホール
ドコントローラ３０から供給されるセレクトコントロー
ルパルスＨ2 の制御により、セレクタ３１ｒ，３１ｉの
出力データと０データとの選択処理が行われる。ここ
で、セレクトコントロールパルスＨ2 に基づいてセレク
タ３２ｒ，３２ｉで０データを選択する位置は、受信し
たＯＦＤＭ変調信号に施されたパンクチャー処理でデー
タが間引かれた位置に対応する。
【００６０】そして、セレクタ３２ｒで選択されたデー
タＺ1 を、ビタビ復号器２０のＣ1入力に供給し、セレ
クタ３２ｉで選択されたデータＺ2 を、遅延回路１９に
より１クロック期間遅延させた後、ビタビ復号器２０の
Ｃ2 入力に供給する。そして、ビタビ復号器２０で、２
系統の入力データＣ1 ，Ｃ2 に基づいて、ビタビ復号処
理を行い、ビタビ復号されたデータを出力端子２１に得
る。
【００６１】なお、アドレスカウンタ１６とホールドコ
ントローラ３０には、フーリエ変換回路１３が出力する
スタートパルスＹｓが供給され、そのスタートパルスＹ
ｓにより処理タイミングがリセットされる。
【００６２】その他の部分は、上述した第１の実施の形
態で説明した構成と同様に構成する。
【００６３】図７は、本例の回路での復調処理状態を示
すタイミング図で、以下その処理状態を説明すると、入
力端子１１に得られる受信データに同期したクロック信
号（図７のＡ）が各回路に供給されて、このクロック信
号に同期して各回路で処理が行われる。まず、１単位の
変換出力がフーリエ変換回路１３が出力されるときに
は、図７のＢに示すスタートパルスＹｓが出力され、こ
のスタートパルスに基づいて、図７のＤに示すカウンタ
１６のカウントアドレスがリセットされると共に、図７
のＣに示すホールドコントローラ１７のホールドコント
ロールパルスＨ1と、図７のＧに示すセレクトコントロ
ールパルスＨ2 がリセットされる。
【００６４】ここで、ホールドコントロールパルスＨ1
は、クロック信号の３周期に１回ホールドさせるパルス
であり、カウンタ１６がカウントするアドレスは、図７
のＤに示すように、３周期に１回同じアドレス値が繰り
返される。このアドレス順がデインターリーブ処理する
順序に相当する。
【００６５】このように生成されるアドレスデータに基
づいて、セレクタ３１ｒで選択されたデータＺ1 と、セ
レクタ３１ｉで選択されたデータＺ2 とが、図７のＥ及
びＦに示すように出力される。ここで、それぞれのセレ
クタ３１ｒ，３１ｉで、同じアドレス値が繰り返された
タイミングで、同じデータが繰り返し選択される。
【００６６】そして、セレクタ３１ｒ，３１ｉで選択さ
れたデータが、次の段のセレクタ３２ｒ，３２ｉに供給
されて、図７のＨ及びＩに示すように、１クロックタイ
ミング遅れたデータになるが、図７のＧに示すセレクト
コントロールパルスＨ2 により、同じデータが繰り返さ
れる位置のデータが、“０”データに置き換えられる。
この“０”データへの置き換え処理が、デパンクチャー
のための処理に相当する。
【００６７】そして、ビタビ復号器２０へのＣ1 入力
は、図７のＪに示すように、データＺ1 がそのままのタ
イミングで供給され、ビタビ復号器２０へのＣ2 入力
は、図７のＫに示すように、データＺ2 が１クロック周
期遅れて供給され、パンクチャー処理されたデータをビ
タビ復号するタイミングのデータとして供給され、パン
クチャー処理により間引かれたデータを正しく復号する
ことができる。
【００６８】この第４の実施の形態の構成及び処理が行
われることで、上述した第１の実施の形態と同様の処理
が行われ、同様の効果が得られる。即ち、第１の実施の
形態で１組のセレクタ１５ｒ，１５ｉで、デインターリ
ーブのための選択と、デパンクチャーのための０データ
の挿入とを行っていたのを、本実施の形態の場合には、
第１の組のセレクタ３１ｒ，３１ｉでデインターリーブ
のための選択処理を行い、第２の組のセレクタ３２ｒ，
３２ｉでデパンクチャーのための選択処理を行うように
２段構成で選択処理を行うようにした点が異なる。この
ようにそれぞれのセレクタで選択する処理を分けたこと
で、それぞれのセレクタでの負担が少なくなり、簡単な
構成のセレクタを組み合わせて、本発明の処理が実現で
きるようになる。
【００６９】なお、この第４の実施の形態の場合には、
デインターリーブ処理のための選択を、アドレスカウン
タの出力に基づいて選択するようにしたが、第３の実施
の形態で説明したようにシフトレジスタに予め用意され
たデータの出力に基づいて選択するようにしても良い。
また、図６の構成では、ホールドコントロールパルスＨ
1 とセレクトコントロールパルスＨ2 とを別々に生成さ
せるようにしたが、例えばホールドコントロールパルス
Ｈ1 を２クロック期間遅延させてセレクトコントロール
パルスＨ2 を生成させるようにしても良い。
【００７０】
【発明の効果】請求項１に記載した復調方法によると、
出力させるポイントを選択する順序により、インターリ
ーブされたデータのデインターリーブ処理が行われると
共に、その選択されるデータの所定位置に０データを挿
入することにより、デパンクチャー処理に必要なデータ
処理が行われ、その０データが挿入されたデータを復号
することで、変調時のパンクチャー処理で間引かれたデ
ータを復元することができ、ＯＦＤＭ変調信号の復調処
理と、デインターリーブ処理と、デパンクチャー処理と
が、簡単な処理で短時間に良好に行える。
【００７１】請求項２に記載した復調方法によると、請
求項１に記載した発明において、出力順序データとし
て、カウント処理により出力順序に対応したデータを順
次生成させ、所定の周期でカウンタのカウント処理を一
時的に停止させると共に、所定の周期で０データを選択
させる制御データを生成させることで、カウント処理と
そのカウント処理の制御による簡単な処理で、適切なデ
インターリーブ処理とデパンクチャー処理とが行える。
【００７２】請求項３に記載した復調方法によると、請
求項１に記載した発明において、カウント処理を一時的
に停止させる制御データを、所定期間遅延させて、０デ
ータを選択させる制御データとしたことで、遅延処理に
より１つの制御データを使用してカウント処理の制御
と、０データの選択処理の制御とが可能になり、制御処
理が簡単になる。
【００７３】請求項４に記載した復調方法によると、請
求項１に記載した発明において、出力順序データは、予
め用意されたデータを順次出力させるようにしたこと
で、その用意されたデータを出力させるだけの簡単な処
理で、適切な選択処理が行える。
【００７４】請求項５に記載した発明によると、請求項
１に記載した発明において、選択する処理は、フーリエ
変換されたＮポイントのデータから出力ポイントを選択
する第１の選択処理と、この第１の選択処理で選択され
た出力データに０データを挿入する位置を選択する第２
の選択処理とを行うことで、２つの選択処理の組み合わ
せで、デインターリーブ処理とデパンクチャー処理とが
良好に行える。
【００７５】請求項６に記載した復調装置によると、選
択手段で出力させるポイントを選択する順序により、イ
ンターリーブされたデータのデインターリーブ処理が行
われると共に、その選択手段で選択する際に、所定位置
に０データを挿入することにより、デパンクチャー処理
に必要なデータ処理が行われ、復号手段で復号されたデ
ータとして、変調時のパンクチャー処理で間引かれたデ
ータを復元することができ、ＯＦＤＭ変調信号の復調処
理と、デインターリーブ処理と、デパンクチャー処理と
が、簡単な構成で短時間に良好に行える。
【００７６】請求項７に記載した復調装置によると、請
求項６に記載した発明において、出力順序データ生成手
段として、カウント処理により出力順序に対応したデー
タを順次生成させるカウンタと、所定の周期でカウンタ
のカウント処理を一時的に停止させると共に、所定の周
期で選択手段で０データを選択させる制御手段とを使用
したことで、カウンタとそのカウンタの制御手段との組
み合わせで、適切な処理が行える。
【００７７】請求項８に記載した復調装置によると、請
求項７に記載した発明において、制御手段が出力するカ
ウント処理を一時的に停止させる制御信号を、所定期間
遅延させて、選択手段で０データを選択させる制御信号
としたことで、遅延手段を使用するだけの簡単な構成
で、それぞれの制御を１つの制御信号で良好に処理で
き、より構成が簡単になる。
【００７８】請求項９に記載した復調装置によると、請
求項６に記載した発明において、出力順序データ生成手
段として、予め用意されたデータを順次出力させるシフ
トレジスタを使用したことで、シフトレジスタを使用し
た簡単な構成で、適切な処理が行える。
【００７９】請求項１０に記載した復調装置によると、
請求項６に記載した発明において、選択手段として、フ
ーリエ変換手段が出力するＮポイントのデータから出力
ポイントを選択する第１の選択手段と、この第１の選択
手段の出力に０データを挿入する位置を選択する第２の
選択手段とを備えたことで、２つの選択手段を使用した
処理で、良好にデインターリーブとデパンクチャーとが
行える。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による構成例を示す
ブロック図である。
【図２】本発明の第１の実施の形態による処理状態を示
すタイミング図である。
【図３】本発明の第１の実施の形態による周波数スペク
トルの例を示す周波数スペクトル図である。
【図４】本発明の第２の実施の形態による構成例を示す
ブロック図である。
【図５】本発明の第３の実施の形態による構成例を示す
ブロック図である。
【図６】本発明の第４の実施の形態による構成例を示す
ブロック図である。
【図７】本発明の第４の実施の形態による処理例を示す
タイミング図である。
【図８】無線伝送システムの一例を示すブロック図であ
る。
【図９】インターリーブされたＯＦＤＭ波の変調構成例
を示すブロック図である。
【図１０】インターリーブされたＯＦＤＭ波の従来の復
調構成の一例を示すブロック図である。
【図１１】図１０の例による復調処理状態を示すタイミ
ング図である。
【図１２】ＯＦＤＭ波のバーストエラーの発生状態の例
を示す説明図である。
【図１３】インターリーブの有無によるエラーの発生状
態を比較する説明図である。
【図１４】インターリーブされたＯＦＤＭ波の従来の復
調構成の他の例を示すブロック図である。
【図１５】図１４の例による復調処理状態を示すタイミ
ング図である。
【図１６】パンクチャー処理の一例を示すブロック図で
ある。
【図１７】畳み込み符号化器の一例を示すブロック図で
ある。
【図１８】パンクチャー処理状態の一例を示すタイミン
グ図である。
【符号の説明】
１１…受信信号入力端子、１２ｒ，１２ｉ…シリアル／
パラレル変換器、１３…フーリエ変換回路（ＦＦＴ回
路）、１４ｒ，１４ｉ…出力レジスタ、１５ｒ，１５
ｉ，１５ｒ′，１５ｉ′３１ｒ，３１ｉ，３２ｒ，３２
ｉ…セレクタ、１６…アドレスカウンタ、１７，３０…
ホールドコントローラ、１８ｒ，１８ｉ，３３ｒ，３３
ｉ…０データレジスタ、１９，２２…遅延回路、２０…
ビタビ復号器、２３…シフトレジスタ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 所定の周波数間隔で周波数軸上に分散配
    置されたデータを、所定単位毎にＮポイント（Ｎは任意
    の整数）のデータに変換し、 この変換されたＮポイントのデータと、予め用意された
    ０データから、所定の出力順序データに基づいて指定さ
    れたデータを選択して２系列のデータとし、 この２系列のデータに基づいて復号処理を行う復調方
    法。
  2. 【請求項２】 請求項１記載の復調方法において、 上記出力順序データは、カウント処理により順次生成さ
    せると共に、所定の制御データにより、このカウント処
    理を一時的に停止させる制御と、上記０データを選択す
    る位置を制御する復調方法。
  3. 【請求項３】 請求項２記載の復調方法において、 上記カウント処理を一時的に停止させる制御データを、
    所定期間遅延させて、上記０データを選択させる制御デ
    ータとした復調方法。
  4. 【請求項４】 請求項１記載の復調方法において、 上記出力順序データは、予め用意されたデータを順次出
    力させるようにした復調方法。
  5. 【請求項５】 請求項１記載の復調方法において、 上記選択する処理は、フーリエ変換されたＮポイントの
    データから出力ポイントを選択する第１の選択処理と、
    この第１の選択処理で選択された出力データに０データ
    を挿入する位置を選択する第２の選択処理とを行う復調
    方法。
  6. 【請求項６】 所定の周波数間隔で周波数軸上に分散配
    置されたデータを、所定単位毎にＮポイント（Ｎは任意
    の整数）のデータに変換するフーリエ変換手段と、 該フーリエ変換手段が出力するＮポイントのデータと、
    予め用意された０データから、指定されたデータを選択
    して２系列のデータとして出力する選択手段と、 該選択手段で選択するデータを指定する出力順序データ
    生成手段と、 上記選択手段が出力する２系列のデータに基づいて復号
    する復号手段とを備えた復調装置。
  7. 【請求項７】 請求項６記載の復調装置において、 上記出力順序データ生成手段として、カウント処理によ
    り出力順序に対応したデータを順次生成させるカウンタ
    と、所定の周期で上記カウンタのカウント処理を一時的
    に停止させると共に、所定の周期で上記選択手段で０デ
    ータを選択させる制御手段とを使用した復調装置。
  8. 【請求項８】 請求項７記載の復調装置において、 上記制御手段が出力するカウント処理を一時的に停止さ
    せる制御信号を、所定期間遅延させて、上記選択手段で
    ０データを選択させる制御信号とした復調装置。
  9. 【請求項９】 請求項６記載の復調装置において、 上記出力順序データ生成手段として、予め用意されたデ
    ータを順次出力させるシフトレジスタを使用した復調装
    置。
  10. 【請求項１０】 請求項６記載の復調装置において、 上記選択手段として、フーリエ変換手段が出力するＮポ
    イントのデータから出力ポイントを選択する第１の選択
    手段と、この第１の選択手段の出力に０データを挿入す
    る位置を選択する第２の選択手段とを備えた復調装置。
JP10099636A 1998-04-10 1998-04-10 復調方法及び復調装置 Pending JPH11298437A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10099636A JPH11298437A (ja) 1998-04-10 1998-04-10 復調方法及び復調装置
US09/286,754 US6067330A (en) 1998-04-10 1999-04-06 Demodulation method and demodulation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10099636A JPH11298437A (ja) 1998-04-10 1998-04-10 復調方法及び復調装置

Publications (1)

Publication Number Publication Date
JPH11298437A true JPH11298437A (ja) 1999-10-29

Family

ID=14252561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10099636A Pending JPH11298437A (ja) 1998-04-10 1998-04-10 復調方法及び復調装置

Country Status (2)

Country Link
US (1) US6067330A (ja)
JP (1) JPH11298437A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532996A (ja) * 2006-04-04 2009-09-10 クゥアルコム・インコーポレイテッド ダイナミックなパケット再配置のための方法および装置
US8139612B2 (en) 2006-04-04 2012-03-20 Qualcomm Incorporated Methods and apparatus for dynamic packet mapping
WO2013084430A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 放送システム、それに用いる送信機及び受信機、放送方法及び放送プログラム、受信再生方法及び受信再生プログラム、並びに通信方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298436A (ja) * 1998-02-13 1999-10-29 Sony Corp 変調方法、変調装置、復調方法及び復調装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363408A (en) * 1992-03-24 1994-11-08 General Instrument Corporation Mode selective quadrature amplitude modulation communication system
FR2690029B1 (fr) * 1992-04-08 1995-03-31 France Telecom Procédé de transmission de données numériques de radiomessagerie, et récepteur de radiomessagerie correspondant.
US5450453A (en) * 1994-09-28 1995-09-12 Motorola, Inc. Method, apparatus and system for decoding a non-coherently demodulated signal
US5703902A (en) * 1995-06-16 1997-12-30 Qualcomm Incorporated Method and apparatus for determining signal strength in a variable data rate system
JP3658859B2 (ja) * 1996-05-27 2005-06-08 ソニー株式会社 通信方法及び通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532996A (ja) * 2006-04-04 2009-09-10 クゥアルコム・インコーポレイテッド ダイナミックなパケット再配置のための方法および装置
US8139612B2 (en) 2006-04-04 2012-03-20 Qualcomm Incorporated Methods and apparatus for dynamic packet mapping
US8213548B2 (en) 2006-04-04 2012-07-03 Qualcomm Incorporated Methods and apparatus for dynamic packet reordering
WO2013084430A1 (ja) * 2011-12-08 2013-06-13 パナソニック株式会社 放送システム、それに用いる送信機及び受信機、放送方法及び放送プログラム、受信再生方法及び受信再生プログラム、並びに通信方法

Also Published As

Publication number Publication date
US6067330A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
KR101464761B1 (ko) 데이터 처리 장치 및 방법
KR101464760B1 (ko) 데이터 처리 장치 및 방법
JP4669026B2 (ja) 直交周波数分割多重通信方式によるデジタル信号の送信
KR101463623B1 (ko) 데이터 처리 장치 및 방법
US20030058140A1 (en) Kerdock coding and decoding system for map data
JP3883432B2 (ja) Ｏｆｄｍ受信装置及び放送受信装置
JPH08265290A (ja) 直交周波数分割多重信号の受信方法および受信装置
JP2005535210A (ja) データ送信におけるレートマッチングのための符号化及び復号化
JPH11298437A (ja) 復調方法及び復調装置
JP3900670B2 (ja) 通信装置
JPH11298436A (ja) 変調方法、変調装置、復調方法及び復調装置
JP3691211B2 (ja) デジタル信号送信装置、およびデジタル信号受信装置
JP2987367B1 (ja) データ伝送方式およびその送受信装置
US7433429B2 (en) De-interleaver method and system
JP4419278B2 (ja) デジタル衛星放送信号の復調装置及び方法
JP2001136145A (ja) 周波数分割多重信号受信装置及び周波数分割多重信号受信方法
JP2009147682A (ja) 受信装置