JP3575806B2 - タイミング及び遅延回路用の電子回路 - Google Patents

Description

発明の背景技術
発明の属する技術分野
本発明は電子的遅延デトネータ（electronic delay detonator）に関しそして、特に、プログラム可能な電子的起爆（electronic initiation）の遅延デトネータに関する。
電子的デトネータは爆発性チャージ（explosive charges）の起爆での使用で、例えば、鉱業及び土木での応用で使用されるブースタチャージ（booster charge）の起爆で公知である。この様なデトネータはより伝統的な化学品をベースとする遅延ユニットに比しそれらの精密な遅延特性で知られている。
従来技術の説明
1995年１月３日の日付けのローデ他（Rode et al）の米国特許第５、377、592号はインパルス型の起爆信号に応答してピエゾ電気式トランスデューサにより発生されるエネルギーのパルスにより電力を与えられた電子的デジタル遅延ユニットを開示している。該起爆信号は電気エネルギーの電荷を創るためピエゾ電気式トランスデューサを励起し該エネルギーは蓄積キャパシタに蓄積される。エネルギーは、発振器と該発振器からの発振パネルを予め決められたカウント（a predetermined count）迄カウント（counts）するカウンタ（counter）とを含むタイマー回路をラン（run）させるため該蓄積キャパシタから引き出される。該予め決められたカウントに到達すると、該蓄積キャパシタから残留エネルギーを電気点火素子（electric igniter element）、例えば、爆発用ブリッジワイヤ（exploding bridgewire）へ放電するために信号が発生される。該デトネータは外部からアクセス可能なプログラミングインターフエース（programming interface）を装備されているので該タイマー回路は該デトネータが作られた後に遅延をプログラム（program）することが出来る。
1995年７月25日の日付けのローデ他（Rode et al）の米国特許第５、435、248号は電子的範囲デジタル遅延デトネータ（electronic range digital delay detonator）を開示しているがそれは望ましい機能的遅延を該デトネータ回路内に恒久的にプログラムするため使用されるフュージブルリンク（fusible links）を含んでいる。
前記した米国特許第５、435、248号及び米国特許第５、377、592号で説明された種類の電子的デトネータは従来の発振器とカウンタとを含んでいる。
発明の概要
本発明は電子的遅延のデトネータで利用が見出される幾つかの新規な特徴を提供する。本発明の１つの特徴は１連のクロックパルスを有するクロック信号を発生するための発振器回路に関する。該発振器回路は基準電圧（reference voltage）を作るための基準電圧手段を含んでいる。該発振器には少なくとも２つのキャパシタがあり、各キャパシタは該基準電圧に対して充電された状態（charged state）と放電された状態（discharged state）との１つを有している。該放電された状態のキャパシタは該基準電圧より低い電圧を有しそして放電キャパシタと呼称され、そして充電された状態のキャパシタは該基準電圧を越える電圧を有しそして充電キャパシタと呼称される。放電キャパシタを充電された状態に充電するために充電手段がありそして充電キャパシタ、これは充電された動作キャパシタと呼称されるが、を放電状態に放電するために放電手段がある。該発振器は更に比較器を含んでいるがそれは充電された動作キャパシタが放電キャパシタになる度毎に内部信号を発生するためである。該放電手段から放電キャパシタを遮断しそしてそれを該充電手段に接続することを有効に行うことを含むスイッチ機能を実行するためと、そして該充電手段から充電キャパシタを遮断することとそれを該放電手段に接続することとを有効に行うためとのスイッチ手段と、そして該内部信号に応答してクロックパルスを発するためのラッチとがある。該スイッチ手段は、該ラッチにより発せられるクロックパルスに応答して該スイッチ機能を実行するために、該ラッチに応答してもよい。
又本発明は電気的起爆信号の受信に続くプログラムされた遅延時間の終了後にタイマー出力信号を発するためのプログラム可能な電子的タイマーに関する。該タイマー回路は、クロックイネーブル信号に応答して、１連のクロックパルスを有するクロック信号を発するためのゲートされた発振器回路（gated oscillator circuit）（上記の様にオプションとして）と、そしてパワーオンRESET（power−on RESET）信号を発生するためのリセット用回路とを含んでいる。又該タイマーはクロックパルスをカウントしそして予め決められたカウントに到達するとタイマー出力信号を作るよう構成された初期化可能なリップルカウンタ（initializable ripple counter）を含んでいる。該リップルカウンタは各々がセット状態とクリヤ状態の何れか１つを有することが出来てそして該カウンタ段（counter stage）の状態がそれによりセットされ得るセット入力と該カウンタ段の状態がそれによりクリヤされ得るクリヤ入力とを含むことが出来る複数のシークエンシャルカウンタ段を含んでいる。各カウンタ段は更に該カウンタ段の状態を示す少なくとも１つのカウンタ段信号用出力（at least one output for a counter stage）を有している。該タイマー回路は更に各カウンタ段に付随するセット用回路とクリヤ用回路との双方を含むプログラムバンク（program bank）を含んでいる。各セット用回路は制御回路からのカウンタロード信号（counter load signal）に応答して付随するカウンタ段のセット入力にセット信号を供給しそして各クリヤ用回路はカウンタロード信号とパワーオンRESET信号との１つに応答して該カウンタ段のクリヤ入力に信号を供給する。該クリヤ用回路は有限の持続時間の信号を作るが、該セット用回路は、その１つが該クリヤ用回路信号の持続時間を越える様な、２つの異なる有限の持続時間の何れかを有するセット信号を供給するよう構成されている。該付随するカウンタ段は該セット用回路と該クリヤ用回路とから同時に信号を受信出来て、そして該カウンタ段はより長い信号が該付随するカウンタ段の最初の状態を決定するよう構成されている。該タイマー回路は更に、該カウンタロード｛アールエステー（RST）｝信号と該クロックイネーブル｛シーエルケーイーエヌ（CLKEN）｝信号とを発するために、パワーオンRESET信号と電気的起爆信号とに応答する制御回路を含んでいる。
本発明の１つの側面に依ると、各セット用回路は該セット用回路に該クリヤ用回路信号より長い持続時間のセット信号を供給させるようセット出来る不揮発性のプログラム手段を含んでもよい。オプションでは、各セット用回路はプログラミング入力（programming input）とデータ入力を含んでおり、該不揮発性プログラム手段の状態はプログラミング信号がプログラミング入力で受信された時のデータ信号の状態で決定される。
本発明のもう１つの側面に依ると、該不揮発性プログラム手段はイーイーピーロム（EEPROM）のセルを含んでもよい。
本発明のなおもう１つの側面に依ると、各カウンタ段が付随するセット用回路にデータ信号を供給出来るように該カウンタ段出力は付随するセット用回路のデータ入力に接続されていてもよい。
又本発明は電気的起爆信号受信に続く遅延時間の終了後にタイマー出力信号を出す、上記説明の様にプログラム化可能な或いはプログラム化は可能でない、ロックアウト電子式タイマー回路を提供する。このタイマー回路は、１連の基準クロックパルスを有する少なくとも１つの基準クロック信号を発するために、RESET信号に応答する発振回路（上記説明の様にオプションとして）を含んでいる。リップルカウンタは該基準クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るように構成されている。クロックゲートがあり該クロックゲートがCLKEN信号を受信すると該ゲートを通して該リップルカウンタは該基準クロックパルスを受信する。又制御回路がありそれはリップル方式で接続された３つの制御段（control stages）を有する制御バンク（control bank）を含んでいる。該３つの制御段はロックアウト制御段（lock−out control stage）、カウンタロード制御段（counter load control stage）そしてクロックイネーブル制御段（clock enable control stage）であり、そして各制御段はセット状態とクリア状態とのどちらか１つを持つことがそして各制御段を該クリヤ状態に初期化するRESET信号に応答することが出来るようになっており、各制御段は該制御段の状態を示す信号を供給する出力を有している。該制御回路は更に該クロックイネーブル制御段がセット信号を発生するとCLKEN信号を発生するためのイネーブル優先回路を含んでいる。該制御回路は更に、セット状態とクリヤ状態との何れか１つを持つことが出来てプログラム可能で、不揮発性のロックアウトスイッチ回路を含んでいる。該ロックアウトスイッチ回路は該ロックアウト制御段からの出力信号に応答してセット状態に駆動されそしてそれは少なくとも１つのプログラミング信号に応答してクリヤ状態をとる。該ロックアウトスイッチ回路は該ロックアウト制御段のロジック入力に接続された出力を有しそしてそれが起爆信号を受信した時該ロックアウトスイッチ回路がクリヤ状態にある時だけ信号を該ロックアウト制御段の該ロジック入力に送るよう構成されている。この仕方で、該ロックアウトスイッチは該カウンタロード制御段をそして、その後、該クロックイネーブル段をイネーブルにする。該ロックアウト制御段は、該ロックアウトスイッチがリセットされる迄該ロックアウトスイッチ回路が該制御バンクを再始動する（re−initiating）ことを防止するために該ロックアウトスイッチ回路へ信号を供給する。
本発明のもう１つの側面に依ると、上記説明のタイマー回路をトランスデューサ回路組立体内に組み入れることが出来る。この様な組立体は衝撃波パルスを電気エネルギーのパルスに変換するためのトランスデューサモジュールと該トランスデューサモジュールに固定された電子品モジュール（electronics module）とを含んでいる。該電子品モジュールは遅延回路と起爆素子とを含んでいる。該遅延回路は該トランスデューサモジュールからの電気エネルギーを受けそして蓄積するために該トランスデューサモジュールに接続された蓄積手段と、上記説明のタイマー回路を有する遅延部分からの信号に応答して該蓄積手段内に蓄積されたエネルギーを該起爆素子へ解放するために該蓄積手段を起爆素子に接続するスイッチ用回路とを含んでいる。該タイマー回路は、該蓄積手段内に蓄積されたエネルギーの該起爆素子への該スイッチ用回路による解放を制御するために該スイッチ用回路に動作的に接続されている。該起爆素子は該蓄積手段からエネルギーを受けるためにそしてそれに応答して出力起爆信号を発生するために該スイッチ用回路を通して該蓄積手段に動作的に接続されている。
上記特徴の１つ以上は何れでもデトネータに組み入れられてもよい。この様なデトネータは、例えば、閉鎖端部と開放端部とを有するハウジングを備えており、該開放端部は起爆信号伝達手段に接続するような寸法と形状になっており、この様なデトネータは又該ハウジング内にあり電気的起爆信号を遅延回路の入力ターミナルに送るための起爆信号伝達手段と、出力起爆手段を起爆させるための電力を供給するための電源と、該ハウジング内にあり、ここに説明されたように、含んでいる遅延回路と、そして該蓄積手段の放電後に爆発性出力信号を発生するために該ハウジング内に配置されたデトネータ出力手段とを備えている。
【図面の簡単な説明】
図１は本発明の特定の実施例のデジタル遅延回路のブロック図の略図である。
図2Aは図１の回路のラン制御回路（run control circuit）のブロック図の略図である。
図2Bは図2Aの該ラン制御回路の特定の実施例の回路図の略図である。
図3Aは図１の回路の発振器回路部分のブロック図の略図である。
図3Bは図3Aの該発振器回路部分の特定の実施例の回路図の略図である。
図3Cは図3Bの比較器34eの１実施例の回路図である。
図3Dは図3Bのバイアス回路34sの１実施例の回路図である。
図4Aは図１の回路のカウンタ部分の特定の実施例のプログラム可能なカウンタのブロック図の略図である。
図4Bは図4Aのカウンタの特定の実施例のカウンタ段と付随するセット用回路及びクリヤ用回路との略図である。
図4Cは図4Aのプログラム可能なカウンタのセット用回路の代替えの実施例の回路図である。
図５はトランスデューサモジュールと一緒になった電子品モジュールとスリーブを含むトランスデューサ回路組立体の部分断面斜視図である。
図6Aは本発明の１実施例の密閉された遅延回路を含む遅延デトネータを示す部分断面略図である。
図6Bは図6Aのデトネータの絶縁カップ（isolation cup）とブースタチャージ部品の、図6Aに比して拡大された、図面である。
好ましい実施例の詳細な説明
本発明の電子回路は幾つかの新しい側面の１つ以上を特徴付ける起爆遅延回路を含んでおり、それらはデトネータ遅延回路及び他の回路で相互から独立して使用されてもよいが、ここで説明する１つの回路内に組み合わされるのが好ましい。
本発明の１つ以上の特徴を組み入れた電子的起爆遅延回路（electronic initiation delay circuit）の略図による表現が図１で提供される。起爆遅延回路10は蓄積キャパシタ14により電力を与えられるが該キャパシタはその電荷をピエゾ電気式トランスデューサ12の出力から取っている。該ピエゾ電気式トランスデューサ12は、例えば、デトネーテイングコード（detonating cord）又は衝撃波管（shock tube）の様な非電気的信号伝達ラインによるか又は爆発性材料（explosive material）の僅かな、手近のチャージ（near−by charge）によるかして供給されてもよい圧力パルスに応答して電気エネルギーのパルスを発生することで当該技術では公知である。トランスデューサ12により作られる電気エネルギーは入力ターミナル18aで遅延回路10に電気起爆信号を供給する。該エネルギーの大部分は蓄積キャパシタ14により蓄積され、該キャパシタはその後、起爆遅延回路10に電力を与えそして回路10に接続された半導体ブリッジ｛”エスシービー（SCB）”｝16の様な電気起爆素子を賦活するために電気エネルギーを供給する。
該トランスデューサ及びキャパシタが本発明の該遅延回路を非電気的起爆信号ラインと共に使用されることを可能にしているが、代替えの実施例では、該回路は電気起爆システム、すなわち、起爆信号と、オプションでは、電力と、がフェーズ線に沿って電気信号として該デトネータへ運ばれるシステムに接続されてもよい。高周波電波（radio wave）、ストレー大地電流（stray ground current）、雷、他からの電磁的信号干渉を避けることが望まれる場合非電気的信号伝達ラインがフューズ線より好ましい。見られる様に、ピエゾ電気式トランスデューサ12を励起する圧力パルスは起爆信号を含んでいてもよくそれから該回路は遅れを測り該デトネータを着火する。
典型的実施例では、デトネータ遅延回路10は、共に構成回路を含んでいるトリガー動作部分18と遅延部分28との、２つの主な要素に組立られる。トリガー動作部分18は電源、例えば、蓄積キャパシタ14から電力を引き入れ、そしてキャパシタ14がピエゾ電気式トランスデューサ12から、トランスデューサ12への電流の逆流を禁ずる、例えば、ステアリングダイオード（steering diode）20経由で、電気的エネルギーのパルスを受ける通路を提供する。好ましくは、蓄積キャパシタ14は少なくとも10秒間４マイクロアンペアを供給出来る0.5マイクロファラドのキャパシタを含んでいる。代替えの実施例では、トリガー動作部分18はバッテリーから電力を引き入れている。トリガー動作部分18は、望ましい遅延時間が経過したことを示す、着火信号が該遅延部分28から受信される迄電源からのエネルギーが該電気的起爆素子を起爆させない様な制御可能なトリガー機能を提供する。該トリガー制御機能は電源、例えば、蓄積キャパシタ14、がそれによりエスシービー（SCB）16に接続されるシリコン制御整流素子｛”エスシーアール（SCR）”｝22の様なスイッチ用素子を経由して主に提供される。図解された実施例では、該スイッチ用素子はトリガー制御回路24からの信号受信迄出力ターミナル18bへの、従ってエスシービー16へのキャパシタ14の放電を防止する。望ましい遅延時間が経過したことを示す遅延部分28からのトリガー動作信号に応答してトリガー制御回路24はエスシーアール22を導通状態に引き入れる。又トリガー動作部分18はデトネータ遅延回路10の遅延部分28に電力を供給するキャパシタ14から幾らか電力を引き入れる電圧調製器26を含んでいるのが好ましい。又トリガー動作部分18は、起爆信号を受信すると入力42cを通して遅延部分28に供給される、PROGPと呼称される約12ボルトの信号を発生するセット電圧回路（set voltage circuit）30を含んでいるのが好ましい。該PROGP信号は下記で説明する様に、該遅延部分28により使用される。又トリガー動作部分18は、該起爆信号の受信時に、該電源から得られる、約５ボルトの電力信号VDDを作るよう構成されている。
好ましくは、トリガー動作部分18は誘電体分離バイポーラー相補型金属酸化物シリコン（dielectrically isolated complemetary metal oxide silicon）｛ダイバイシーモス（DI BiCMOS）｝集積回路チップとして作られるがそれはこの様な回路が該回路に電力を与えそして該起爆素子を信頼性高く着火するために必要な大きさの信号を制御するために良く適合しているからである。遅延部分28は標準的シーモス（CMOS）｛相補型金属酸化物シリコン（complementary metal oxide silicon）｝回路チップとしても実施出来る。
好ましくは、該遅延部分28は入力42fを通して該トリガー動作部分18の電圧調整器26からVDDと呼称される電圧レベル（通常約５ボルト）｛時には”ブイデーデー信号（VDD signal）”としてここでは引用される｝に電力を与えられている。入力42fでの該パワーアップブイデーデー（power−up VDD）信号の受信に続いて予め決められた遅延の後、遅延部分28は出力ピン42d上にトリガー動作信号を発生するがそれはエスシーアール22がエスシービー16にエネルギーを与えられるようにトリガー動作部分18のトリガー制御回路24へ運ばれる。好ましくは、遅延部分28は遅延時間を測るタイマー回路32を含む、幾つかの構成回路を有しているのがよい。遅延部分28の該タイマー回路32は発振器34とカウンタ36を含んでいる。好ましくは、タイマー回路32はプログラム可能でありそしてカウンタ36はリップルカウンタ38と該リップルカウンタ38の初期値をセット出来るプログラムバンク40とを含んでいるのがよい。又遅延部分28は、該PROGP信号を受信後、タイマー回路32が過渡的な電力消失の後に再初期化されるのを防止するラン制御回路（run control circuit）46を含んでいることが好ましい。好ましくは、遅延部分28は２つのモードで動作するのがよいが、それは、該回路によりカウントされるべき遅延時間が決定されるプログラミングモードと、トリガー動作部分18から該ブイデーデー電圧レベルに該パワーアップ（power−up）された後それが該遅延時間をカウントする遅延モードとである。下記で説明する様に、ラン制御回路46へ適当な電圧の他の特定の信号が供給されないならば遅延部分28はその遅延モードで動作している。
上記で示す様に、本発明の１つの特徴はパワーオンリセット（power−on reset）、ランシークエンシング（run sequencing）及び該デトネータ遅延回路10の他の機能を制御する信号を発生するラン制御回路46に関する。例えば、下記で更に説明する様に、ラン制御回路46は、一旦該タイマー回路32が遅延モードでカウントを始めると過渡的電力消失後再初期化されないことを保証する。従って、下記で説明する様に、過渡的電力消失が該遅延時間の精度に驚異を与える様なことがあってもラン制御回路46は該デトネータの着火を防止する。
ラン制御回路46は図2Aのその略図による図解を参照すれば理解出来る。図解された実施例では、ラン制御回路46は遅延部分28がブイデーデー電圧レベルにパワーアップされるのに応じる制御パワーオンリセット（”ピーオーアール”）回路（control power−on reset（"POR"）circuit）46aを含んでいる。又POR回路46aは、下記で説明する様に、遅延部分28がそのプログラミングモードにある時該タイマー32をプログラムするために使用されるリセット発生回路48（図１）により発生される優先する（overriding）RESET信号に応答する。POR回路46aは、限られた時間だけ、発振器34へそして少なくとも３つの制御段（control stages）46b、46cそして46dを含む制御バンクの各段へ運ばれるRESET START信号を発生することにより、下記で説明する様に、該ブイデーデー信号として該優先するRESET信号に応答する。好ましくは、各制御段は１つのデータ入力と２つの出力、すなわち、正規と反転との出力を持つよう構成される。制御段46bはロックアウト制御段（lock−out control stage）として参照され、制御段46cはカウンタロード制御段（counter load control stage）として参照され、そして制御段46dはクロックイネーブル制御段（clock enable control stage）として参照される。POR回路46aにより発生されるRESET START信号は各制御段の正規出力をイナクチブ（inactive）又はローの論理状態にセットすることにより該制御段の各々をクリアし、そしてそれは下記で説明する様に、該発振器34を始動する（initiate）。制御段46b、46cそして46dは該発振器34により供給されるクロック信号CLK2Aにより信号を１つから次ぎへ運ぶようリップル方式で相互接続されている。
ラン制御回路46は更にロックアウトスイッチ回路46eを含んでいるがそれはロックアウト制御段46bから入力信号をそして、オフチップの源から、入力42cでのPROGP信号（図１）をそしてV18信号を受信するよう構成されている。該PROGP信号は、トリガー動作部分18が電気的起爆信号と、下記で説明する様に、プログラミング中使用されるV18入力信号を受信した後入力42cで受信される。ロックアウトスイッチ回路46eは、アクチブ状態かイナクチブ状態か何れかを有するロックアウトセル（lock−out cell）（下記で更に説明する）を含んでいる。該ロックアウトセルは不揮発性であるが、それはタイマー回路10の如何なる部分への電力が消失した場合でもその状態は保存されそしてそれは、ここで説明する様に、ロックアウトスイッチ回路46eによる特定の信号の受信の後のみ変化することを意味する。例えば、ロックアウトスイッチ回路46eは不揮発性であるが、消去可能で、電気的にプログラム可能な読み出し専用メモリー｛イーイーピーロム（EEPROM）｝のセルを含んでいる。ロックアウトスイッチ回路46eは、プログラムされた後初めて時間遅延部分28がブイデーデー信号により電力を与えられた時、該ロックアウトセルがアクチブ状態でそしてライン46g上のロックアウト信号の初期状態がアクチブであるように構成される。下記で説明する様に、制御段46bの２つの出力はロックアウトスイッチ回路46eへ供給され、そして制御段46bの正規出力はカウンタロード段46cの入力に追加的に供給される。
カウンタロード段46cの正規出力はクロックイネーブル制御段46dの入力に接続されるのみでなく、下記で説明する様に、カウンタロードRST信号として該タイマーにも供給される。カウンタロード制御段46cからアクチブ入力信号を受信すると、クロックイネーブル制御段46dはその正規出力にイネーブル優先回路46fへ入力として供給されるアクチブ出力信号を、そしてその反転出力にイナクチブ出力信号RESET START Zを発生する。該イナクチブなRESET START Z信号は着火リセット用回路54を解除し（図１）、それにより予め決められた遅延時間後にトリガー動作信号がトリガー動作部分18に供給されるようにする。イネーブル優先回路46fはクロックイネーブル制御段46dの出力とそして、下記で説明する源から、HVと呼称される信号とを受信するが後者は遅延部分28がそのプログラミングモードにある時供給される。イネーブル優先回路46fは、もしそれがアクチブなHV信号を受信しなければ、それが段46dからアクチブ信号を受信するとクロックイネーブル信号CLKENを発する。かくしてイネーブル優先回路46fはアクチブなHV信号によりデイスエーブル（disabled）となる。
該遅延モードで遅延部分28がパワーアップすると、ライン46g上のロックアウト信号がそのアクチブ状態に置かれそしてPOR回路46aは制御段46b、46c及び46dをクリアし、すなわちそれらの正規出力はイナクチブとなる。一旦該POR回路46aの時間が終了しそしてRESET START信号がイナクチブになると、ロックアウト制御段46bはクロック信号CLK2Aのパルスの受信に応答し、すなわち、それはライン46g上のロックアウト信号の論理状態に従う正規出力信号を発生することにより”クロック動作する（clocks）”。イナクチブからアクチブへの制御段46bの正規出力でのこの変化はロックアウトセルを消し、すなわち、該セルをイナクチブ状態とするが、ロックアウトスイッチ回路46eはPOR回路46aが次のRESET START信号を発生しない限りライン46g上でアクチブなロックアウト信号を保持する。ライン46j上のロックアウト制御段46bのアクチブな正規出力は、次のクロックパルスで、カウンタロード制御段46cからの出力を賦活する。段46cからの該アクチブ出力はRST信号とクロックイネーブル制御段46dへのアクチブ入力を供給する。アクチブ入力で以て、次のクロックパルスは段46dにイネーブル優先回路46fへ正規出力上でのアクチブ信号を供給させる。次いでイネーブル優先回路46fはアクチブクロックイネーブル信号CLKENを作る。又クロックイネーブル制御段46dへの該アクチブ入力は段46dにその反転出力上にイナクチブ信号を供給させ、すなわち、該RESET START Z信号はこれでイナクチブになる。ロックアウト制御段46bへ供給されるライン46g上の入力信号がアクチブである限り、次のクロックパルスCLK2Aは段46bからの出力状態に影響しない。かくして該アクチブRST及びCLKEN信号と該イナクチブRESET START Z信号とは、もう１つのRESET START信号が該制御段をクリアする迄、すなわち、該POR回路46aが再賦活される迄、作られ続けることになる。
該RST信号と該CLKEN信号とは下記で説明する様に該デトネータ遅延回路の動作には必要である。これらの信号がリップル方式で接続された段の出力から得られるので、該RESET START信号が沈んだ後制御段46b、46cそして46dがクロックパルスCLK2Aを受信した時ロックアウト回路46eから受信される、ロックアウト制御段46bへの入力がそのアクチブな状態にないならばそれらは作られないことは理解されるところである。しかしながら、ロックアウトスイッチ回路46eは、パワーアップ後ライン46g上に該アクチブ信号を発生するその能力が該ロックアウトセルのアクチブ状態に依存するように構成されている。上記説明の様に、ロックアウト制御段46bはロックアウトスイッチ回路46eに該ロックアウトセルを取り消させる。かくして、例え新しいRESET START信号が受信され、制御段46b、46cそして46dがクリアされても、該RST及びCLKEN信号は発生されないが、それはライン46g上の該信号がイナクチブであるからである。換言すれば、制御回路46は、ここで説明する様に該ロックアウトセルが再賦活される迄タイマー回路10の次ぎの動作をロックアウト（lock out）する。
正規の遅延モード動作でラン制御回路46により作られる該RST信号はタイマー回路32と着火リセット回路54とに運ばれる（図１）。正規の遅延モード動作でラン制御回路46により作られるアクチブなRESET START Z信号は、例えば、パワーアップ時の、該RESET START信号に応答してのみ着火リセット回路54へ運ばれる。該アクチブRESET START Z信号は出力42dを通してトリガー動作部分18へトリガー動作信号を供給するためにそれが着火出力回路44をイネーブルに出来ないように着火リセット回路54をそのリセット状態に保持する。着火リセット回路54は、イナクチブなRESET START Z信号と該RST信号と（それらは該RESET START信号が沈み込みそして制御段46b、46cそして46dが信号CLK2Aから１連のクロックパルスを受信した後発生さする）を受信すると着火出力回路44を初期化するため該回路へ運ばれるCNDと呼称される信号を発生するよう構成されている。かくして、カウンタ38からタイマー出力信号を受信すると、該着火出力回路44（図１）はピン42d上にトリガー動作信号を発する。
ロックアウトスイッチ回路46eへのV18及びPROGP信号用入力は、上記説明の、ラン制御回路46のロックアウト機能をバイパスさせるため、すなわち、ラン制御回路が、下記説明の様に、プログラミングの目的で、次のタイマー機能をロックアウトせずに該発振器34とかくしてイネーブルタイマー32とを始動出来るようにするため使用される。
本発明のラン制御回路の特定の実施例の回路図の略図が図2Bに示されている。図2Bを参照すると、正規の動作中、該セット電圧回路30（図１）がPROGP信号（約12ボルト）を発生しそして該POR回路46aが該RESET START信号を発すると、ロックアウトスイッチ回路46eのイーイーピーロム（EEPROM）のセルのプログラムゲート（program gate）149はローに保持されその結果トランジスタI51のドレーンはライン46g上での信号の状態を決定することが分かる。該遅延部分28がプログラムされる時イーイーピーロム（EEPROM）のセルI49が高インピーダンスモードに予めクリアされていると仮定すると、トランジスタI51のドレーンはハイとなり、かくしてライン46g上でロックアウト制御段46bへアクチブなロックアウト信号を供給する。後で、段46bの出力がトグル（toggle）すると、トランジスタI52のゲートはローに駆動される。イーイーピーロム（EEPROM）のセルの該プログラムゲートI49をローに保持しつつあったトランジスタI57を含む、プログラムゲートは次いで解除され、そしてイーイーピーロム（EEPROM）のセルI49は導通状態へ進むことが出来る。上記説明の様に、この条件は過渡的な電力消失によるRESET STARTの発生時に制御段46bへの”恒久的（permanent）な”イナクチブ入力を供給する。タイマー32の将来の再スタートはデイスエーブル（disabled）とされるが、それはトランジスタI51のドレーンはローとなりそしてライン46g上の信号はイナクチブとなるからである。もし、続くRESET START信号がPOR回路46aにより発生されるキャパシタ14とトリガー動作部分18との間の、例えば、間欠接続から生ずる過渡的電力消失による場合は、イーイーピーロム（EEPROM）のセルI49はクリアされずそして該制御段はロックアウトされた儘に留まる。
該ラン制御回路46が依存する該CLK2A信号源は従来のどんな発振器回路でもよい。しかしながら、本発明は図3Aに略図で図解される新しい発振器を提供する。広義で説明すると、発振器34はRC回路に充電されたキャパシタの放電をもたらすことにより動作する。該キャパシタにより担われる電荷は比較器によりモニターされるが該比較器は該キャパシタ電圧が基準電圧REFより低下した時、すなわち、該キャパシタが放電状態になった時信号を発生する。該信号はスイッチ手段により使用されるが、該手段は充電キャパシタを放電キャパシタと交換しそして該放電キャパシタをREFを越える電圧にそれを充電する電源に接続する。それで、他の実施例では２つより多いキャパシタが使用されてもよいが、該発振器は、典型的に、２つのキャパシタを含んでいる。
図3Aで略図で描かれている実施例を参照すると、該発振器34は第１のキャパシタ34aと第２のキャパシタ34bとを含んでいる。スイッチ回路34cは１つのキャパシタをノード34dに接続されたオフチップ（off−chip）の抵抗器へ接続する働きをするが該抵抗器を通して該キャパシタは放電される。ノード34dの抵抗器はSETR入力42g（図１）で該チップに接続される。又スイッチ回路34cは相手方のキャパシタを充電源に接続する。ライン34i上の受信信号に応答して、該スイッチ回路34cは該２つのキャパシタの位置を有効に逆にする。該キャパシタ電荷、すなわち、ノード34dを通して放電されつつあるキャパシタ上の電荷又は関連する電荷、例えば、ノード34d上の電荷、は比較器34eにより基準電圧と比較される。該キャパシタ電荷が該基準電圧より下に低下すると、比較器34eは信号を発生するがそれはラッチ34fに運ばれる。該比較器信号を受信すると、ラッチ34fはライン34g上で該発振器の出力信号と見なされる信号を発生する。又ラッチ34fの出力はスイッチ信号ライン34iに沿って、スイッチ回路34cへスイッチ信号として供給されてもよい。かくして、キャパシタ34aと34bは交互に充電及び放電され、ラッチ34fはクロック信号を含む１連のパルスを発生する。図3Aに示す様に、ライン34g上の該クロック信号はCLK2Aと呼称され、そしてこれはラン制御回路46のリップル動作を駆動するクロック信号である。又図3Aはクロックゲート34hを図解しており該クロックゲートはラッチ34fから出力信号を受信するがしかしラッチ34fにより作られた該クロック信号に対応するCLK2信号を作るためにはラン制御回路46からCLKEN信号を必要とする。該CLK2信号は該リップルカウンタをインクリメント（increment）するため使用される。一緒に、該カウンタと該発振器とはタイマーを含んでおり、それの動作はクロックゲート34hを通してラン制御回路46により制御されている。アクチブなCLKEN信号がなければ、例えラッチ34fが遅延部分28内のどこかで使用するためにCLK2Aを発生しつつあってもクロックゲート34hは該CLK2信号を発生しない。かくして、該タイマーの動作は概してそして、特に、該クロックパルスに応答する該カウンタの動作は、アクチブなCLKEN信号の存在に依存する。
該発振器の周波数は各出力Ｑ、QZが与えられた状態に戻る周波数、例えば、出力Ｑがハイ又はアクチブ状態へトグル（toggle）する周波数である。ノード34dでの該抵抗器の抵抗値がそれに接続されたキャパシタの放電用特定数に影響することそして該抵抗器は望ましい発信周波数を生ずるよう選び得ることは当業者には理解されるところである。該発振器は、例えば、約50マイクロ秒の周波数又は周期を有してもよい。
本発明に使用する発振器の特定の実施例の回路の略図が図3Bに示されている。ここで第１のキャパシタ34aと第２のキャパシタ34bとがスイッチ回路34cを含むトランジスタの集まりの中に埋め込まれていることが分かる。スイッチ回路34cは放電キャパシタを再充電用に電源に有効に接続し一方充電キャパシタを放電されるべくノード34dで抵抗器に接続している。又ラッチ34fの出力は２つの出力ＱとQZを含んでいることそして該出力Ｑはライン34iQを介してトランジスタ34jと34kを制御する一方該出力QZはライン34iQZを介してトランジスタ34mと34nとを制御していることが分かる。共に、ラインiQと34iQZとは図3Aのスイッチ信号ライン34iを含んでいる。
発振器34（図3B）は、テスト又はプログラミングの目的で大きなキャパシタンスがノード34d上で該抵抗器に課された時でもパワーアップ時該発振器の動作を始動するために充電制御回路34pと、フリップフロップ34qと、スタートアップ回路34rとそしてバイアス回路34sとを含む強制スタート回路（図3B）を含んでいる。パワーアップ時、充電制御回路34pはトランジスタ34tと34uとをオンにして、かくしてキャパシタ34a、34b用の充電過程を始めそしてノード34d上の何等かの漂遊容量を無効化する。該RESET START信号がアクチブになると、スタートアップ回路の出力はフリップフロップ34qの出力信号Ｑをローにさせて、そのためトランジスタ34tと34uに供給された”オン”信号はオンに留まっている。充電は比較器34eによりINPで検出された該キャパシタ電圧が2/3VDDを越える迄継続される。その点で、比較器34eはハイの状態にスイッチし、充電制御回路34pに接続されているフリップフロップ34qの出力Ｑをハイにさせる。対応して、充電制御回路34pはトランジスタ34tと34uをオフにする。比較器34eへの該INP入力での圧力は次いで降下を始め、ノード34dでの抵抗器を通してキャパシタ34aを放電させる。INPが2/3VDDより下へ降下すると、該比較器はロー状態にスイッチして、ラッチ34fにトグルさせる。次いで正規の発信器機能が上記説明の様に進行する。
図3Cは比較器34e用の好ましい回路構成を示すが、それは高ゲインで、２段で、低消費電流で、速いスイッチ作用の回路の実施例である。バイアス入力信号はM9,M8,M7そしてM5で電流ミラー方式になっている。トランジスタM1、M2,M3そしてM4は入力差動増幅器の第１段を含みそしてトランジスタM13,M14,M15そしてM16は該第２段を含んでいる。
図3Dは図3Bのバイアス回路34s用の好ましい回路構成を図解している。トランジスタb5はRESET START信号受信時４つのトランジスタのセットb1、b2,b3及びb4がパワーアップされることを保証している。該４つのセットはｐ型とｎ型のトランジスタの間のしきい電圧（threshold voltages）の差を利用することによりシーモス製造（CMOS manufacturing）に於いて典型的な回路変動以上に安定な電源を供給する。回路34sの残りのトランジスタは比較器回路34eのバイアスをセットしそして該スタートアップ回路34rにより引き込まれる電流を制限する。
発振器34（図3A）からのクロック信号は、クロックパルスの指定された数をカウント後タイマー出力信号を発生するようプログラムされる何等かの従来型のリップルカウンタへ供給されてもよい。しかしながら、本発明の１つの側面はデトネータ回路に使用出来る新しいプログラム可能なカウンタ36（図１）に関する。プログラム可能なカウンタ36はリップル方式（ripple fashion）で配置された複数のカウンタ段（Ｄ型ラッチの様な）を含むリップルカウンタ38を有している。各カウンタ段38a、38b、他（図4A）は”セット（set）”状態と”クリア（clear）”状態とのどちらか１つを取ることが出来てそして該カウンタ段の状態がそれにより初期化される入力を含んでいる。各カウンタ段はそのカウンタ段の状態を示す信号を供給するための少なくとも１つの出力を含んでいる。典型的には、該出力はＱと呼称されそして各カウンタ段は又反転出力、例えば、QZも供給する。又プログラム可能なカウンタ36は複数のセット用回路40a、40a'、他と複数のクリヤ用回路40b、40b'、他を含むプログラムバンク（program bank）を有しており、各カウンタ段に付随したセット用回路とクリヤ用回路がある。セット用回路40a,40a'、他とクリヤ用回路40b、40b'、他の出力は付随するカウンタ段の適当な入力に接続されておりそして該セット用回路、クリヤ用回路そしてカウンタ段は、セット用回路からのアクチブ信号が該カウンタ段をセット状態に置きそして該クリヤ用回路からのアクチブ信号が該カウンタ段をクリヤ状態に置くよう構成されている。該カウンタ段は、クリヤ信号とセット信号とが同時に受信された時、より長い持続時間の信号が該カウンタの状態を決定するように構成されている。リップルカウンタ38は反転回路を有しており、それはVEN信号を発生するため該PROG回路52（図１）により発せられた該PROG信号の極性を反転させる。
第１のカウンタ段38a（図4A）は発振器からクロックパルスを受信しそして図2Aを参照して上記で説明したゲートされた（gated）クロック信号CLK2を受信してもよい。セット用回路はVPP、VEN、（該PROG回路52からの）そしてRSTと呼称される信号用の入力を有し、クリヤ用回路はリセット発生回路48（図１）からのRST信号及びRESET信号用の入力を供給される。
各セット用回路はそれが、それぞれ、長いか又は短い持続時間のセット信号を発生する２つの状態の何れかをとることが出来る。セット用回路の状態は適当なデータ入力Ｐで供給されるデータ信号により固定出来る。好ましい実施例では、下記で説明する特定のプログラミング方法を実現するために付随するカウンタ段からの出力信号がセット用回路のデータ入力Ｐにデータ信号を供給する。
プログラミングを実施するために、遅延部分28（図１）は制御入力42a、電力入力42f（典型的には約５ボルトである、VDDと呼称される電力信号用）、リセット発生回路48そしてプログラム入力42b（時時V18と呼称される）を含んでおり、後者は下記で説明する様に、多関数入力（multi−function input）である。
図4Aで略図的に図解されている該カウンタのプログラミング手順は次ぎの様である。最初に、外部プログラミング装置から入力42bと42f（図１）に約５ボルトのパワーアップ信号が供給される。外部装置から入力42aを介してリセット発生回路48へ論理ハイの又はアクチブのCONTROL信号が供給される。リセット発生回路48はRESET信号を発生するがそれはラン制御回路（図１）のPRO回路46a（図2A）に供給され、内部PRO機能に優先しそして該遅延部分28の全体をリセットする。該CONTROL信号がローに引かれると、該POR回路46a（図2A）は該ラン制御段をリセットしそして該発振器回路34を賦活するRESET START信号を発生する。発振器34はサイクル動作を開始しそして該ラン制御回路46の制御段を駆動する。回路46fがCLKEN信号を発生すると、クロックパルスが該リップルカウンタ38へ開放され、該カウンタはインクリメントを開始する。該発振器34とカウンタ36とは望ましい時間の間サイクル動作出来るようになり、その点に於いて入力42bの該信号はVDDより少なくとも１ボルト高く、すなわちVDD＋１になる。好ましくは、入力42bの該信号は最初はVDDより0.5ボルト低く（すなわち、VDD−0.5）そして該望ましい時間が過ぎた後はVDDより２ボルト高く（VDD＋２）であるのがよい。
図１に示す様に、入力42bはV/H回路50に接続されているがそれは入力42bからの種々の信号間を緩衝しかつ区別してそして適当な出力信号を発生する。42bの該信号が該望ましい遅延時間の終了時にVDDを１ボルトより多く越える程増加すると、該V/H回路はHV信号を作りそれはラン制御回路46の回路46f（図2A）へ運ばれる。回路46fはCLKEN信号の賦活を止めることにより応答し、かくして該発振器がゲート34h（図3A）を経由して該カウンタを更にインクリメントするのを防止することにより該タイマーを停止する。又V/H回路50は入力42bの該信号が６ボルトを越える時は何時もプログラミング信号VPPを作る。（VPP信号の効果は下記で更に説明する。）従って、入力42bに導入された少なくとも0.5VDDの信号はPROG信号の発生と言う結果になる。入力42bのVDD＋１を越える信号は該カウンタを止めるHV信号の発生となり、そして入力42bの６ボルトを越える信号はVPP信号の発生となる。プログラミング中は、入力42aの信号は約14ボルトに達し、そしてロックアウトスイッチ回路46e（図2A）はこの様な信号がその上のロックアウトビット（lock−out bit）をリセットするように構成されている。
上記説明の様なV/H回路50の機能を考慮すると、入力42aに、入力42aでの制御信号と同時に0.5VDDとVDD＋１との間の初期信号（initial signal）を供給すること（そのどちらもリセット発生回路48に接続されている）は該リップルカウンタ38をクリヤしそしてPOR回路46a（図2A）をリセット状態に保持するRESET信号を発生する。該CONTROL信号がローになると、該内部POR機能は終了し、該発振器34（図１）はスタートし、そして該カウンタ段はインクリメントをする。望ましい時間が過ぎた後は、入力42aの信号はVDD＋１より高く上げられ、V/H回路50に前記説明の様に該カウンタを停止するHV信号を発生させる。次いで入力42bの信号は少なくとも６ボルトのレベルまで増加されるが、それはV/H回路50にプログラミング信号を発生させ、該信号はセット用回路の状態がセッティング回路のデータ信号の状態で決定されるようにする。又高レベルのV18信号は次のタイマー機能を許可するために該ラン制御回路46の該ロックアウトビットをリセットする。かくして、該CONTROL信号を始動しそして終了させることと入力42bの信号を適当に調節することとにより、正規動作で起こるパワーアップシークエンス（power−up sequence）とクロック動作（すなわち、42cでのPROGP信号となる入力18aでの入力信号の結果として）が外部プログラミング装置による望ましい遅延時間の測定と同期されるが、それは望ましい遅延時間で該タイマー回路を適当にプログラムするためである。
図解された好ましい実施例では、セット用回路は付随するカウンタ段からの出力信号を受信するので、該カウンタが停止する時、すなわち望ましい時間の終了時、各カウンタ段の状態は付随するセット用回路の状態により反映される。好ましくは、各セット用回路は該セット用回路への入力データ信号の状態によりプログラムされるイーイーピーロム（EEPROM）のセルの様な不揮発性の回路素子を含むのがよい。従って、一旦該セット用回路の状態がプログラムされると、電力は該タイマー回路から撤回されそして該望ましい遅延の終了時の該カウンタの構成が保持される。
動作時は、一旦該タイマーがRESET信号に応答してリセットされると、該カウンタ段の初期状態は付随するセット用回路からロード（load）されねばならない。これは該RST信号が図2A及び2Bで図解されるラン制御回路により発生されると達成される。該RST信号は各カウンタ段に付随するセット用回路及びクリヤ用回路の両者が該カウンタ段へ信号を伝えられるようにする。
該セット用回路と該クリヤ用回路とは、該RST信号パルスがローとなった後、それらがそれらの信号を該付随するカウンタ段へ同時にしかし異なる時間の間発生するように構成されている。一般に、該セット用回路はそれらがプログラムされてない時、該セット用回路の時定数が該クリヤ用回路の時定数の約２分の１となるよう構成されている。従って、該クリヤ信号は、プログラムされてないセット用回路のセット信号に対し、より長い持続時間であり、そしてそれに優先し、そして該カウンタ段はクリヤされる。他方、該セット用回路は、もし該不揮発性プログラム手段、例えば、該イーイーピーロム（EEPROM）のセルがプログラムされた場合、該セット用回路の時定数は該クリヤ用回路の時定数を越えて伸ばされるので、該RST信号が消えた後、該セット信号は該クリヤ信号に優先しそして該カウンタ段はセットされるか又は該セット用回路のプログラミングで（with the programming of the setting circuit）”ロードされる（loaded）”ように構成されている。
本発明のカウンタで使用されるセット用回路及びクリヤ用回路の特定の実施例用の追加的な詳細が図4Bで見られるが、それはその付随するセット用回路40a"と付随するクリヤ用回路40b"を有するカウンタ38'を示している。セット用回路40a"でQ2は不揮発性のイーイーピーロム（EEPROM）のセルを示している。
一旦プログラミングが完了すると、入力42cと42fとで次ぎに受信した信号PROGPとVDDは、それぞれ、POR回路46aに遅延部分28の種々の回路要素用のRESET START信号を発生させ、そしてそれは発振器34に機能を開始させる。該PROGP信号と発振器34の最初のパルスとがラン制御回路46により受信されると、ラン制御回路46は該RST信号と、該CLKEN信号と、そして遅延部分28内の他の回路を機能させるRESET START Z信号とを作る。同時に、ラン制御回路46のロックアウト部分、すなわち、ロックアウトスイッチ回路46eは該ラン制御シークエンスの次ぎの動作を防止するようセットされる。従って、タイマー動作が始まった後の入力42fでの過渡的な電力消失の場合には、入力42fへの電力の回復では該カウンタへの再ロード動作又は該タイマーの再始動にはならないが、それは電力の消失の前にセットされた、ラン制御回路46の不揮発性のロックアウトセルはラン制御回路46がこれらの機能をイネーブルにするのを防止するからである。特に、ロックアウトスイッチ回路46eは遅延部分28への電力の消失と再印加（re−instatement）に拘わらずイナクチブ出力信号を発生し続け、そしてロックアウト制御段46bにより受信された該イナクチブ信号はアクチブなRST及びCLKEN信号を回避する。かくして、本発明の遅延回路は、もし該遅延時間の間に過渡的電力消失が起こっても該デトネータが着火しないことを保証する。
本発明のプログラム可能な電子的タイマー回路の代替えの実施例では、セット用回路の不揮発性プログラム手段はイーイーピーロム（EEPROM）のセルの代わりにフュージブルリンク（fusible link）を含んでいる。この様なセット用回路の回路図が図4Cに示されている。セット用回路140a"は図4Bのセット用回路40a"と同じ信号用の入力、すなわち、VEN,VPP,RST,データ（Ｑ）を有し、そして同じ出力信号、SDN（セット）｛SDN（set）｝を発生する。セット用回路140a"のプログラミング、及びそれからの付随するカウンタ段のロード動作はイーイーピーロム（EEPROM）のセルを有するセット用回路用と概ね同じ仕方で達成される。しかしながら、該プログラミング手順は該フュージブルリンク142を接続して残すか又はそれを開かせることになる。特に、対応するカウンタ段からのアクチブ信号が該プログラミング過程中に該データ入力で受信されると、フュージブルリンク142は接続した儘で留まっている。次ぎに、該プログラムバンクのセット作用（setting）が該カウンタにロードされると、該接続されたフュージブルリンクはセット用回路140a"の出力信号を有効にショートさせる。従って、該クリヤ用回路からのクリヤ信号は該セット用回路からのセット用信号より長く続き、そして該対応するカウンタ段はクリヤされる。逆に、プログラミング中に該データ入力でイナクチブ信号又は”ゼロ”が受信されると、セット用回路140a"はセット用信号（SDN）を作ることが出来て、それは付随するクリヤ用回路からのクリヤ用信号よりも長く続き、そして該カウンタ段は次いでセットされる。
典型的に、フュージブルリンクを開くのはイーイーピーロム（EEPROM）のセルをセットするより多くの電流を要する。従って、セット用回路140a"は図4Bのセット用回路40a"とは幾分異なる構成を有する。例えば、シーモス（CMOS）回路と両立する電圧でフュージブルリンクを切るために充分な電流を取り扱えるように、セット用回路140a"の回路素子I12とI14はQ1とQ4の様な回路40a"の対応する素子よりも大きい。
代わりのプログラミング方法はヒューズ切断電流を制御するために望ましい時間用のカウンタをランさせカウンタ段からの出力信号を使用する代わりにレーザを使用して適当なフュージブルリンクをトリム（trim）（すなわち、切る）することである。この代替えの手法では、前記のプログラミング方法に於けるよりもより多くの信頼性を発信器周波数の精度に置くことが出来る。該前記説明の方法では、該回路は外部の既知のクロックに対して測定された時間の間走ることが出来て、そして該望ましい時間に到達すると、該カウンタは停止しそして該プログラムバンクは該カウンタ段の出力信号によりプログラムされる。かくして、全てのタイマーは例え発振器周波数（そして従って該プログラムのカウント）がチップからチップで変化しても外部クロックによりカウントされた時間を測定する。しかしながら、トリムする方法は発振器周波数の変動に感応せずそしてもし発振器周波数に進みがあると既知である場合既知の遅延を確定するのみしか出来ない。従って、該トリム方法は発振器の製作により高い精度を要する。
図１の実施例では、デトネータの起爆用にエスシービー（SBC）の着火を制御するために遅延部分28がトリガー動作部分18と接続されて使用される一方、遅延部分28に供給された該起爆信号の受信から予め決められた時間内に動作しなければならない何れの装置をも制御するために遅延部分28により作られたトリガー動作信号を使用出来る。
同様に、プログラム可能なタイマー回路32は電子的にプログラム可能でそして不揮発性のタイマーが必要な、デトネータと異なるどんな装置でも使用出来る。同様に、タイマーの１部として有利に使用される、発振器34はクロックパルスを要する如何な他の装置の１部としても使用され得る。
本発明の電子的遅延回路はデトネータへの便利な組み入れ用に一般的に図５で示すトランスデューサ−回路組立体に組み入れ可能である。トランスデューサ−回路組立体155はそれに取り付けられた起爆素子146｛例えば、エスシービー（SCB）｝を有する図１の遅延回路10を含む電子品モジュール154を含んでいる。図５は、付随する抵抗器134d（ノード34dに取り付けられた、図3A）を有する遅延部分28,トリガー動作部分18、蓄積キャパシタ14,オプションのブリード抵抗器116（上記説明のロックアウトの特徴を含まない実施例で、キャパシタ14が充電後にもし該デトネータが着火に失敗した場合キャパシタ14をゆっくり放電させるための）そして蓄積キャパシタ14が放電される出力ターミナルを提供する出力リード137を含む、遅延回路10の種々の部品を示している。これらの種々の部品はリードフレームの格子状の部分又はトレース（traces）141上に設置されそして、出力リード（又は出力”ターミナル”）137を除くと、密閉部（encapsulation）115内に配置される。該トランスデューサ−回路組立体155は、半導体ブリッジ16（出力リード137間に接続されている）と、密閉部115のネック領域144上にクリンプされそして起爆チャージ146aを半導体ブリッジ16とエネルギー転送関係にあるよう保持する起爆シェル146b内に、ビーエヌシーピー（BNCP）［テトラアミン−シス−ビス（tetraammine−cis−bis）｛５−ニトロ−２エイチ−テトラゾラト−エヌ２（５−nitro−2H−tetrazolato−N²）｝コバルト（III）パークロレート（perchlorate）］、デーエックスエヌ−１（DXN−１）、デーデーエヌピー（DDNP）、アジ化鉛又はスチフニン酸鉛（lead styphnate）の様な微細粒子の爆発材料を含むのが好ましい起爆チャージ146aとを含んでいる。起爆チャージ146aはその理論的最大密度｛テーエムデー（TMD）｝の80％より少ない密度で起爆シェル146b内に加圧されるのが好ましい。例えば、該起爆ユニットは約6.895メガパスカル｛約１、000ピーエスアイ（psi）｝の圧力でシェル146b内に加圧されてもよい。好ましくは、エスシービー16は、エスシービー16が起爆チャージ146aの中へ突出し、そしてそれに囲まれることを可能にする仕方で出力リード137へ固定されるのがよい。代わりに、この様な材料は該エスシービー上に付けられるスラリー（slurry）か又はビード混合物（bead mix）の形式で与えられてもよい。出力起爆素子146はデトネータの出力手段の１部を含みそして、例えば、下記で説明する様に、トランスデューサ−回路組立体155がその中に配置される該デトネータの基部チャージ（base charge）又は”出力（output）”チャージを起爆するために使用されてもよい。
密閉部115は好ましくは長手方向に伸びる突起した峰又はフイン（それは図５で見えない）のみに沿ってスリーブ121と係合しかくして該フインの間で密閉部115の周りの外周領域で密閉部115とスリーブ121間にギャップ148を確定するのがよい。（代わりに、密閉部115はオプション的にスリーブ121と全域で接触する衝撃吸収材料を含んでもよい。）密閉部115はオプション的には、テストリード152を接近可能（accessible）にするが好ましくは該リードに密閉部115の表面プロフアイル内に留まらせすなわち該リードが好ましくはギャップ148内に伸びない様にするスカラップ（scallops）150を形成してもよい。もしスカラップ150が省略される場合は、該テストリードは該囲んでいるエンクロージャ（enclosure）に接触するようにギャップを跨いで伸びはしないことが好ましい。従って、種々の回路素子、出力起爆素子146そして密閉部115を含む該電子品モジュールがスリーブ121内に置かれる前に、リード152の様なリードは該組立られた回路をテストするために接近可能になっている。次いで、電子品モジュール154はスリーブ121内に挿入されそしてリード152はスリーブ121とは接触しない。
電子品モジュール164は出力リード137と蓄積キャパシタ14がそれを通して充電される起爆入力リード156とが電子品モジュール154のそれぞれの相対する端部から突出するように設計されている。トランスデューサモジュール158はトランスデューサ密閉部164内に囲まれたピエゾ電気式トランスデューサ12と２本の転送リード162とを含んでいる。トランスデューサ密閉部164はトランスデューサモジュール158が入力リード156と接触するリード162を有してスリーブ121の端部上に固定され得るようにスリーブ121と係合するような寸法と構成を有している。好ましくは、密閉部115、スリーブ121そしてトランスデューサ密閉部164は、図５に示す様に組み立てられた時、密閉部115とトランスデューサ密閉部164の間に166で示されたエアギャップが確立されるような寸法と構成を有するのがよい。この仕方で、電子品モジュール154はピエゾ電気トランスデューサ12に電子品モジュール154を起動させる電気パルスを創らせるデトネーション衝撃波（detonation shock wave）から少なくとも部分的には遮蔽される。この様なデトネーション衝撃波により課される圧力はトランスデューサモジュール158を通して電子品モジュール154上より寧ろ、力の矢印168で示す様に、スリーブ121上に転送される。種々の回路パッケージ（circuit package）と素子はリードフレームの金属トレース（metal traces）141上に、又は、代わりに、チップオンボード型の配置（chip−on−board type arrangement）内のポリマー又はセラミックの基盤上に直接設置されてもよい。
今度は6Aを参照すると、本発明の電子品モジュールを有する遅延デトネータ200の１実施例が示されている。遅延デトネータ200は開放端部212aと閉鎖端部212bとを有するハウジング212を備えている。ハウジング212は電気的に導電性の材料、通常はアルミニウムで作られ、そして好ましくは従来のブラースチングキャップ（blasting cap）、すなわちデトネータの寸法と形状であるのよい。デトネータ200は電気的起爆信号を該遅延回路へ発送するための起爆信号伝達手段を含んでいる。上記で示す様に、該起爆信号伝達手段は該遅延回路の入力ターミナルに接続されたフューズ線を単に含んでいてもよい。しかしながら、好ましくは、該デトネータは非電気的システムの１部として使用されそして該起爆信号伝達手段は非電気的信号伝達ライン（例えば、衝撃波管）の端部と、ここで説明する、非電気的起爆信号を電気的信号に変換するためのトランスデューサとを含んでいるのがよい。図解された実施例では、該遅延デトネータ200は、図解された場合は、衝撃波管210と、ブースタチャージ220とそしてトランスデューサモジュール158とを含む非電気的起爆信号手段に接続されている。衝撃波管のほかの、デトネーテイングコード（detonating cord）、低エネルギーデトネーテイングコード（low−energy detonating cord）、低速衝撃波管（low velocity shock tube）などの様な非電気的信号伝達ラインが使用されてもよいことは理解される。当業者には公知である様に、衝撃波管は、点火時に、低エネルギー衝撃波が該管を通して伝播されるように内壁が起爆性材料でコートされた中空のプラスチックチューブ（hollow plastic tubing）を含んでいる。例えば、1986年８月26日に発行されたスレソン他（Thureson et al）の米国特許第4,607、573号を参照されたい。衝撃波管212はチューブ210を取り囲むアダプタブッシング（adapter bushing）214によりハウジング212に固定される。ハウジング212は、衝撃波管210をハウジング212内に固定しそしてハウジング212と衝撃波管210の外面との間に環境的な保護シールを形成するためにクリンプ（crimps）216、216aでブッシング214にクリンプされる。衝撃波管210のセグメント210aはハウジング212内に伸びそして静電気防止絶縁カップ（anti−static isolation cup）218の極近くに、又はそれと突き合わせ接触して端部210bで終了する。
絶縁カップ218はハウジング212の内部に摩擦嵌合（friction fit）をしておりそして、例えば、炭素充填のポリマー材料（carbon−filled polymeric meterial）の様な半導電性材料（semi−conductive material）製であるので、衝撃波管210に沿って移動する何等かの静電気を放散するために衝撃波管210からハウジング212への導電性接地通路を形成する。この様な絶縁カップは当該技術で公知である。例えば1976年９月21日発行のグラデン（Gladden）の米国特許第3,981,240号を参照されたい。低エネルギーブースタチャージ220は静電気防止絶縁カップ218に隣接して位置付けされている。図6Bで最も良く分かるが、静電気防止絶縁カップ218は、当該技術で公知の様に、概ね円筒形の本体（body）（それは通常、より大きい直径の端部がハウジング212の開放端部212に向かって配置された切頭円錐の形である）を有しているが、それは薄く、破裂し得る膜218bで入り口室（entry chamber）218aと出口室（exit chamber）218cに分けられている。衝撃波管210の端部210b（図6A）は入り口室218a内に受けられている（衝撃波管210は図解の明確化のため図6Bでは示されてない）。出口室218cは、相互間で信号の相互転送関係に配置されている衝撃波管210の端部210bとブースタ火薬220との間に空気スペース又はスタンドオフ（stand−off）を供給している。動作時は、該衝撃波管210の端部210bから発射された衝撃波信号は膜218bを破裂させ、出口室218cにより供給される該スタンドオフを横切りそしてブースタチャージ220を起爆する。
ブースタチャージ220は少量のアジ化鉛｛又はビーエヌシーピー（BNCP）の様な適当な第２の爆薬材料｝の様な第１の爆薬224を含んでいるが、それはブースタシエル232内に配置されそしてその上には第１のクッション素子226が配置されている（図解の容易化のため図6Aでは示されてない）。薄い中央の膜を除いて、形状が環状である、第１のクッション素子226は絶縁カップ218と爆薬224との間に配置され、そして爆薬224を製造時にその上に課される圧力から保護するために役立っている。
絶縁カップ218、第１のクッション素子226、そしてブースタ火薬220は図6Bに示す様に便宜的にブースタシエル232内に填め込まれてもよい。絶縁カップ218の外面はブースタシエル232の内面と導電的に接触しておりそれは今度はハウジング212と導電的に接触し衝撃波管210から放電される何等かの静電気用の電流通路を提供する。全体的に、ブースタシエル232はハウジング212内へ挿入されそしてその中にブースタシエル232を保持するためのみならずハウジング212の中味を環境から保護するためにもハウジング212はクリンプされている。
典型的には厚さ約0.381mm（0.015インチ）の、非導電性のバッフアー228（図解の容易化のため図6Aでは示されていない）がトランスデューサモジュール158をブースタチャージ220から電気的に絶縁するためにブースタチャージ220とトランスデューサモジュール158との間に配置される。トランスデューサモジュール158はピエゾ電気式トランスデューサ（図6Aには示されていない）を含んでいるがそれはブースタチャージ220と力を作用し合う関係に配置されておりそれによりブースタチャージ220の出力する力を電気エネルギーのパルスに変換出来る。図５に示す様にトランスデューサモジュール158は電子品モジュール154と動作的に連結されている。衝撃波管セグメント210a、ブースタチャージ220そしてトランスデューサモジュール158を含む起爆信号伝達手段は、下記で説明する様に、衝撃波管210を経由して受信される非電気的起爆信号を、電気的形式で、遅延回路10に送るために役立っている。
デトネータ200により供給される起爆及び出力チャージ用の囲い（enclosure）は、ハウジング212に加えて、電子品モジュール154を囲むオプション的な端部の開放された鋼鉄スリーブ121を含んでいる。電子品モジュール154はその出力端部にデトネータ用出力手段の１部を含む、出力起爆素子146（図５に示す）を含んでいる。電子品モジュール154の起爆素子に隣接して、第１のクッション素子226と同様な、第２のクッション素子242がある。第２のクッション素子242は電子品モジュール154の出力端部を、ハウジング212の閉鎖した端部212b内に加圧されている出力チャージ244を含む、該デトネータ出力手段の残りから分離している。出力チャージ244は、電子品モジュール154の起爆素子に敏感でありそしてカストブースタ爆薬（cast booster explosives）、ダイナマイト、他をデトネート（detonate）するに充分な衝撃動力を有する第２の爆薬244bを含んでいる。出力チャージ244は第２の爆薬を起爆するために第１の爆薬244aの比較的小さいチャージをオプションとして含んでもよいが、しかしもし電子品モジュール154の起爆用チャージが第２の爆薬244bを起爆するに充分な出力の強さを有する場合は第１の爆薬244aは省略されてもよい。該第２の爆薬244bはハウジング212を破裂させそしてデトネータ200に対し信号転送の近さに配置されたカストブースタ爆薬（cast booster explosive）、ダイナマイト、他をデトネートさせるに充分な衝撃動力を有する。該デトネータ用出力手段は、例えば、爆薬の様な、該蓄積手段の該出力ターミナルへの放電により起爆される反応性材料を含む、それら部品を有している。かくして、図5,6A及び6Bで図解された実施例では、該デトネータ出力手段は起爆素子146,起爆チャージ146aそして出力チャージ244を含んでいる。
使用時は、衝撃波管210を通って進む非電気的起爆信号が端部210bで発射される。該信号は第１の爆薬224を起爆することによりブースタチャージ220を賦活するために絶縁カップ218の膜218bと第１のクッション素子226を破裂させる。第１の爆薬224はデトネーション衝撃波を発生するがそれはトランスデューサモジュール158のピエゾ電気発生器に出力の力を印加する。該ピエゾ電気発生器はブースタ火薬220と力を作用し合う関係にありそれで該出力の力を電気エネルギーのパルスの形の電気出力信号に変換するがそれは電子品モジュール154により受信される。上記で示した様に、電子品モジュール154は該電気エネルギーのパルスを蓄積しそして、予め決められた遅延の後、該エネルギーを該デトネータ出力手段へ解放又は輸送する。図解された実施例では、該電荷は出力チャージ244を起爆する。起爆素子へ解放される。出力チャージ244はハウジング212を破裂させそして爆発出力信号を発するが該信号は、当該技術で公知の様に、他の爆発装置を起爆するため使用出来る。
本発明をその特定の実施例を参照して詳細に説明したが、前記事項を読みそして理解すれば当業者には該説明された実施例に対し多くの変更品が作り得ることは明らかであるがこの様な変更品は付属する請求項の範囲に含まれるよう意図されている。

Claims (8)

1. （ａ）カウンタロード信号とクロックイネーブル信号とを発するためにパワーオンRESET信号と電気的起爆信号とに応答する制御回路、
   （ｂ）１連のクロックパルスを有するクロック信号をクロックイネーブル信号に応答して発するための、制御回路に接続された発振器回路、
   （ｃ）パワーオンRESET信号を発生するための、入力及び制御回路に接続されたリセット発生回路、
   （ｄ）クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るよう構成され、発信器に接続された、初期化可能なリップルカウンタであって、該リップルカウンタは各々がセット状態とクリヤ状態との１つを有することが出来て、かつカウンタ段の状態をそれによりセット出来るセット入力と該カウンタ段の状態をそれによりクリヤ出来るクリヤ入力とを含んでいる複数のシークエンシャルな該カウンタ段を備えており、各該カウンタ段は該カウンタ段の状態を示すカウンタ段信号用の少なくとも１つの出力を更に有しているリップルカウンタ、及び、
   （ｅ）制御回路とプログラム入力とリセット発信回路とに接続されたプログラムバンクであって、該プログラムバンクは複数のカウンタ段と各該カウンタ段に付随するセット用回路とクリヤ用回路との両方を備えており、各セット用回路は制御回路からのカウンタロード信号に応答してセット信号を該付随するカウンタ段の該セット入力に供給し、そして各クリヤ用回路はカウンタロード信号と該パワーオンRESET信号との１つに応答してクリヤ信号を該カウンタ段の該クリヤ入力に供給しており、該クリヤ用回路は有限の持続時間の信号を作りそして該セット用回路は、その１つが該クリヤ用回路信号の持続時間を越える様な２つの異なる有限の持続時間の何れかを有するセット信号を供給するよう構成されており、該付随するカウンタ段は該セット用回路と該クリヤ用回路とから同時に該信号を受信出来て、そして該カウンタ段は該より長い信号が該カウンタ段の初期状態を決定するように構成されているプログラムバンク、
   を具備していることを特徴とする電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー出力信号を発するプログラム可能で電子的なタイマー回路。
2. 各セット用回路が該セット用回路に該クリヤ用回路信号より長い持続時間の該セット信号を供給させるようセット出来る不揮発性プログラム手段を有する請求項１のタイマー回路。
3. 各セット用回路はプログラミング入力とデータ入力とを有しており、該不揮発性プログラム手段の状態はプログラミング信号が該プログラミング入力で受信された時データ入力のデータ信号の状態により決定される請求項２のタイマー回路。
4. 該不揮発性プログラム手段がイーイーピーロム（EEPROM）のセルを含む請求項２又は３のタイマー回路。
5. 該カウンタ段出力が該付随するセット用回路の該データ入力に接続されておりそれにより各カウンタ段は該付随するセット用回路用のデータ信号を供給出来る請求項３のタイマー回路。
6. （ａ）プログラム入力を有し、且つリップル方式で接続された３つの制御段を有する制御バンクを備えた制御回路であって、該３つの制御段はロックアウト制御段と、カウンタロード制御段とそしてクロックイネーブル制御段とであり、各該制御段はセット状態とクリヤ状態との１つを有することが可能でありそして各制御段を該クリヤ状態に初期化するRESET START信号に応答し、そして各制御段は該制御段の状態を示す出力信号を供給する出力及び論理入力を有しており、
   該制御回路は、更に該クロックイネーブル制御段がセット信号を発生するとCLKEN信号を発生するためのイネーブル優先回路を備えており、そして更にセット状態とクリヤ状態との１つを有することが出来るプログラム可能で、不揮発性のロックアウトスイッチ回路を備えており、該ロックアウトスイッチ回路は該カウントロード制御段からの該出力信号に応答して該セット状態に駆動されておりそして少なくとも１つのプログラミング信号の応答してクリヤ状態をとっており、該ロックアウトスイッチ回路は該ロックアウト制御段の論理入力に接続された出力を有しており、該ロックアウト制御段は、該ロックアウトスイッチ回路が該起爆信号を受信した時それがクリヤ状態にある時だけ該ロックアウト制御段の論理入力に信号を送りかくして該カウンタロード制御段をそして、その後該クロックイネーブル制御段をイネーブルにするよう構成されており、そして該ロックアウトスイッチ回路がリセットされる迄該RESET START信号が該制御バンクを再始動するのを防止するよう該ロックアウトスイッチ回路に信号を更に供給する制御回路、
   （ｂ）１連の基準クロックパルスを有する少なくとも１つの基準クロック信号を発するための、RESET START信号に応答する、制御回路に接続された発振器回路、
   （ｃ）基準クロックパルスをカウントするようそして予め決められたカウントに到達するとタイマー出力信号を作るよう構成され、発信器に接続されたリップルカウンタ、及び
   （ｄ）制御回路、発信器及びリップルカウンタに接続されたクロックゲートであって、CLKEN信号を受信すると該リップルカウンタが該クロックゲートを通して該基準クロックパルスを受信する様な該クロックゲート、
   を具備することを特徴とする電源により電力を与えられた、電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー回路出力信号を発するためのロックアウト電子式タイマー回路。
7. （ａ）CLKEN信号を生成するための、制御バンク及びロックアウトセルを有し、プログラム入力に接続された、RESET START信号及びクロックパルスに応答する制御回路、
   （ｂ）１連の基準クロックパルスを有する少なくとも１つの基準クロック信号を発するための、RESET START信号に応答する、制御回路に接続された発振器回路、
   （ｃ）基準クロックパルスをカウントするようそして予め決められたカウントに到達するとタイマー出力信号を作るよう構成され、発信器に接続されたリップルカウンタ、及び
   （ｄ）制御回路、発信器及びリップルカウンタに接続されたクロックゲートであって、CLKEN信号を受信すると該リップルカウンタが該クロックゲートを通して該基準クロックパルスを受信する様な該クロックゲート、を具備し、
   該制御バンクが、ロックアウトセルに応答し、その後に、該ロックアウトセルが、該制御バンクに応答し、該ロックアウトセル及び初期RESET START信号が、制御回路によって、クロックパルスに応答するCLKEN信号を生成して、振動器及びリップルカウンタを作動させ、ロックアウトセルが、引き続くCLKEN信号の発生を防止し、他のRESET START信号に応答するタイマーの引き続く作動をロックアウトする、
   ことを特徴とする電源により電力を与えられた、電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー回路出力信号を発するためのロックアウト電子式タイマー回路。
8. 該制御回路が、ロックアウトセルをリセットして、RESET START信号に応答するタイマー回路の他の作動を可能にし、しかる後、タイマー回路の引き続く作動をロックアウトする請求項７のロックアウト電子式タイマー回路。

Images