CN111947528B - 一种用于电子雷管的时钟快速自校正方法 - Google Patents

一种用于电子雷管的时钟快速自校正方法 Download PDF

Info

Publication number
CN111947528B
CN111947528B CN202010791203.2A CN202010791203A CN111947528B CN 111947528 B CN111947528 B CN 111947528B CN 202010791203 A CN202010791203 A CN 202010791203A CN 111947528 B CN111947528 B CN 111947528B
Authority
CN
China
Prior art keywords
clock
electronic detonator
osc
value
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010791203.2A
Other languages
English (en)
Other versions
CN111947528A (zh
Inventor
赵鹏程
郑弘毅
刘浩
尹喜珍
方震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xintiao Technology Co ltd
Original Assignee
Shanghai Xintiao Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xintiao Technology Co ltd filed Critical Shanghai Xintiao Technology Co ltd
Priority to CN202010791203.2A priority Critical patent/CN111947528B/zh
Publication of CN111947528A publication Critical patent/CN111947528A/zh
Application granted granted Critical
Publication of CN111947528B publication Critical patent/CN111947528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42C—AMMUNITION FUZES; ARMING OR SAFETY MEANS THEREFOR
    • F42C21/00—Checking fuzes; Testing fuzes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42C—AMMUNITION FUZES; ARMING OR SAFETY MEANS THEREFOR
    • F42C19/00—Details of fuzes
    • F42C19/08—Primers; Detonators
    • F42C19/12—Primers; Detonators electric
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Air Bags (AREA)

Abstract

本发明提供了一种用于电子雷管的时钟快速自校正方法，包括：电子雷管芯片上电并初始化，判断是否进行过时钟校正，若没有校正则电子雷管芯片持续反馈，并等待接收持续高电平；收到方波则电子雷管芯片接收到方波的上升沿时OSC_C开始计数，下降沿时结束计数；将OSC_C的值和OSC_CMP比较，若OSC_C>OSC_CMP，则将CKCFG的第N位置0；若OSC_C≤OSC_CMP，则第N位不动；电子雷管芯片将CKCFG的N‑1位置1，OSC_C清零，之后N自减1；重复步骤直至N＝0，电子雷管芯片将CKCFG写入非易失性记忆体中，反馈消失。本发明通过时钟校正指令或者接收持续高电平触发实现了时钟的快速自校正。

Description

一种用于电子雷管的时钟快速自校正方法
技术领域
本发明涉及电子雷管领域，具体地，涉及一种用于电子雷管的时钟快速自校正方法。
背景技术
电子雷管芯片应用于爆破行业，因此，其各项指标必须稳定且可靠。其应用场景多样，部分应用场景甚至会产生强烈干扰，严重阻碍通信的准确性。不能产生稳定通信，电子雷管产生拒爆的概率会大大增加，对生产活动造成极大损害。稳定且准确的时钟是雷管能正确工作的首要保证。
现有文献为CN 103868416A的发明专利公开了一种对芯片原始振荡频率时钟进行校正的方法，其是基于所述的芯片包括一数字逻辑处理电路及与其相连的非易失性记忆体电路、振荡器时钟电路、电流反馈电路，所述的数字逻辑处理电路输出端口用于调整振荡器时钟电路的输出频率，并且在所述数字逻辑处理电路内部设有第一计数器及第二计数器，主机向芯片发送一修改所述输出端口的指令，该指令内含一数据，该数据存储于所述记忆体电路中，本发明的方法可实现了电子雷管内置控制芯片内置RC振荡器时钟电路的频率调整，使其与设计预期值高度一致。上述方案是不断修改时钟配置字，并继续计时反馈间隔的方法实现时钟的校正，但是上述方案无法实现自校正功能。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种用于电子雷管的时钟快速自校正方法。
根据本发明提供的一种用于电子雷管的时钟快速自校正方法，包括如下步骤：
初始配置步骤：电子雷管芯片上电完成初始化，并加载出时钟配置信息；
时钟校正判断步骤：判断是否进行过时钟校正，若判断结果为是，则电子雷管芯片正常工作；若判断结果为否，则电子雷管芯片持续反馈，并等待接收持续高电平；
极性切换步骤：电子雷管芯片上电复位后的设定个时钟周期，对电子雷管芯片进行极性识别切换；
方波接收步骤：检测到是否接收到持续超过设定值的时钟周期的持续高电平，若判断结果为否，则等待接收指令；若判断结果为是，则判断是否接收到方波，若判断结果为是，则进入计数步骤；若判断结果为否，则退出执行；计数步骤：电子雷管芯片接收到方波的上升沿时OSC_C开始计数，下降沿时结束计数；
比较步骤：将OSC_C的值和OSC_CMP比较，若OSC_C>OSC_CMP，则将CKCFG[N:0]的第N位置0；若OSC_C≤OSC_CMP，则第N位不动；
自减步骤：电子雷管芯片将CKCFG的N-1位置1，OSC_C清零，之后N自减1；
重复步骤：重复计数步骤和自减步骤直到N＝0，进入写入步骤；
写入步骤：电子雷管芯片将寄存器CKCFG的值写入非易失性记忆体中，反馈消失；
指令校正步骤：时钟已校正的电子雷管芯片能够通过时钟校正指令重新校正时钟。
优选地，所述极性检测包括：判断复位后的设定时钟周期内的数据输入值是否有变化，若判断结果为是，则计数器复位重新计数；若判断结果为否，则读取数据输入。
优选地，若读取的数据输入值为1，则数字逻辑内部将输入信号反相后传输给后续逻辑；若读取的数据输入值为0，则直接传输给后续逻辑。
优选地，所述高电平由上位机发送，高电平的时长超过2ms。
优选地，非易失性记忆体电路中的PROG代表是否进行过时钟校正，PROG不为指定值时表示未校正，PROG为指定值时表示时钟已经校正。
优选地，PROG的初始值为非易失性记忆体电路的出厂初始值，代表未校正的值。
优选地，PROG值变为指定值，代表已校正的值，则PROG值永远为此值。
优选地，所述N的默认值为时钟配置字位宽。
优选地，所述方波由上位机发送，高电平宽度固定。
与现有技术相比，本发明具有如下的有益效果：
1、本发明实现了时钟的快速自动校正，无需上位机重复修改时钟配置字；
2、本发明不仅可应用于出厂前并联配置多发雷管，还可现场进行修改，以消除环境因素对时钟的影响，为准确通信提供保障。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为电子雷管的电路示意图；
图2为本发明的用于电子雷管的时钟快速自校正方法流程图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
如图1和图2所示，本发明提供了一种用于电子雷管的时钟快速自校正方法，基于本发明提供的方法，芯片未进行时钟校正时，会持续产生电流反馈，表明自己并未校正时钟。上位机发送固定数量的方波，芯片根据方波完成自身的时钟校正，随后停止反馈。时钟已经校正后，如需再次校正，可发送特定指令加所需方波，重新完成时钟校正。
具体的，本发明的电子雷管包括输入信号处理电路、电源、基准电压、电流反馈电路、振荡器、非易失性记忆体电路、复位电路、数字逻辑电路、充电控制单元、放电控制单元、点火控制单元、外部桥丝端子、储能电容以及起爆管，其中：
输入信号处理电路接入两个总线，用于实现整流，并将信号转换成数字逻辑电平输入数字逻辑电路。
电源为基准电压模块提供稳定的电压，为充电模块提供充电电压。
基准电压为芯片工作提供一个稳定的电压电流。
电流反馈电路打开时增大芯片消耗的电流，上位机通过检测总线电流是否增大判断芯片是否产生反馈。反馈时，数字逻辑电路通过dout打开关闭电流反馈电路，其反馈时长持续时间由数字逻辑电路控制。
振荡器通过数字逻辑模块提供稳定的时钟clk。
非易失性记忆体电路由数字逻辑电路控制，本发明使用的是EEPROM。
复位电路用于检测电源电压是否正常，异常则产生复位信号nrst。
数字逻辑电路用于控制芯片工作。
充电控制单元用于充电控制，数字逻辑电路控制雷管芯片是否进行充电操作，充电电压由电源提供。
放电控制单元用于放电控制，数字逻辑电路控制雷管芯片是否进行放电操作。
点火控制单元用于点火控制，数字逻辑电路控制雷管芯片是否进行点火起爆。
起爆管为控制是否起爆的低导通电阻NMOS，基级连接点火控制单元，发射级接地。
外部桥丝端子一端连接充电控制单元和放电控制单元，另一端接入起爆管的集电极。
储能电容用于总线已断裂情况下在延期期间给芯片供电和提供起爆时所需能量。
本发明的工作原理如下：
假设电子雷管的时钟范围是150K-250KHZ，需要将时钟调节到200KHZ，时钟的配置字CKCFG为8位宽，初始值为8’h80。
非易失性记忆体电路中的PROG代表是否进行过时钟校正，初始为0，校正过一次则永远为1。非易失性记忆体电路中的CKCFG仅在PROG为1是有效的，可加载进寄存器作为时钟配置字。上位机发送的方波周期为3ms，高电平宽度为1ms。电子雷管内部用于计数的计数器宽度为9位，比较值OSC_CMP则为9’h0c8。实际这个用于比较的值是存储在非易失性记忆体电路中，且是可通过命令修改的。可变的OSC_CMP赋予了电子雷管时钟更多的可变性，可根据需要，将其调节到需要的频率。
具体步骤如下：
步骤1：芯片上电，时钟处于未配置状态，PROG不为1，非易失性记忆体电路中的CKCFG值无效。PROG不为1会使芯片持续进行反馈，标志自身并未进行过任何时钟校正。
步骤2：芯片上电后会有极性检测的数字逻辑，实现为，复位后的1000个时钟周期内若数据输入的值无变化(有变化则计数器复位重新计数)，则读取数据输入。若此时数据输入的值为1，则数字逻辑内部将输入信号反相后传输给后续逻辑，为0则直接传输给后续逻辑。所有指令的识别，高低电平的识别，均是判别极性切换后的信号，且极性切换后芯片才会进行其它操作，这保证了雷管芯片不会对高低电平产生误判，使通信质量更为可靠。
步骤3：上位机发送超过2ms的高电平，电子雷管芯片计数高电平时长，超过个300个时钟周期后进入时钟校正状态。这种进入时钟校正状态的方式仅在PROG不为1的情况下是可实施的，一旦完成一次时钟校正后，PROG自动写1，便只能用命令+方波的方式进行时钟校正。进入时钟校正状态时，会清零相关寄存器，N恢复默认值7。
步骤4：芯片接收到第一个方波的上升沿时OSC_C开始计数，下降沿时结束计数。将OSC_C的值和OSC_CMP进行比较，OSC_C>OSC_CMP则将CKCFG的第N位置0(CKCFG[N:0]，N＝7)，否则第N位不动。
步骤5：芯片将CKCFG的N-1位置1，OSC_C清零。之后N自减1。
步骤6：重复步骤4、步骤5直到N＝0，进入步骤：7。
步骤7：电子雷管芯片将CKCFG写入非易失性记忆体中，反馈消失。
完成第一次时钟校正后，若需要再次校正，可使用时钟校正命令进行校正，时钟校正命令采用指令加方波的格式。
上位机也可通过命令直接写入配置字，修改时钟频率。
本发明根据得到的起爆器信号，芯片内部自动完成校正，无需上位机重复修改时钟配置字；实现现场校正时钟，减少环境影响，为准确通信提供保障。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (6)

1.一种用于电子雷管的时钟快速自校正方法，其特征在于，包括如下步骤：
初始配置步骤：电子雷管芯片上电完成初始化，并加载出时钟配置信息；
时钟校正判断步骤：判断是否进行过时钟校正，若判断结果为是，则电子雷管芯片正常工作；若判断结果为否，则电子雷管芯片持续反馈，并等待接收持续高电平；
极性切换步骤：电子雷管芯片上电复位后的至少一个时钟周期，对电子雷管芯片进行极性识别切换；
方波接收步骤：检测到是否接收到持续超过设定值的时钟周期的持续高电平，若判断结果为否，则等待接收指令；若判断结果为是，则判断是否接收到方波，若判断结果为是，则进入计数步骤；若判断结果为否，则退出执行；
计数步骤：电子雷管芯片接收到方波的上升沿时OSC_C开始计数，下降沿时结束计数；所述OSC-C为计数器；
比较步骤：将OSC_C的值和OSC_CMP比较，若OSC_C>OSC_CMP，则将CKCFG[N:0]的第N位置0；若OSC_C≤OSC_CMP，则第N位不动；所述OSC-CMP为计数器的一个比较值，CKCFG[N:0]为时钟配置字的第N位至第0位组成的二进制值；
自减步骤：电子雷管芯片将CKCFG[N:0]的N-1位置1，OSC_C清零，之后N自减1；
重复步骤：重复计数步骤到自减步骤直到N=0，进入写入步骤；
写入步骤：电子雷管芯片将寄存器CKCFG的值写入非易失性记忆体中，反馈消失；
所述CKCFG代表时钟配置字；
指令校正步骤：时钟已校正的电子雷管芯片能够通过时钟校正指令重新校正时钟；
还包括，非易失性记忆体电路中的PROG代表是否进行过时钟校正，PROG不为指定值时表示未校正，PROG为指定值时表示时钟已经校正；
PROG的初始值为非易失性记忆体电路的出厂初始值，代表未校正的值；PROG值变为指定值，代表已校正的值，则PROG值永远为此值。
2.根据权利要求1所述的用于电子雷管的时钟快速自校正方法，其特征在于，所述极性检测包括：判断复位后的设定时钟周期内的数据输入值是否有变化，若判断结果为是，则OSC-C复位重新计数；若判断结果为否，则读取数据输入。
3.根据权利要求2所述的用于电子雷管的时钟快速自校正方法，其特征在于，若读取的数据输入值为1，则数字逻辑内部将输入信号反相后传输给后续逻辑；若读取的数据输入值为0，则直接传输给后续逻辑。
4.根据权利要求1所述的用于电子雷管的时钟快速自校正方法，其特征在于，所述高电平由上位机发送，高电平的时长超过2ms。
5.根据权利要求1所述的用于电子雷管的时钟快速自校正方法，其特征在于，所述N的默认值为时钟配置字位宽。
6.根据权利要求1所述的用于电子雷管的时钟快速自校正方法，其特征在于，所述方波由上位机发送，高电平宽度固定。
CN202010791203.2A 2020-08-07 2020-08-07 一种用于电子雷管的时钟快速自校正方法 Active CN111947528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010791203.2A CN111947528B (zh) 2020-08-07 2020-08-07 一种用于电子雷管的时钟快速自校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010791203.2A CN111947528B (zh) 2020-08-07 2020-08-07 一种用于电子雷管的时钟快速自校正方法

Publications (2)

Publication Number Publication Date
CN111947528A CN111947528A (zh) 2020-11-17
CN111947528B true CN111947528B (zh) 2022-09-30

Family

ID=73332927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010791203.2A Active CN111947528B (zh) 2020-08-07 2020-08-07 一种用于电子雷管的时钟快速自校正方法

Country Status (1)

Country Link
CN (1) CN111947528B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1055094A (zh) * 1990-03-10 1991-10-02 阿特拉斯动力公司 校准电子定时电路的方法和装置
US5912428A (en) * 1997-06-19 1999-06-15 The Ensign-Bickford Company Electronic circuitry for timing and delay circuits
CN101132271A (zh) * 2006-08-22 2008-02-27 日本电气株式会社 时钟提供电路和时钟提供方法
CN102346499A (zh) * 2010-07-23 2012-02-08 创惟科技股份有限公司 串行总线时钟脉冲频率校准系统及其方法
CN103868416A (zh) * 2012-12-18 2014-06-18 北京全安密灵科技股份公司 一种对芯片原始振荡频率时钟进行校正的方法
CN205843497U (zh) * 2016-07-21 2016-12-28 北京煋邦数码科技有限公司 一种采用组合通信校正的高精度芯片雷管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582275B2 (en) * 2008-04-28 2013-11-12 Beijing Ebtech Technology Co., Ltd. Electronic detonator control chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1055094A (zh) * 1990-03-10 1991-10-02 阿特拉斯动力公司 校准电子定时电路的方法和装置
US5912428A (en) * 1997-06-19 1999-06-15 The Ensign-Bickford Company Electronic circuitry for timing and delay circuits
CN101132271A (zh) * 2006-08-22 2008-02-27 日本电气株式会社 时钟提供电路和时钟提供方法
CN102346499A (zh) * 2010-07-23 2012-02-08 创惟科技股份有限公司 串行总线时钟脉冲频率校准系统及其方法
CN103868416A (zh) * 2012-12-18 2014-06-18 北京全安密灵科技股份公司 一种对芯片原始振荡频率时钟进行校正的方法
CN205843497U (zh) * 2016-07-21 2016-12-28 北京煋邦数码科技有限公司 一种采用组合通信校正的高精度芯片雷管

Also Published As

Publication number Publication date
CN111947528A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US10366023B2 (en) Operation methods of nonvolatile memory devices and operation methods of memory controllers
CN111895868B (zh) 一种用于电子雷管的快速的高精度延时方法
US20080043534A1 (en) Memory system and data writing method
US20200372958A1 (en) Semiconductor apparatus and continuous readout method
CN101586931A (zh) 可校准电子雷管控制芯片及其控制流程
US20230296364A1 (en) Improved communications in electronic detonators
CN114923380A (zh) 具备自检功能的电子雷管芯片和检测方法及系统
US20050146981A1 (en) Apparatus for testing a nonvolatile memory and a method thereof
US9778880B2 (en) Memory control circuit unit, data transmitting method and memory storage device
CN114816525A (zh) 实现电子雷管快速扫描的方法和系统
CN111948931B (zh) 一种用于电子雷管的时钟快速校正方法
CN111947528B (zh) 一种用于电子雷管的时钟快速自校正方法
CN114993123A (zh) 实现电子雷管快速在线检测的方法和系统
CN103868415A (zh) 一种高精度的、没有累积效应的延时方法
EP1439545A2 (en) Nonvolatile semiconductor memory device capable of accurately and quickly adjusting step-up voltage
US8180976B2 (en) Programming non-volatile memory devices based on data logic values
CN103811071A (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN115289923B (zh) 提高电子雷管发火可靠性的系统、方法、电子雷管及介质
CN115200431B (zh) 支持自动快速分级充电的电子雷管芯片和充电方法
CN115307500B (zh) 实现电子雷管分时充电的方法、系统及介质
CN118068675A (zh) 一种应用于电子雷管的时钟快速校正方法
CN115289924B (zh) 提高电子雷管抗静电干扰能力的系统、方法、设备及介质
CN215524398U (zh) 存储装置及电子雷管
US6981107B2 (en) Fast programming method for nonvolatile memories, in particular flash memories, and relative memory architecture
CN102736666B (zh) 参考频率设定方法、存储器控制器及闪存储存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant