JP2001506467A

JP2001506467A - タイミング及び遅延回路用の電子回路

Info

Publication number: JP2001506467A
Application number: JP50457599A
Authority: JP
Inventors: パツテイ，ロバート・エス
Original assignee: ジ・エンサイン−ビツクフオード・カンパニー
Priority date: 1997-06-19
Filing date: 1998-06-16
Publication date: 2001-05-15
Anticipated expiration: 2018-06-16
Also published as: AR012753A1; EP0991909A1; JP2004229322A; NO996359L; ES2223132T3; US5912428A; CN1267364A; NO996359D0; BR9810050A; RU2205497C2; AR019330A2; CO4810289A1; CA2292542C; EP0991909B1; CA2292542A1; US6268775B1; DE69824290D1; ZA985294B; PE42499A1; AR019329A2

Abstract

(57)【要約】新しい発振器（３４）と、プログラム可能なタイマー回路（３２）とそしてラン制御回路（４６）とを含む、デトネータの遅延された起爆用に有用な電子的遅延回路（１０）が組み合わせ可能な幾つかの新規特徴を図で示している。該発振器（３４）は基準電圧REFに対するキャパシタ（３４ａ）の放電割合により決定されるクロック信号を発生する。第２のキャパシタ（３４ｂ）がREFを越える電圧迄充電され、そして該第１のキャパシタ（３４ａ）がREFの下に降下した時、内部信号が発生されそして該第２のキャパシタが放電される間に該第１のキャパシタが充電されるように該両キャパシタはスイッチされる。ラッチ（３４ｆ）が該内部信号に応答してクロックパルスを作る。該プログラム可能なタイマー回路（３２）はリップルカウンタと初期化後に該カウンタにカウントをロードするプログラムバンク（４０）とを有している。該カウンタ（３８）の各段はセット用及びクリヤ用の別々の入力を有しており、そして該プログラムバンク（４０）は各カウンタ段用のセット用回路とクリヤ用回路とを有している。各クリヤ用回路は固定した持続時間の信号を発生しそして各セット用回路はその１つが該クリヤ信号を越える２つの異なる持続時間の信号を発生出来る。プログラミング中、短い又は長い持続時間のセット信号が選ばれ、そして該カウンタにロードする際、該セット信号の長い方か又はクリヤ信号かが該カウンタ段の状態を決定する。該ラン制御回路（４６）は発振器パルスが該カウンタ（３８）をインクリメント出来るようにするゲート（３４ｈ）を制御するが、もし電力の１時的消失が起こればゲート（３４ｈ）を閉じかくして該タイマー（３２）が再初期化されるのを防止する。

Description

【発明の詳細な説明】タイミング及び遅延回路用の電子回路発明の背景技術発明の属する技術分野本発明は電子的遅延デトネータ（electronic delay detonator）に関しそして、特に、プログラム可能な電子的起爆（electronic initiation）の遅延デトネータに関する。電子的デトネータは爆発性チャージ（explosive charges）の起爆での使用で、例えば、鉱業及び土木での応用で使用されるブースタチャージ（booster char ge）の起爆で公知である。この様なデトネータはより伝統的な化学品をベースとする遅延ユニットに比しそれらの精密な遅延特性で知られている。従来技術の説明１９９５年１月３日の日付けのローデ他（Rode et al）の米国特許第５、３７７、５９２号はインパルス型の起爆信号に応答してピエゾ電気式トランスデューサにより発生されるエネルギーのパルスにより電力を与えられた電子的デジタル遅延ユニットを開示している。該起爆信号は電気エネルギーの電荷を創るためピエゾ電気式トランスデューサを励起し該エネルギーは蓄積キャパシタに蓄積される。エネルギーは、発振器と該発振器からの発振パルスを予め決められたカウント（a predetermined count）迄カウント（counts）するカウンタ（counter）とを含むタイマー回路をラン（run）させるため該蓄積キャパシタから引き出される。該予め決められたカウントに到達すると、該蓄積キャパシタから残留エネルギーを電気点火素子（electric igniter element）、例えば、爆発用ブリッジワイヤ（exploding bridgewire）へ放電するために信号が発生される。該デトネータは外部からアクセス可能なプログラミングインターフエース（programming interface）を装備されているので該タイマー回路は該デトネータが作られた後に遅延をプログラム（program）することが出来る。１９９５年７月２５日の日付けのローデ他（Rode et al）の米国特許第５、４３５、２４８号は電子的範囲デジタル遅延デトネータ（electronic range digit al delay detonator）を開示しているがそれは望ましい機能的遅延を該デトネータ回路内に恒久的にプログラムするため使用されるフュージブルリンク（fusibl e links）を含んでいる。前記した米国特許第５、４３５、２４８号及び米国特許第５、３７７、５９２号で説明された種類の電子的デトネータは従来の発振器とカウンタとを含んでいる。発明の概要本発明は電子的遅延のデトネータで利用が見出される幾つかの新規な特徴を提供する。本発明の１つの特徴は１連のクロックパルスを有するクロック信号を発生するための発振器回路に関する。該発振器回路は基準電圧（reference voltag e）を作るための基準電圧手段を含んでいる。該発振器には少なくとも２つのキャパシタがあり、各キャパシタは該基準電圧に対して充電された状態（charged state）と放電された状態（discharged state）との１つを有している。該放電された状態のキャパシタは該基準電圧より低い電圧を有しそして放電キャパシタと呼称され、そして充電された状態のキャパシタは該基準電圧を越える電圧を有しそして充電キャパシタと呼称される。放電キャパシタを充電された状態に充電するために充電手段がありそして充電キャパシタ、これは充電された動作キャパシタと呼称されるが、を放電状態に放電するために放電手段がある。該発振器は更に比較器を含んでいるがそれは充電された動作キャパシタが放電キャパシタになる度毎に内部信号を発生するためである。該放電手段から放電キャパシタを遮断しそしてそれを該充電手段に接続することを有効に行うことを含むスイッチ機能を実行するためと、そして該充電手段から充電キャパシタを遮断することとそれを該放電手段に接続することとを有効に行うためとのスイッチ手段と、そして該内部信号に応答してクロックパルスを発するためのラッチとがある。該スイッチ手段は、該ラッチにより発せられるクロックパルスに応答して該スイッチ機能を実行するために、該ラッチに応答してもよい。又本発明は電気的起爆信号の受信に続くプログラムされた遅延時間の終了後にタイマー出力信号を発するためのプログラム可能な電子的タイマーに関する。該タイマー回路は、クロックイネーブル信号に応答して、１連のクロックパルスを有するクロック信号を発するためのゲートされた発振器回路（gated oscillator circuit）（上記の様にオプションとして）と、そしてパワーオンRESET（power -on RESET）信号を発生するためのリセット用回路とを含んでいる。又該タイマーはクロックパルスをカウントしそして予め決められたカウントに到達するとタイマー出力信号を作るよう構成された初期化可能なリップルカウンタ（initiali zable ripple counter）を含んでいる。該リップルカウンタは各々がセット状態とクリヤ状態の何れか１つを有することが出来てそして該カウンタ段（counter stage）の状態がそれによりセットされ得るセット入力と該カウンタ段の状態がそれによりクリヤされ得るクリヤ入力とを含むことが出来る複数のシークエンシャルカウンタ段を含んでいる。各カウンタ段は更に該カウンタ段の状態を示す少なくとも１つのカウンタ段信号用出力（at lea st one output for a counter stage）を有している。該タイマー回路は更に各カウンタ段に付随するセット用回路とクリヤ用回路との双方を含むプログラムバンク（program bank）を含んでいる。各セット用回路は制御回路からのカウンタロード信号（counter load signal）に応答して付随するカウンタ段のセット入力に信号を供給しそして各クリヤ用回路はカウンタロード信号とパワーオンRESE T信号との１つに応答して該カウンタ段のクリヤ入力に信号を供給する。該クリヤ用回路は有限の持続時間の信号を作るが、該セット用回路は、その１つが該クリヤ用回路信号の持続時間を越える様な、２つの異なる有限の持続時間の何れかを有する信号を供給するよう構成されている。該付随するカウンタ段は該セット用回路と該クリヤ用回路とから同時に信号を受信出来て、そして該カウンタ段はより長い信号が該付随するカウンタ段の最初の状態を決定するよう構成されている。該タイマー回路は更に、該カウンタロード｛アールエステー（RST）｝信号と該クロックイネーブル｛シーエルケーイーエヌ（CLKEN）｝信号とを発するために、パワーオンRESET信号と電気的起爆信号とに応答する制御回路を含んでいる。本発明の１つの側面に依ると、各セット用回路は該セット用回路に該クリヤ用回路信号より長い持続時間の信号を供給させるようセット出来る不揮発性のプログラム手段を含んでもよい。オプションでは、各セット用回路はプログラミング入力（programming input）とデータ入力を含んでおり、該不揮発性プログラム手段の状態はプログラミング信号が該プログラムイネーブル入力（program enab le input）で受信された時のデータ信号の状態で決定される。本発明のもう１つの側面に依ると、該不揮発性プログラム手段はイーイーピーロム（EEPROM）のセルを含んでもよい。本発明のなおもう１つの側面に依ると、各カウンタ段が付随するセット用回路にデータ信号を供給出来るように該カウンタ段出力は付随するセット用回路のプログラム入力に接続されていてもよい。又本発明は電気的起爆信号受信に続く遅延時間の終了後にタイマー出力信号を出す、上記説明の様にプログラム化可能な或いはプログラム化は可能でない、ロックアウト電子式タイマー回路を提供する。このタイマー回路は、１連の基準クロックパルスを有する少なくとも１つの基準クロック信号を発するために、RESE T信号に応答する発振回路（上記説明の様にオプションとして）を含んでいる。リップルカウンタは該基準クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るように構成されている。クロックゲートがあり該クロックゲートがCLKEN信号を受信すると該ゲートを通して該リップルカウンタは該基準クロックパルスを受信する。又制御回路がありそれはリップル方式で接続された３つの制御段（control stages）を有する制御バンク（control bank）を含んでいる。該３つの制御段はロックアウト制御段（lo ck-out control stage）、カウンタロード制御段（counter load control stage ）そしてクロックイネーブル制御段（clock enable control stage）であり、そして各制御段はセット状態とクリア状態とのどちらか１つを持つことがそして各制御段を該クリヤ状態に初期化するRESET信号に応答することが出来るようになっており、各制御段は該制御段の状態を示す信号を供給する出力を有している。該制御回路は更に該クロックイネーブル制御段がセット信号を発生するとCLKEN信号を発生するためのゲート制御回路を含んでいる。該制御回路は更に、セット状態とクリヤ状態との何れか１つを持つことが出来てプログラム可能で、不揮発性のロックアウトスイッチ回路を含んでいる。該ロックアウトスイッチ回路は該ロックアウト制御段からの出力信号に応答してセット状態に駆動されそしてそれは少なくとも１つのプログラミング信号に応答してクリヤ状態をとる。該ロックアウトスイッチ回路は該ロックアウト制御段のロジック入力に接続された出力を有しそしてそれが起爆信号を受信した時該ロックアウトスイッチ回路がクリヤ状態にある時だけ信号を該ロックアウト制御段の該ロジック入力に送るよう構成されている。この仕方で、該ロックアウトスイッチは該カウンタロード制御段をそして、その後、該クロックイネーブル段をイネーブルにする。該ロックアウト制御段は、該ロックアウトスイッチがリセットされる迄該ロックアウトスイッチ回路が該制御バンクを再始動する（re-initiating）ことを防止するために該ロックアウトスイッチ回路へ信号を供給する。本発明のもう１つの側面に依ると、上記説明のタイマー回路をトランスデューサ回路組立体内に組み入れることが出来る。この様な組立体は衝撃波パルスを電気エネルギーのパルスに変換するためのトランスデューサモジュールと該トランスデューサモジュールに固定された電子品モジュール（electronics module）とを含んでいる。該電子品モジュールは遅延回路と起爆素子とを含んでいる。該遅延回路は該トランスデューサモジュールからの電気エネルギーを受けそして蓄積するために該トランスデューサモジュールに接続された蓄積手段と、上記説明のタイマー回路を有する遅延部分からの信号に応答して該蓄積手段内に蓄積されたエネルギーを該起爆素子へ解放するために該蓄積手段を起爆素子に接続するスイッチ用回路とを含んでいる。該タイマー回路は、該蓄積手段内に蓄積されたエネルギーの該起爆素子への該スイッチ用回路による解放を制御するために該スイッチ用回路に動作的に接続されている。該起爆素子は該蓄積手段からエネルギーを受けるためにそしてそれに応答して出力起爆信号を発生するために該スイッチ用回路を通して該蓄積手段に動作的に接続されている。上記特徴の１つ以上は何れでもデトネータに組み入れられてもよい。この様なデトネータは、例えば、閉鎖端部と開放端部とを有するハウジングを備えており、該開放端部は起爆信号伝達手段に接続するような寸法と形状になっており、この様なデトネータは又該ハウジング内にあり電気的起爆信号を遅延回路の入力ターミナルに送るための起爆信号伝達手段と、出力起爆手段を起爆させるための電力を供給するための電源と、該ハウジング内にあり、ここに説明されたように、含んでいる遅延回路と、そして該蓄積手段の放電後に爆発性出力信号を発生するために該ハウジング内に配置されたデトネータ出力手段とを備えている。図面の簡単な説明図１は本発明の特定の実施例のデジタル遅延回路のブロック図の略図である。図２Ａは図１の回路のラン制御回路（run control circuit）のブロック図の略図である。図２Ｂは図２Ａの該ラン制御回路の特定の実施例の回路図の略図である。図３Ａは図１の回路の発振器回路部分のブロック図の略図である。図３Ｂは図３Ａの該発振器回路部分の特定の実施例の回路図の略図である。図３Ｃは図３Ｂの比較器３４ｅの１実施例の回路図である。図３Ｄは図３Ｂのバイアス回路３４ｓの１実施例の回路図である。図４Ａは図１の回路のカウンタ部分の特定の実施例のプログラム可能なカウンタのブロック図の略図である。図４Ｂは図４Ａのカウンタの特定の実施例のカウンタ段と付随するセット用回路及びクリア用回路との略図である。図４Ｃは図４Ａのプログラム可能なカウンタのセット用回路の代替えの実施例の回路図である。図５はトランスデューサモジュールと一緒になった電子品モジュールとスリーブを含むトランスデューサ回路組立体の部分断面斜視図である。図６Ａは本発明の１実施例の密閉された遅延回路を含む遅延デトネータを示す部分断面略図である。図６Ｂは図６Ａのデトネータの絶縁カップ（isolation cup）とブースタチャージ部品の、図６Ａに比して拡大された、図面である。好ましい実施例の詳細な説明本発明の電子回路は幾つかの新しい側面の１つ以上を特徴付ける起爆遅延回路を含んでおり、それらはデトネータ遅延回路及び他の回路で相互から独立して使用されてもよいが、ここで説明する１つの回路内に組み合わされるのが好ましい。本発明の１つ以上の特徴を組み入れた電子的起爆遅延回路（electronic initi ation delay circuit）の略図による表現が図１で提供される。起爆遅延回路１０は蓄積キャパシタ１４により電力を与えられるが該キャパシタはその電荷をピエゾ電気式トランスデューサ１２の出力から取っている。該ピエゾ電気式トランスデューサ１２は、例えば、デトネーテイングコード（detonati ng cord）又は衝撃波管（shock tube）の様な非電気的信号伝達ラインによるか又は爆発性材料（explosive material）の僅かな、手近のチャージ（near-by ch arge）によるかして供給されてもよい圧力パルスに応答して電気エネルギーのパルスを発生することで当該技術では公知である。トランスデューサ１２により作られる電気エネルギーは入力ターミナル１８ａで遅延回路１０に電気起爆信号を供給する。該エネルギーの大部分は蓄積キャパシタ１４により蓄積され、該キャパシタはその後、起爆遅延回路１０に電力を与えそして回路１０に接続された半導体ブリッジ｛”エスシービー（SBC）”｝１６の様な電気起爆素子を賦活するために電気エネルギーを供給する。該トランスデューサ及びキャパシタが本発明の該遅延回路を非電気的起爆信号ラインと共に使用されることを可能にしているが、代替えの実施例では、該回路は電気起爆システム、すなわち、起爆信号と、オプションでは、電力と、がフューズ線に沿って電気信号として該デトネータへ運ばれるシステムに接続されてもよい。高周波電波（radio wave）、ストレー大地電流（stray ground current）、雷、他からの電磁的信号干渉を避けることが望まれる場合非電気的信号伝達ラインがフューズ線より好ましい。見られる様に、ピエゾ電気式トランスデューサ１２を励起する圧力パルスは起爆信号を含んでいてもよくそれから該回路は遅れを測り該デトネータを着火する。典型的実施例では、デトネータ遅延回路１０は、共に構成回路を含んでいるトリガー動作部分１８と遅延部分２８との、２つの主な要素に組立られる。トリガー動作部分１８は電源、例えば、蓄積キャパシタ１４から電力を引き入れ、そしてキャパシタ１４がピエゾ電気式トランスデューサ１２から、トランスデューサ１２への電流の逆流を禁ずる、例えば、ステアリングダイオード（stee ring diode）２０経由で、電気的エネルギーのパルスを受ける通路を提供する。好ましくは、蓄積キャパシタ１４は少なくとも１０秒間４マイクロアンペアを供給出来る０．５マイクロファラドのキャパシタを含んでいる。代替えの実施例では、トリガー動作部分１８はバッテリーから電力を引き入れている。トリガー動作部分１８は、望ましい遅延時間が経過したことを示す、着火信号が該遅延部分２８から受信される迄電源からのエネルギーが該電気的起爆素子を起爆させない様な制御可能なトリガー機能を提供する。該トリガー制御機能は電源、例えば、蓄積キャパシタ１４、がそれによりエスシービー（SCB）１６に接続されるシリコン制御整流素子｛”エスシーアール（SCR）”｝２２の様なスイッチ用素子を経由して主に提供される。図解された実施例では、該スイッチ用素子はトリガー制御回路２４からの信号受信迄出力ターミナル１８ｂへの、従ってエスシービー１６へのキャパシタ１４の放電を防止する。望ましい遅延時間が経過したことを示す遅延部分２８からのトリガー動作信号に応答してトリガー制御回路２４はエスシーアール２２を導通状態に引き入れる。又トリガー動作部分１８はデトネータ遅延回路１０の遅延部分２８に電力を供給するキャパシタ１４から幾らか電力を引き入れる電圧調製器２６を含んでいるのが好ましい。又トリガー動作部分１８は、起爆信号を受信すると入力４２ｃを通して遅延部分２８に供給される、PR OGPと呼称される約１２ボルトの信号を発生するセット電圧回路（set voltage circuit）３０を含んでいるのが好ましい。該PROGP信号は下記で説明する様に、該遅延部分２８により使用される。又トリガー動作部分１８は、該起爆信号の受信時に、該電源から得られる、約５ボルトの電力信号VDDを作るよう構成されている。好ましくは、トリガー動作部分１８は誘電体分離バイポーラー相補型金属酸化物シリコン（dielectrically isolated complemetarymetal oxide silicon）｛ダイバイシーモス（DI BiCMOS）｝集積回路チップとして作られるがそれはこの様な回路が該回路に電力を与えそして該起爆素子を信頼性高く着火するために必要な大きさの信号を制御するために良く適合しているからである。遅延部分２８は標準的シーモス（CMOS）｛相補型金属酸化物シリコン（complementary metal oxide silicon）｝回路チップとしても実施出来る。好ましくは、該遅延部分２８は入力４２ｆを通して該トリガー動作部分１８の電圧調整器２６からVDDと呼称される電圧レベル（通常約５ボルト）｛時には” ブイデーデー信号（VDD signal）”としてここでは引用される｝に電力を与えられている。入力４２ｆでの該パワーアップブイデーデー（power-up VDD）信号の受信に続いて予め決められた遅延の後、遅延部分２８は出力ピン４２ｄ上にトリガー動作信号を発生するがそれはエスシーアール２２がエスシービー１６にエネルギーを与えられるようにトリガー動作部分１８のトリガー制御回路２４へ運ばれる。好ましくは、遅延部分２８は遅延時間を測るタイマー回路３２を含む、幾つかの構成回路を有しているのがよい。遅延部分２８の該タイマー回路３２は発振器３４とカウンタ３６を含んでいる。好ましくは、タイマー回路３２はプログラム可能でありそしてカウンタ３６はリップルカウンタ３８と該リップルカウンタ３８の初期値をセット出来るプログラムバンク４０とを含んでいるのがよい。又遅延部分２８は、該PROGP信号を受信後、タイマー回路３２が過渡的な電力消失の後に再初期化されるのを防止するラン制御回路（run cont rol circuit）４６を含んでいることが好ましい。好ましくは、遅延部分２８は２つのモードで動作するのがよいが、それは、該回路によりカウントされるべき遅延時間が決定されるプログラミングモードと、トリガー動作部分１８から該ブイデーデー電圧レベルにパワーアップ（power-up）された後それが該遅延時間をカウントする遅延モードとである。下記で説明する様に、ラン制御回路４６へ適当な電圧の他の特定の信号が供給されないならば遅延部分２８はその遅延モードで動作している。上記で示す様に、本発明の１つの特徴はパワーオンリセット（power-on reset ）、ランシークエンシング（run sequencing）及び該デトネータ遅延回路１０の他の機能を制御する信号を発生するラン制御回路４６に関する。例えば、下記で更に説明する様に、ラン制御回路４６は、一旦該タイマー回路３２が遅延モードでカウントを始めると過渡的電力消失後再初期化されないことを保証する。従って、下記で説明する様に、過渡的電力消失が該遅延時間の精度に驚異を与える様なことがあってもラン制御回路４６は該デトネータの着火を防止する。ラン制御回路４６は図２Ａのその略図による図解を参照すれば理解出来る。図解された実施例では、ラン制御回路４６は遅延部分２８がブイデーデー電圧レベルにパワーアップされるのに応じる制御パワーオンリセット（”ピーオーアール ”）回路（control power-on reset("POR") circuit）４６ａを含んでいる。又POR回路４６ａは、下記で説明する様に、遅延部分２８がそのプログラミングモードにある時該タイマー３２をプログラムするために使用されるリセット発生回路４８（図１）により発生される優先する（ov erriding）RESET信号に応答する。POR回路４６ａは、限られた時間だけ、発振器３４へそして少なくとも３つの制御段（control stages）４６ｂ、４６ｃそして４６ｄを含む制御バンクの各段へ運ばれるRESET START信号を発生することにより、下記で説明する様に、該ブイデーデー信号とそして該優先するRESET信号に応答する。好ましくは、各制御段は１つのデータ入力と２つの出力、すなわち、正規と反転との出力を持つよう構成される。制御段４６ｂはロックアウト制御段（lock-out control stage）として参照され、制御段４６ｃはカウンタロード制御段（counter load control stage）として参照され、そして制御段４６ｄはクロックイネーブル制御段（clock enable control stage）として参照される。PO R回路４６ａにより発生されるRESET START信号は各制御段の正規出力をイナクチブ（inactive）又はローの論理状態にセットすることにより該制御段の各々をクリアし、そしてそれは下記で説明する様に、該発振器３４を始動する（initiate ）。制御段４６ｂ、４６ｃそして４６ｄは該発振器３４により供給されるクロック信号CLK2Aにより信号を１つから次ぎへ運ぶようリップル方式で相互接続されている。ラン制御回路４６は更にロックアウトスイッチ回路４６ｅを含んでいるがそれはロックアウト制御段４６ｂから入力信号をそして、オフチップの源から、入力４２ｃでのPROGP信号（図１）をそしてV18信号を受信するよう構成されている。該PROGP信号は、トリガー動作部分１８が電気的起爆信号と、下記で説明する様に、プログラミング中使用されるV18入力信号を受信した後入力４２ｃで受信される。ロックアウトスイッチ回路４６ｅは、アクチブ状態かイナクチブ状態か何れかを有するロックアウトセル（lock-out c ell）（下記で更に説明する）を含んでいる。該ロックアウトセルは不揮発性であるが、それはタイマー回路１０の如何なる部分への電力が消失した場合でもその状態は保存されそしてそれは、ここで説明する様に、ロックアウトスイッチ回路４６ｅによる特定の信号の受信の後のみ変化することを意味する。例えば、ロックアウトスイッチ回路４６ｅは不揮発性であるが、消去可能で、電気的にプログラム可能な読み出し専用メモリー｛イーイーピーロム（EEPROM）｝のセルを含んでいる。ロックアウトスイッチ回路４６ｅは、プログラムされた後初めて時間遅延部分２８がブイデーデー信号により電力を与えられた時、該ロックアウトセルがアクチブ状態でそしてライン４６ｇ上のロックアウト信号の初期状態がアクチブであるように構成される。下記で説明する様に、制御段４６ｂの２つの出力はロックアウトスイッチ回路４６ｅへ供給され、そして制御段４６ｂの正規出力はカウンタロード段４６ｃの入力に追加的に供給される。カウンタロード段４６ｃの正規出力はクロックイネーブル制御段４６ｄの入力に接続されるのみでなく、下記で説明する様に、カウンタロードRST信号として該タイマーにも供給される。カウンタロード制御段４６ｃからアクチブ入力信号を受信すると、クロックイネーブル制御段４６ｄはその正規出力にイネーブル優先回路４６ｆへ入力として供給されるアクチブ出力信号を、そしてその反転出力にイナクチブ出力信号RESET START Zを発生する。該イナクチブなRESET START Z 信号は着火リセット用回路５４を解除し（図１）、それにより予め決められた遅延時間後にトリガー動作信号がトリガー動作部分１８に供給されるようにする。イネーブル優先回路４６ｆはクロックイネーブル制御段４６ｄの出力とそして、下記で説明する源から、HVと呼称される信号とを受信するが後者は遅延部分２８がそのプログラミングモードにある時供給される。イネーブル優先回路４６ｆは、もしそれがアクチブなHV信号を受信しなければ、それが段４６ｄからアクチブ信号を受信するとクロックイネーブル信号CLKENを発する。かくしてイネーブル優先回路４６ｆはアクチブなHV信号によりデイスエーブル（disabled）となる。該遅延モードで遅延部分２８がパワーアップすると、ライン４６ｇ上のロックアウト信号がそのアクチブ状態に置かれそしてPOR回路４６ａは制御段４６ｂ、４６ｃ及び４６ｄをクリアし、すなわちそれらの正規出力はイナクチブとなる。一旦該POR回路４６ａの時間が終了しそしてRESET START信号がイナクチブになると、ロックアウト制御段４６ｂはクロック信号CLK2Aのパルスの受信に応答し、すなわち、それはライン４６ｇ上のロックアウト信号の論理状態に従う正規出力信号を発生することにより”クロック動作する（clocks）”。イナクチブからアクチブへの制御段４６ｂの正規出力でのこの変化はロックアウトセルを消し、すなわち、該セルをイナクチブ状態とするが、ロックアウトスイッチ回路４６ｅは POR回路４６ａが次のRESET START信号を発生しない限りライン４６ｇ上でアクチブなロックアウト信号を保持する。ライン４６ｊ上のロックアウト制御段４６ｂのアクチブな正規出力は、次のクロックパルスで、カウンタロード制御段４６ｃからの出力を賦活する。段４６ｃからの該アクチブ出力はRST信号とクロックイネーブル制御段４６ｄへのアクチブ入力を供給する。アクチブ入力で以て、次のクロックパルスは段４６ｄにイネーブル優先回路４６ｆへ正規出力上でのアクチブ信号を供給させる。次いでイネーブル優先回路４６ｆはアクチブクロックイネーブル信号CLKENを作る。又クロックイネーブル制御段４６ｄへの該アクチブ入力は段４６ｄにその反転出力上にイナクチブ信号を供給させ、すなわち、該RESET START Z信号はこれでイナクチブになる。ロックアウト制御段４６ｂへ供給されるライン４６ｇ上の入力信号がアクチブである限り、次のクロックパルスCLK2Aは段４６ｂからの出力状態に影響しない。かくして該アクチブRST及びCLKEN信号と該イナクチブRESET ST ART Z信号とは、もう１つのRESET START信号が該制御段をクリアする迄、すなわち、該POR回路４６ａが再賦活される迄、作られ続けることになる。該RST信号と該CLKEN信号とは下記で説明する様に該デトネータ遅延回路の動作には必要である。これらの信号がリップル方式で接続された段の出力から得られるので、該RESET START信号が沈んだ後制御段４６ｂ、４６ｃそして４６ｄがクロックパルスCLK2Aを受信した時ロックアウト回路４６ｅから受信される、ロックアウト制御段４６ｂへの入力がそのアクチブな状態にないならばそれらは作られないことは理解されるところである。しかしながら、ロックアウトスイッチ回路４６ｅは、パワーアップ後ライン４６ｇ上に該アクチブ信号を発生するその能力が該ロックアウトセルのアクチブ状態に依存するように構成されている。上記説明の様に、ロックアウト制御段４６ｂはロックアウトスイッチ回路４６ｅに該ロックアウトセルを取り消させる。かくして、例え新しいRESET START信号が受信され、制御段４６ｂ、４６ｃそして４６ｄがクリアされても、該RST及びCLKEN信号は発生されないが、それはライン４６ｇ上の該信号がイナクチブであるからである。換言すれば、制御回路４６は、ここで説明する様に該ロックアウトセルが再賦活される迄タイマー回路１０の次ぎの動作をロックアウト（lock out）する。正規の遅延モード動作でラン制御回路４６により作られる該RST信号はタイマー回路３２と着火リセット回路５４とに運ばれる（図１）。正規の遅延モード動作でラン制御回路４６により作られるアクチブなRESET START Z信号は、例えば、パワーアップ時の、該RESET START信号に応答してのみ着火リセット回路５４へ運ばれる。該アクチブRESET START Z信号は出力４２ｄを通してトリガー動作部分１８へトリガー動作信号を供給するためにそれが着火出力回路４４をイネーブルに出来ないように着火リセット回路５４をそのリセット状態に保持する。着火リセット回路５４は、イナクチブなRESET START Z信号と該RST信号と（それらは該RESET START信号が沈み込みそして制御段４６ｂ、４６ｃそして４６ｄが信号CLK2Aから１連のクロックパルスを受信した後発生さする）を受信すると着火出力回路４４を初期化するため該回路へ運ばれるCNDと呼称される信号を発生するよう構成されている。かくして、カウンタ３８からタイマー出力信号を受信すると、該着火出力回路４４（図１）はピン４２ｄ上にトリガー動作信号を発する。ロックアウトスイッチ回路４６ｅへのV18及びHV信号用入力は、上記説明の、ラン制御回路４６のロックアウト機能をバイパスさせるため、すなわち、ラン制御回路が、下記説明の様に、プログラミングの目的で、次のタイマー機能をロックアウトせずに該発振器３４とかくしてイネーブルタイマー３２とを始動出来るようにするため使用される。本発明のラン制御回路の特定の実施例の回路図の略図が図２Ｂに示されている。図２Ｂを参照すると、正規の動作中、該セット電圧回路３０（図１）がPROGP 信号（約１２ボルト）を発生しそして該POR回路４６ａが該RESET START信号を発すると、ロックアウトスイッチ回路４６ｅのイーイーピーロム（EEPROM）のセルのプログラムゲート（program gate）１４９はローに保持されその結果トランジスタＩ５１のドレーンはライン４６ｇ上での信号の状態を決定することが分かる。該遅延部分２８がプログラムされる時イーイーピーロム（EEPROM）のセルＩ４９が高インピーダンスモードに予めクリアされていると仮定すると、トランジスタＩ５１のドレーンはハイとなり、かくしてライン４６ｇ上でロックアウト制御段４６ｂへアクチブなロックアウト信号を供給する。後で、段４６ｂの出力がトグル（toggle）すると、トランジスタＩ５２のゲートはローに駆動される。イーイーピーロム（EEPROM）のセルの該プログラムゲートＩ４９をローに保持しつつあったトランジスタＩ５７を含む、プログラムゲートは次いで解除され、そしてイーイーピーロム（EEPROM）のセルＩ４９は導通状態へ進むことが出来る。上記説明の様に、この条件は過渡的な電力消失によるRESET STARTの発生時に制御段４６ｂへの”恒久的（permanent）な”イナクチブ入力を供給する。タイマー３２の将来の再スタートはデイスエーブル（disabled）とされるが、それはトランジスタＩ５１のドレーンはローとなりそしてライン４６ｇ上の信号はイナクチブとなるからである。もし、続くRESET START信号がPOR回路４６ａにより発生されるキャパシタ１４とトリガー動作部分１８との間の、例えば、間欠接続から生ずる過渡的電力消失による場合は、イーイーピーロム（EEPROM）のセルＩ４９はクリアされずそして該制御段はロックアウトされた儘に留まる。該ラン制御回路４６が依存する該CLK2A信号源は従来のどんな発振器回路でもよい。しかしながら、本発明は図３Ａに略図で図解される新しい発振器を提供する。広義で説明すると、発振器３４はＲＣ回路に充電されたキャパシタの放電をもたらすことにより動作する。該キャパシタにより担われる電荷は比較器によりモニターされるが該比較器は該キャパシタ電圧が基準電圧REFより低下した時、すなわち、該キャパシタが放電状態になった時信号を発生する。該信号はスイッチ手段により使用されるが、該手段は充電キャパシタを放電キャパシタと交換しそして該放電キャパシタをREFを越える電圧にそれを充電する電源に接続する。それで、他の実施例では２つより多いキャパシタが使用されてもよいが、該発振器は、典型的に、２つのキャパシタを含んでいる。図３Ａで略図で描かれている実施例を参照すると、該発振器３４は第１のキャパシタ３４ａと第２のキャパシタ３４ｂとを含んでいる。スイッチ回路３４ｃは１つのキャパシタをノード３４ｄに接続されたオフチップ（off-chip）の抵抗器へ接続する働きをするが該抵抗器を通して該キャパシタは放電される。ノード３４ｄの抵抗器はSETR入力４２ｇ（図１）で該チップに接続される。又スイッチ回路３４ｃは相手方のキャパシタを充電源に接続する。ライン３４ｉ上の受信信号に応答して、該スイッチ回路３４ｃは該２つのキャパシタの位置を有効に逆にする。該キャパシタ電荷、すなわち、ノード３４ｄを通して放電されつつあるキャパシタ上の電荷又は関連する電荷、例えば、ノード３４ｄ上の電荷、は比較器３４ｅにより基準電圧と比較される。該キャパシタ電荷が該基準電圧より下に低下すると、比較器３４ｅは信号を発生するがそれはラッチ３４ｆに運ばれる。該比較器信号を受信すると、ラッチ３４ｆはライン３４ｇ上で該発振器の出力信号と見なされる信号を発生する。又ラッチ３４ｆの出力はスイッチ信号ライン３４ｉに沿って、スイッチ回路３４ｃへスイッチ信号として供給されてもよい。かくして、キャパシタ３４ａと３４ｂは交互に充電及び放電され、ラッチ３４ｆはクロック信号を含む１連のパルスを発生する。図３Ａに示す様に、ライン３４ｇ上の該クロック信号はCLK2Aと呼称され、そしてこれはラン制御回路４６のリップル動作を駆動するクロック信号である。又図３Ａはクロックゲート３４ｈを図解しており該クロックゲートはラッチ３４ｆから出力信号を受信するがしかしラッチ３４ｆにより作られた該クロック信号に対応するCLK2信号を作るためにはラン制御回路４６からCLKEN信号を必要とする。該CLK2信号は該リップルカウンタをインクリメント（increment）するため使用される。一緒に、該カウンタと該発振器とはタイマーを含んでおり、それの動作はクロックゲート３４ｈを通してラン制御回路４６により制御されている。アクチブなCLKEN信号がなけれが、例えラッチ３４ｆが遅延部分２８内のどこかで使用するためにCL K2Aを発生しつつあってもクロックゲート３４ｈは該CLK2信号を発生しない。かくして、該タイマーの動作は概してそして、特に、該クロックパルスに応答する該カウンタの動作は、アクチブなCLKEN信号の存在に依存する。該発振器の周波数は各出力Ｑ、ＱＺが与えられた状態に戻る周波数、例えば、出力Ｑがハイ又はアクチブ状態へトグル（toggle）する周波数である。ノード３４ｄでの該抵抗器の抵抗値がそれに接続されたキャパシタの放電用時定数に影響することそして該抵抗器は望ましい発信周波数を生ずるよう選び得ることは当業者には理解されるところである。該発振器は、例えば、約５０マイクロ秒の周波数又は周期を有してもよい。本発明に使用する発振器の特定の実施例の回路の略図が図３Ｂに示されている。ここで第１のキャパシタ３４ａと第２のキャパシタ３４ｂとがスイッチ回路３４ｃを含むトランジスタの集まりの中に埋め込まれていることが分かる。スイッチ回路３４ｃは放電キャパシタを再充電用に電源に有効に接続し一方充電キャパシタを放電されるべくノード３４ｄで抵抗器に接続している。又ラッチ３４ｆの出力は２つの出力ＱとＱＺを含んでいることそして該出力Ｑはライン３４ｉＱを介してトランジスタ３４ｊと３４ｋを制御する一方該出力ＱＺはライン３４ｉＱＺを介してトランジスタ３４ｍと３４ｎとを制御していることが分かる。共に、ライン３４ｉＱと３４ｉＱＺとは図３Ａのスイッチ信号ライン３４ｉを含んでいる。発振器３４（図３Ｂ）は、テスト又はプログラミングの目的で大きなキャパシタンスがノード３４ｄ上で該抵抗器に課された時でもパワーアップ時該発振器の動作を始動するために充電制御回路３４ｐと、フリップフロップ３４ｑと、スタートアップ回路３４ｒとそしてバイアス回路３４ｓとを含む強制スタート回路（図３Ｂ）を含んでいる。パワーアップ時、充電制御回路３４ｐはトランジスタ３４ｔと３４ｕとをオンにして、かくしてキャパシタ３４ａ、３４ｂ用の充電過程を始めそしてノード３４ｄ上の何等かの漂遊容量を無効化する。該RESET START 信号がアクチブになると、スタートアップ回路の出力はフリップフロップ３４ｑの出力信号Ｑをローにさせて、そのためトランジスタ３４ｔと３４ｕに供給された”オン”信号はオンに留まっている。充電は比較器３４ｅによりＩＮＰで検出された該キャパシタ電圧が2/3VDDを越える迄継続される。その点で、比較器３４ｅはハイの状態にスイッチし、充電制御回路３４ｐに接続されているフリップフロップ３４ｑの出力Ｑをハイにさせる。対応して、充電制御回路３４ｐはトランジスタ３４ｔと３４ｕをオフにする。比較器３４ｅへの該INP入力での電圧は次いで降下を始め、ノード３４ｄでの抵抗器を通してキャパシタ３４ａを放電させる。INPが2/3VDDより下へ降下すると、該比較器はロー状態にスイッチして、ラッチ３４ｆにトグルさせる。次いで正規の発信器機能が上記説明の様に進行する。図３Ｃは比較器３４ｅ用の好ましい回路構成を示すが、それは高ゲインで、２段で、低消費電流で、速いスイッチ作用の回路の実施例である。バイアス入力信号はＭ９，Ｍ８，Ｍ７そしてＭ５で電流ミラー方式になっている。トランジスタＭ１、Ｍ２，Ｍ３そしてＭ４は入力差動増幅器の第１段を含みそしてトランジスタＭ１３，Ｍ１４，Ｍ１５そしてＭ１６は該第２段を含んでいる。図３Ｄは図３Ｂのバイアス回路３４ｓ用の好ましい回路構成を図解している。トランジスタｂ５はRESET START信号受信時４つのトランジスタのセットｂ１、ｂ２，ｂ３及びｂ４がパワーアップされることを保証している。該４つのセットはｐ型とｎ型のトランジスタの間のしきい電圧（threshold voltages）の差を利用することによりシーモス製造（CMOS manufacturing）に於いて典型的な回路変動以上に安定な電源を供給する。回路３４ｓの残りのトランジスタは比較器回路３４ｅのバイアスをセットしそして該スタートアップ回路３４ｒにより引き込まれる電流を制限する。発振器３４（図３Ａ）からのクロック信号は、クロックパルスの指定された数をカウント後タイマー出力信号を発生するようプログラムされる何等かの従来型のリップルカウンタへ供給されてもよい。しかしながら、本発明の１つの側面はデトネータ回路に使用出来る新しいプログラム可能なカウンタ３６（図１）に関する。プログラム可能なカウンタ３６はリップル方式（ripple fashion ）で配置された複数のカウンタ段（Ｄ型ラッチの様な）を含むリップルカウンタ３８を有している。各カウンタ段３８ａ、３８ｂ、他（図４Ａ）は”セット（se t）”状態と”クリア（clear）”状態とのどちらか１つを取ることが出来てそして該カウンタ段の状態がそれにより初期化される入力を含んでいる。各カウンタ段はそのカウンタ段の状態を示す信号を供給するための少なくとも１つの出力を含んでいる。典型的には、該出力はＱと呼称されそして各カウンタ段は又反転出力、例えば、ＱＺも供給する。又プログラム可能なカウンタ３６は複数のセット用回路４０ａ、４０ａ’、他と複数のクリヤ用回路４０ｂ、４０ｂ’、他を含むプログラムバンク（program bank）を有しており、各カウンタ段に付随したセット用回路とクリヤ用回路がある。セット用回路４０ａ，４０ａ’、他とクリヤ用回路４０ｂ、４０ｂ’、他の出力は付随するカウンタ段の適当な入力に接続されておりそして該セット用回路、クリヤ用回路そしてカウンタ段は、セット用回路からのアクチブ信号が該カウンタ段をセット状態に置きそして該クリヤ用回路からのアクチブ信号が該カウンタ段をクリヤ状態に置くよう構成されている。該カウンタ段は、クリヤ信号とセット信号とが同時に受信された時、より長い持続時間の信号が該カウンタの状態を決定するように構成されている。リップルカウンタ３８は反転回路を有しており、それはVEN信号を発生するため該PROG回路５２（図１）により発せられた該PROG信号の極性を反転させる。第１のカウンタ段３８ａ（図４Ａ）は発振器からクロックパルスを受信しそして図２Ａを参照して上記で説明したゲートされた（gated）クロック信号CLK2を受信してもよい。セット用回路はVPP、VEN、（該PROG回路５２からの）そしてRS Tと呼称される信号用の入力を有し、クリヤ用回路はリセット発生回路４８（図１）からのRST信号及びRESET信号用の入力を供給される。各セット用回路はそれが、それぞれ、長いか又は短い持続時間のセット信号を発生する２つの状態の何れかをとることが出来る。セット用回路の状態は適当な入力Ｐで供給される信号により固定出来る。好ましい実施例では、下記で説明する特定のプログラミング方法を実現するために付随するカウンタ段からの出力信号がセット用回路の入力Ｐにプログラミング信号を供給する。プログラミングを実施するために、遅延部分２８（図１）は制御入力４２ａ、電力入力４２ｆ（典型的には約５ボルトである、VDDと呼称される電力信号用）、リセット発生回路４８そしてプログラム入力４２ｂ（時時V18と呼称される）を含んでおり、後者は下記で説明する様に、多関数入力（multi-function input )である。図４Ａで略図的に図解されている該カウンタのプログラミング手順は次ぎの様である。最初に、外部プログラミング装置から入力４２ｂと４２ｆ（図１）に約５ボルトのパワーアップ信号が供給される。外部装置から入力４２ａを介してリセット発生回路４８へ論理ハイの又はアクチブのCONTROL信号が供給される。リセット発生回路４８はRESET信号を発生するがそれはラン制御回路（図１）のPRO 回路４６ａ（図２Ａ）に供給され、内部PRO機能に優先しそして該遅延部分２８の全体をリセットする。該CONTROL信号がローに引かれると、該POR回路４６ａ（図２Ａ）は該ラン制御段をリセットしそして該発振器回路３４を賦活するRESETSTART信号を発生する。発振器３４はサイクル動作を開始しそして該ラン制御回路４６の制御段を駆動する。回路４６ｆがCLKEN信号を発生すると、クロックパルスが該リップルカウンタ３８へ開放され、該カウンタはインクリメントを開始する。該発振器３４とカウンタ３６とは望ましい時間の間サイクル動作出来るようになり、その点に於いて入力４２ｂの該信号はVDDより少なくとも１ボルト高く、すなわちVDD+1になる。好ましくは、入力４２ｂの該信号は最初はVDDより0.5ボルト低く（すなわち、VD D-0.5）そして該望ましい時間が過ぎた後はVDDより２ボルト高く（VDD+2）であるのがよい。図１に示す様に、入力４２ｂはV/H回路５０に接続されているがそれは入力４２ｂからの種々の信号間を緩衝しかつ区別してそして適当な出力信号を発生する。４２ｂの該信号が該望ましい遅延時間の終了時にVDDを１ボルトより多く越える程増加すると、該V/H回路はHV信号を作りそれはラン制御回路４６の回路４６ｆ（図２Ａ）へ運ばれる。回路４６ｆはCLKEN信号の賦活を止めることにより応答し、かくして該発振器がゲート３４ｈ（図３Ａ）を経由して該カウンタを更にインクリメントするのを防止することにより該タイマーを停止する。又V/Ｈ回路５０は入力４２ｂの該信号が６ボルトを越える時は何時もプログラミング信号VP Pを作る。（VPP信号の効果は下記で更に説明する。）従って、入力４２ｂに導入された少なくとも0.5VDDの信号はPROG信号の発生と言う結果になる。入力４２ｂのVDD+1を越える信号は該カウンタを止めるHV信号の発生となり、そして入力４２ｂの６ボルトを越える信号はVPP信号の発生となる。プログラミング中は、入力４２ａの信号は約１４ボルトに達し、そしてロックアウトスイッチ回路４６ｅ（図２Ａ）はこの様な信号がその上のロックアウトビット（lock-out bit）をリセットするように構成されている。上記説明の様なV/H回路５０の機能を考慮すると、入力４２ａに、入力４２ａでの制御信号と同時に0.5VDDとVDD+1との間の初期信号（initial signal）を供給すること（そのどちらもリセット発生回路４８に接続されている）は該リップルカウンタ３８をクリヤしそしてPOR回路４６ａ（図２Ａ）をリセット状態に保持するRESET信号を発生する。該CONTROL信号がローになると、該内部POR機能は終了し、該発振器３４（図１）はスタートし、そして該カウンタ段はインクリメントをする。望ましい時間が過ぎた後は、入力４２ａの信号はVDD+1より高く上げられ、V/H回路５０に前記説明の様に該カウンタを停止するHV信号を発生させる。次いで入力４２ｂの信号は少なくとも６ボルトのレベルまで増加されるが、それはV/H回路５０にVPP信号を発生させ、該信号はセット用回路の状態がセット段プログラミング入力（set stage programming input）の信号の状態で決定されるようにする。又高レベルのV18信号は次のタイマー機能を許可するために該ラン制御回路４６の該ロックアウトビットをリセットする。かくして、該CONTRO L信号を始動しそして終了させることと入力４２ｂの信号を適当に調節することとにより、正規動作で起こるパワーアップシークエンス（power-up sequence）とクロック動作（すなわち、４２ｃでのPROGP信号となる入力１８ａでの入力信号の結果として）が外部プログラミング装置による望ましい遅延時間の測定と同期されるが、それは望ましい遅延時間で該タイマー回路を適当にプログラムするためである。図解された好ましい実施例では、セット用回路は付随するカウンタ段からの出力信号を受信するので、該カウンタが停止する時、すなわち望ましい時間の終了時、各カウンタ段の状態は付随するセット用回路の状態により反映される。好ましくは、各セット用回路は該セット用回路への入力信号の状態によりプログラムされるイーイーピーロム（EEPROM）のセルの様な不揮発性の回路素子を含むのがよい。従って、一旦該セット用回路の状態がプログラムされると、電力は該タイマー回路から撤回されそして該望ましい遅延の終了時の該カウンタの構成が保持される。動作時は、一旦該タイマーがRESET信号に応答してリセットされると、該カウンタ段の初期状態は付随するセット用回路からロード（load）されねばならない。これは該RST信号が図２Ａ及び２Ｂで図解されるラン制御回路により発生されると達成される。該RST信号は各カウンタ段に付随するセット用回路及びクリヤ用回路の両者が該カウンタ段へ信号を伝えられるようにする。該セット用回路と該クリヤ用回路とは、該RST信号パルスがローとなった後、それらがそれらの信号を該付随するカウンタ段へ同時にしかし異なる時間の間発生するように構成されている。一般に、該セット用回路はそれらがプログラムされてない時、該セット用回路の時定数が該クリヤ用回路の時定数の約２分の１となるよう構成されている。従って、該クリヤ信号は、プログラムされてないセット用回路のセット信号に対し、より長い持続時間であり、そしてそれに優先し、そして該カウンタ段はクリヤされる。他方、該セット用回路は、もし該不揮発性プログラム手段、例えば、該イーイーピーロム（EEPROM）のセルがプログラムされた場合、該セット用回路の時定数は該クリヤ用回路の時定数を越えて伸ばされるので、該RS T信号が消えた後、該セット信号は該クリヤ信号に優先しそして該カウンタ段はセットされるか又は該セット用回路のプログラミングで（with the programming of the setting circuit）”ロードされる（loaded）”ように構成されている。本発明のカウンタで使用されるセット用回路及びクリヤ用回路の特定の実施例用の追加的な詳細が図４Ｂで見られるが、それはその付随するセット用回路４０ａ”と付随するクリヤ用回路４０ｂ”を有するカウンタ３８’を示している。セット用回路４０ａ”でQ2は不揮発性のイーイーピーロム（EEPROM）のセルを示している。一旦プログラミングが完了すると、入力４２ｃと４２ｆとで次ぎに受信した信号PROGPとVDDは、それぞれ、POR回路４６ａに遅延部分２８の種々の回路要素用のRESET START信号を発生させ、そしてそれは発振器３４に機能を開始させる。該PROGP信号と発振器３４の最初のパルスとがラン制御回路４６により受信されると、ラン制御回路４６は該RST信号と、該CLKEN信号と、そして遅延部分２８内の他の回路を機能させるRESET START Z信号とを作る。同時に、ラン制御回路４６のロックアウト部分、すなわち、ロックアウトスイッチ回路４６ｅは該ラン制御シークエンスの次ぎの動作を防止するようセットされる。従って、タイマー動作が始まった後の入力４２ｆでの過渡的な電力消失の場合には、入力４２ｆへの電力の回復では該カウンタへの再ロード動作又は該タイマーの再始動にはならないが、それは電力の消失の前にセットされた、ラン制御回路４６の不揮発性のロックアウトセルはラン制御回路４６がこれらの機能をイネーブルにするのを防止するからである。特に、ロックアウトスイッチ回路４６ｅは遅延部分２８への電力の消失と再印加（re-instatement）に拘わらずイナクチブ出力信号を発生し続け、そしてロックアウト制御段４６ｂにより受信された該イナクチブ信号はアクチブなRST及びCLKEN信号を回避する。かくして、本発明の遅延回路は、もし該遅延時間の間に過渡的電力消失が起こっても該デトネータが着火しないことを保証する。本発明のプログラム可能な電子的タイマー回路の代替えの実施例では、セット用回路の不揮発性プログラム手段はイーイーピーロム（EEPROM）のセルの代わりにフュージブルリンク（fusible link）を含んでいる。この様なセット用回路の回路図が図４Ｃに示されている。セット用回路１４０ａ”は図４Ｂのセット用回路４０ａ”と同じ信号用の入力、すなわち、VEN,VPP,RST,データ（Ｑ）を有し、そして同じ出力信号、SDN（セット）｛SDN（set）｝を発生する。セット用回路１４０ａ”のプログラミング、及びそれからの付随するカウンタ段のロード動作はイーイーピーロム（EEPROM）のセルを有するセット用回路用と概ね同じ仕方で達成される。しかしながら、該プログラミング手順は該フュージブルリンク１４２を接続して残すか又はそれを開かせることになる。特に、対応するカウンタ段からのアクチブ信号が該プログラミング過程中に該データ入力で受信されると、フュージブルリンク１４２は接続した儘で留まっている。次ぎに、該プログラムバンクのセット作用（setting）が該カウンタにロードされると、該接続されたフュージブルリンクはセット用回路１４０ａ”の出力信号を有効にショートさせる。従って、該クリヤ用回路からのクリヤ信号は該セット用回路からのセット用信号より長く続き、そして該対応するカウンタ段はクリヤされる。逆に、プログラミング中に該データ入力でイナクチブ信号又は”ゼロ”が受信されると、セット用回路１４０ａ”はセット用信号（SDN）を作ることが出来て、それは付随するクリヤ用回路からのクリヤ用信号よりも長く続き、そして該カウンタ段は次いでセットされる。典型的に、フュージブルリンクを開くのはイーイーピーロム（EEPROM）のセルをセットするより多くの電流を要する。従って、セット用回路１４０ａ”は図４Ｂのセット用回路４０ａ”とは幾分異なる構成を有する。例えば、シーモス（CM OS）回路と両立する電圧でフュージブルリンクを切るために充分な電流を取り扱えるように、セット用回路１４０ａ”の回路素子Ｉ１２とＩ１４はＱ１とＱ４の様な回路４０ａ”の対応する素子よりも大きい。代わりのプログラミング方法はヒューズ切断電流を制御するために望ましい時間用のカウンタをランさせカウンタ段からの出力信号を使用する代わりにレーザを使用して適当なフュージブルリンクをトリム（trim）（すなわち、切る）することである。この代替えの手法では、前記のプログラミング方法に於けるよりもより多くの信頼性を発信器周波数の精度に置くことが出来る。該前記説明の方法では、該回路は外部の既知のクロックに対して測定された時間の間走ることが出来て、そして該望ましい時間に到達すると、該カウンタは停止しそして該プログラムバンクは該カウンタ段の出力信号によりプログラムされる。かくして、全てのタイマーは例え発振器周波数（そして従って該プログラムのカウント）がチップからチップで変化しても外部クロックによりカウントされた時間を測定する。しかしながら、トリムする方法は発振器周波数の変動に感応せずそしてもし発振器周波数に進みがあると既知である場合既知の遅延を確定するのみしか出来ない。従って、該トリム方法は発振器の製作により高い精度を要する。図１の実施例では、デトネータの起爆用にエスシービー（SBC）の着火を制御するために遅延部分２８がトリガー動作部分１８と接続されて使用される一方、遅延部分２８に供給された該起爆信号の受信から予め決められた時間内に動作しなければならない何れの装置をも制御するために遅延部分２８により作られたトリガー動作信号を使用出来る。同様に、プログラム可能なタイマー回路３２は電子的にプログラム可能でそして不揮発性のタイマーが必要な、デトネータと異なるどんな装置でも使用出来る。同様に、タイマーの１部として有利に使用される、発振器３４はクロックパルスを要する如何な他の装置の１部としても使用され得る。本発明の電子的遅延回路はデトネータへの便利な組み入れ用に一般的に図５で示すトランスデューサー回路組立体に組み入れ可能である。トランデューサー回路組立体１５５はそれに取り付けられた起爆素子１４６｛例えば、エスシービー（SCB）｝を有する図１の遅延回路１０を含む電子品モジュール１５４を含んでいる。図５は、付随する抵抗器１３４ｄ（ノード３４ｄに取り付けられた、図３Ａ）を有する遅延部分２８，トリガー動作部分１８、蓄積キャパシタ１４，オプションのブリード抵抗器１１６（上記説明のロックアウトの特徴を含まない実施例で、キャパシタ１４が充電後にもし該デトネータが着火に失敗した場合キャパシタ１４をゆっくり放電させるための）そして蓄積キャパシタ１４が放電される出力ターミナルを提供する出力リード１３７を含む、遅延回路１０の種々の部品を示している。これらの種々の部品はリードフレームの格子状の部分又はトレース（traces）１４１上に設置されそして、出力リード（又は出力 ”ターミナル”）１３７を除くと、密閉部（encapsulation）１１５内に配置される。該トランスデューサー回路組立体１５５は、半導体ブリッジ１６（出力リード１３７間に接続されている）と、密閉部１１５のネック領域１４４上にクリンプされそして起爆チャージ１４６ａを半導体ブリッジ１６とエネルギー転送関係にあるよう保持する起爆シェル１４６ｂ内に、ビーエヌシーピー（BNCP）[テトラアミン−シス−ビス（tetraammine-cis-bis）｛５−ニトロ−２エイチ−テトラゾラト−エヌ２（5-nitro-2H-tetrazolato-N²）｝コバルト（III）パークロレート（perchlorate）]、デーエックスエヌ−１（DXN-1）、デーデーエヌピー（DDNP）、アジ化鉛又はスチフニン酸鉛（lead styphnate）の様な微細粒子の爆発材料を含むのが好ましい起爆チャージ１４６ａとを含んでいる。起爆チャージ１４６ａはその理論的最大密度｛テーエムデー（TMD）｝の８０％より少ない密度で起爆シェル１４６ｂ内に加圧されるのが好ましい。例えば、該起爆ユニットは約６．８９５メガパスカル｛約１、０００ピーエスアイ（psi）｝の圧力でシェル１４６ｂ内に加圧されてもよい。好ましくは、エスシービー１６は、エスシービー16が起爆チャージ１４６ａの中へ突出し、そしてそれに囲まれることを可能にする仕方で出力リード１３７へ固定されるのがよい。代わりに、この様な材料は該エスシービー上に付けられるスラリー（slurry）か又はビード混合物（be ad mix）の形式で与えられてもよい。出力起爆素子１４６はデトネータの出力手段の１部を含みそして、例えば、下記で説明する様に、トランスデューサー回路組立体１５５がその中に配置される該デトネータの基部チャージ（base charge）又は”出力（output）”チャージを起爆するために使用されてもよい。密閉部１１５は好ましくは長手方向に伸びる突起した峰又はフイン（それは図５で見えない）のみに沿ってスリーブ１２１と係合しかくして該フインの間で密閉部１１５の周りの外周領域で密閉部１１５とスリーブ１２１間にギャップ１４８を確定するのがよい。（代わりに、密閉部１１５はオプション的にスリーブ１２１と全域で接触する衝撃吸収材料を含んでもよい。）密閉部１１５はオプション的には、テストリード１５２を接近可能（accessible）にするが好ましくは該リードに密閉部１１５の表面プロフアイル内に留まらせすなわち該リードが好ましくはギャップ１４８内に伸びない様にするスカラップ（scallops）１５０を形成してもよい。もしスカラップ１５０が省略される場合は、該テストリードは該囲んでいるエンクロージャ（enclosure）に接触するようにギャップを跨いで伸びはしないことが好ましい。従って、種々の回路素子、出力起爆素子１４６そして密閉部１１５を含む該電子品モジュールがスリーブ１２１内に置かれる前に、リード１５２の様なリードは該組立られた回路をテストするために接近可能になっている。次いで、電子品モジュール１５４はスリーブ１２１内に挿入されそしてリード１５２はスリーブ１２１とは接触しない。電子品モジュール１５４は出力リード１３７と蓄積キャパシタ１４がそれを通して充電される起爆入力リード１５６とが電子品モジュール１５４のそれぞれの相対する端部から突出するように設計されている。トランスデューサモジュール１５８はトランスデューサ密閉部１６４内に囲まれたピエゾ電気式トランスデューサ１２と２本の転送リード１６２とを含んでいる。トランスデューサ密閉部１６４はトランスデューサモジュール１５８が入力リード１５６と接触するリード１６２を有してスリーブ１２１の端部上に固定され得るようにスリーブ１２１と係合するような寸法と構成を有している。好ましくは、密閉部１１５、スリーブ１２１そしてトランスデューサ密閉部１６４は、図５に示す様に組み立てられた時、密閉部１１５とトランスデューサ密閉部１６４の間に１６６で示されたエアギャップが確立されるような寸法と構成を有するのがよい。この仕方で、電子品モジュール１５４はピエゾ電気トランスデューサ１２に電子品モジュール１５４を起動させる電気パルスを創らせるデトネーション衝撃波（detonation shock wave）から少なくとも部分的には遮蔽される。この様なデトネーション衝撃波により課される圧力はトランスデューサモジュール１５８を通して電子品モジュール１５４上より寧ろ、力の矢印１６８で示す様に、スリーブ１２１上に転送される。種々の回路パッケージ（circui t package）と素子はリードフレームの金属トレース（metal traces）１４１上に、又は、代わりに、チップオンボード型の配置（chip-on-board type arrange ment）内のポリマー又はセラミックの基盤上に直接設置されてもよい。今度は図６Ａを参照すると、本発明の電子品モジュールを有する遅延デトネータ２００の１実施例が示されている。遅延デトネータ２００は開放端部２１２ａと閉鎖端部２１２ｂとを有するハウジング２１２を備えている。ハウジング２１２は電気的に導電性の材料、通常はアルミニウムで作られ、そして好ましくは従来のブラースチングキャップ（blasting cap）、すなわちデトネータの寸法と形状であるのよい。デトネータ２００は電気的起爆信号を該遅延回路へ発送するための起爆信号伝達手段を含んでいる。上記で示す様に、該起爆信号伝達手段は該遅延回路の入力ターミナルに接続されたフューズ線を単に含んでいてもよい。しかしながら、好ましくは、該デトネータは非電気的システムの１部として使用されそして該起爆信号伝達手段は非電気的信号伝達ライン（例えば、衝撃波管）の端部と、ここで説明する、非電気的起爆信号を電気的信号に変換するためのトランスデューサとを含んでいるのがよい。図解された実施例では、該遅延デトネータ２００は、図解された場合は、衝撃波管２１０と、ブースタチャージ２２０とそしてトランスデューサモジュール１５８とを含む非電気的起爆信号手段に接続されている。衝撃波管のほかの、デトネーテイングコード（detonating cord）、低エネルギーデトネーテイングコード（low-energy detonating cord）、低速衝撃波管（low ve locity shock tube）などの様な非電気的信号伝達ラインが使用されてもよいことは理解される。当業者には公知である様に、衝撃波管は、点火時に、低エネルギー衝撃波が該管を通して伝播されるように内壁が起爆性材料でコートされた中空のプラスチックチューブ（hollow plastic tubing）を含んでいる。例えば、１９８６年８月２６日に発行されたスレソン他（Thureson et al）の米国特許第４，６０７、５７３号を参照されたい。衝撃波管２１２はチューブ２１０を取り囲むアダプタブッシング（adapter bushing）２１４によりハウジング２１２に固定される。ハウジング２１２は、衝撃波管２１０をハウジング２１２内に固定しそしてハウジング２１２と衝撃波管２１０の外面との間に環境的な保護シールを形成するためにクリンプ（crimps）２１６、２１６ａでブッシング２１４にクリンプされる。衝撃波管２１０のセグメント２１０ａはハウジング２１２内に伸びそして静電気防止絶縁カップ（anti-static isolation cup）２１８の極近くに、又はそれと突き合わせ接触して端部２１０ｂで終了する。絶縁カップ２１８はハウジング２１２の内部に摩擦嵌合（friction fit）をしておりそして、例えば、炭素充填のポリマー材料（carbon-filled polymeric ma terial）の様な半導電性材料（semi-conductive material）製であるので、衝撃波管２１０に沿って移動する何等かの静電気を放散するために衝撃波管２１０からハウジング２１２への導電性接地通路を形成する。この様な絶縁カップは当該技術で公知である。例えば１９７６年９月２１日発行のグラデン（Gladden）の米国特許第３，９８１，２４０号を参照されたい。低エネルギーブースタチャージ２２０は静電気防止絶縁カップ２１８に隣接して位置付けされている。図６Ｂで最も良く分かるが、静電気防止絶縁カップ２１８は、当該技術で公知の様に、概ね円筒形の本体（body）（それは通常、より大きい直径の端部がハウジング２１２の開放端部２１２に向かって配置された切頭円錐の形である）を有しているが、それは薄く、破裂し得る膜２１８ｂで入り口室（entry chamber）２１８ａと出口室（exit chamber）２１８ｃに分けられている。衝撃波管２１０の端部２１０ｂ（図６Ａ）は入り口室２１８ａ内に受けられている（衝撃波管２１０は図解の明確化のため図６Ｂでは示されてない）。出口室２１８ｃは、相互間で信号の相互転送関係に配置されている衝撃波管２１０の端部２１０ｂとブースタ火薬２２０との間に空気スペース又はスタンドオフ（stand-off）を供給している。動作時は、該衝撃波管２１０の端部２１０ｂから発射された衝撃波信号は膜２１８ｂを破裂させ、出口室２１８ｃにより供給される該スタンドオフを横切りそしてブースタチャージ２２０を起爆する。ブースタチャージ２２０は少量のアジ化鉛｛又はビーエヌシーピー（BNCP）の様な適当な第２の爆薬材料｝の様な第１の爆薬２２４を含んでいるが、それはブースタシエル２３２内に配置されそしてその上には第１のクッション素子２２６が配置されている（図解の容易化のため図６Ａでは示されてない）。薄い中央の膜を除いて、形状が環状である、第１のクッション素子２２６は絶縁カップ２１８と爆薬２２４との間に配置され、そして爆薬２２４を製造時にその上に課される圧力から保護するために役立っている。絶縁カップ２１８、第１のクッション素子２２６、そしてブースタ火薬２２０は図６Ｂに示す様に便宜的にブースタシエル２３２内に填め込まれてもよい。絶縁カップ２１８の外面はブースタシエル２３２の内面と導電的に接触しておりそれは今度はハウジング２１２と導電的に接触し衝撃波管２１０から放電される何等かの静電気用の電流通路を提供する。全体的に、ブースタシエル２３２はハウジング２１２内へ挿入されそしてその中にブースタシエル２３２を保持するためのみならずハウジング２１２の中味を環境から保護するためにもハウジング２１２はクリンプされている。典型的には厚さ約０．３８１ｍｍ（０．０１５インチ）の、非導電性のバッフアー２２８（図解の容易化のため図６Ａでは示されていない）がトランスデューサモジュール１５８をブースタチャージ２２０から電気的に絶縁するためにブースタチャージ２２０とトランスデューサモジュール１５８との間に配置される。トランスデューサモジュール１５８はピエゾ電気式トランスデューサ（図６Ａには示されていない）を含んでいるがそれはブースタチャージ２２０と力を作用し合う関係に配置されておりそれによりブースタチャージ２２０の出力する力を電気エネルギーのパルスに変換出来る。図５に示す様にトランスデューサモジュール１５８は電子品モジュール１５４と動作的に連結されている。衝撃波管セグメント２１０ａ、ブースタチャージ２２０そしてトランスデューサモジュール１５８を含む起爆信号伝達手段は、下記で説明する様に、衝撃波管２１０を経由して受信される非電気的起爆信号を、電気的形式で、遅延回路１０に送るために役立っている。デトネータ２００により供給される起爆及び出力チャージ用の囲い（enclosur e）は、ハウジング２１２に加えて、電子品モジュール１５４を囲むオプション的な端部の開放された鋼鉄スリーブ１２１を含んでいる。電子品モジュール１５４はその出力端部にデトネータ用出力手段の１部を含む、出力起爆素子１４６（図５に示す）を含んでいる。電子品モジュール１５４の起爆素子に隣接して、第１のクッション素子２２６と同様な、第２のクッション素子２４２がある。第２のクッション素子２４２は電子品モジュール１５４の出力端部を、ハウジング２１２の閉鎖した端部２１２ｂ内に加圧されている出力チャージ２４４を含む、該デトネータ出力手段の残りから分離している。出力チャージ２４４は、電子品モジュール１５４の起爆素子に敏感でありそしてカストブースタ爆薬（cast boost er explosives)、ダイナマイト、他をデトネート（detonate）するに充分な衝撃動力を有する第２の爆薬２４４ｂを含んでいる。出力チャージ２４４は第２の爆薬を起爆するために第１の爆薬２４４ａの比較的小さいチャージをオプションとして含んでもよいが、しかしもし電子品モジュール１５４の起爆用チャージが第２の爆薬２４４ｂを起爆するに充分な出力の強さを有する場合は第１の爆薬２４４ａは省略されてもよい。該第２の爆薬２４４ｂはハウジング２１２を破裂させそしてデトネータ２００に対し信号転送の近さに配置されたカストブースタ爆薬（cast booster e xplosive）、ダイナマイト、他をデトネートさせるに充分な衝撃動力を有する。該デトネータ用出力手段は、例えば、爆薬の様な、該蓄積手段の該出力ターミナルへの放電により起爆される反応性材料を含む、それら部品を有している。かくして、図５，６Ａ及び６Ｂで図解された実施例では、該デトネータ出力手段は起爆素子１４６，起爆チャージ１４６ａそして出力チャージ２４４を含んでいる。使用時は、衝撃波管２１０を通って進む非電気的起爆信号が端部２１０ｂで発射される。該信号は第１の爆薬２２４を起爆することによりブースタチャージ２２０を賦活するために絶縁カップ２１８の膜２１８ｂと第１のクッション素子２２６を破裂させる。第１の爆薬２２４はデトネーション衝撃波を発生するがそれはトランスデューサモジュール１５８のピエゾ電気発生器に出力の力を印加する。該ピエゾ電気発生器はブースタ火薬２２０と力を作用し合う関係にありそれで該出力の力を電気エネルギーのパルスの形の電気出力信号に変換するがそれは電子品モジュール１５４により受信される。上記で示した様に、電子品モジュール１５４は該電気エネルギーのパルスを蓄積しそして、予め決められた遅延の後、該エネルギーを該デトネータ出力手段へ解放又は輸送する。図解された実施例では、該電荷は出力チャージ２４４を起爆する、起爆素子へ解放される。出力チャージ２４４はハウジング２１２を破裂させそして爆発出力信号を発するが該信号は、当該技術で公知の様に、他の爆発装置を起爆するため使用出来る。本発明をその特定の実施例を参照して詳細に説明したが、前記事項を読みそして理解すれば当業者には該説明された実施例に対し多くの変更品が作り得ることは明らかであるがこの様な変更品は付属する請求項の範囲に含まれるよう意図されている。

【手続補正書】【提出日】平成１２年８月１日（２０００．８．１）【補正内容】請求の範囲「１．（ａ）基準電圧を作るための基準電圧手段と、（ｂ）少なくとも２つのキャパシタとを具備しており、各キャパシタは該基準電圧に対して充電された状態と放電された状態との１つを有しており、該放電された状態のキャパシタは該基準電圧より低い電圧を有しそして放電キャパシタと呼称され、そして該充電された状態のキャパシタは該基準電圧を越える電圧を有しそして充電キャパシタと呼称されており、（ｃ）放電キャパシタを充電された状態に充電するための充電手段と、（ｄ）動作用充電キャパシタと呼称される、充電キャパシタを放電された状態に放電するための放電手段と、（ｅ）動作用充電キャパシタが放電キャパシタになる度毎に内部信号を発生するための比較器と、（ｆ）放電キャパシタを該放電手段から遮断することと該放電キャパシタを該充電手段に接続することとを有効に行うことを含むスイッチ機能を行うための、そして充電キャパシタを該充電手段から遮断することと該充電キャパシタを該放電手段に接続することとを有効に行うためのスイッチ手段と、そして（ｇ）該内部信号に応答してクロックパルスを発するためのラッチとを具備することを特徴とする１連のクロックパルスを有するクロック信号を発生するための発振器回路。２．請求項１の発振器回路に於いて、該スイッチ手段は該ラッチにより発せられたクロックパルスに応答してスイッチ機能を行うために該ラッチに応答することを特徴とする発振器回路。３．（ａ）１連のクロックパルスを有するクロック信号を、クロックイネーブル信号に応答して、発するための発振器回路と、（ｂ）パワーオンRESET信号（power-on RESET signal）を発生するためのリセット発生回路と、（ｃ）クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るよう構成された初期化可能なリップルカウンタとを具備しており、該リップルカウンタは各々がセット状態とクリヤ状態との１つを有することが出来て、かつカウンタ段の状態をそれによりセット出来るセット入力と該カウンタ段の状態をそれによりクリヤ出来るクリヤ入力とを含んでいる複数のシークエンシャルな該カウンタ段を備えており、各該カウンタ段は該カウンタ段の状態を示すカウンタ段信号用の少なくとも１つの出力を更に有しており、該タイマー回路は又（ｄ）各該カウンタ段に付随するセット用回路とクリヤ用回路との両方を備えたプログラムバンク（program bank）を具備しており、各セット用回路は制御回路からのカウンタロード信号に応答してセット信号を該付随するカウンタ段の該セット入力に供給しそして各クリヤ用回路はカウンタロード信号と該パワーオン RESET信号（power-on RESET）との１つに応答してクリヤ信号を該カウンタ段の該クリヤ入力に供給しており、該クリヤ用回路は有限の持続時間の信号を作りそして該セット用回路は、その１つが該クリヤ用回路信号の持続時間を越える様な２つの異なる有限の持続時間の何れかを有する信号を供給するよう構成されており、該付随するカウンタ段は該セット用回路と該クリヤ用回路とから同時に該信号を受信出来て、そして該カウンタ段は該より長い信号が該カウンタ段の初期状態を決定するように構成されており、そして該タイマー回路は更に（ｅ）該カウンタロード信号と該クロックイネーブル信号とを発するためにパワーオンRESET（power-on RESET）信号と電気的起爆信号とに応答する制御回路を具備していることを特徴とする電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー出力信号を発するプログラム可能で電子的なタイマー回路。４．請求項３の該タイマー回路に於いて、各セット用回路が該セット用回路に該クリヤ用回路信号より長い持続時間の該信号を供給させるようセット出来る不揮発性プログラム手段を有することを特徴とするタイマー回路。５．請求項４の該タイマー回路に於いて、各セット用回路はプログラミング入力とデータ入力とを有しており、該不揮発性プログラム手段の状態はプログラミング信号が該プログラムイネーブル入力（programenable input）で受信された時該データ信号の状態により決定されることを特徴とするタイマー回路。６．請求項４又は５の該タイマー回路に於いて、該不揮発性プログラム手段がイーイーピーロム（EEPROM）のセルを含むことを特徴とするタイマー回路。７．請求項５の該タイマー回路に於いて、該カウンタ段出力が該付随するセット用回路の該プログラム入力に接続されておりそれにより各カウンタ段は該付随するセット用回路用のデータ信号を供給出来ることを特徴とするタイマー回路。８．（ａ）１連の基準クロックパルスを有する少なくとも１つの基準クロック信号を発するために、RESET信号に応答する発振器回路と、（ｂ）基準クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るよう構成されたリップルカウンタと、（ｃ）クロックゲートがCLKEN信号を受信すると該リップルカウンタが該クロックゲートを通して該基準クロックパルスを受信する様な該クロックゲートと、そして（ｄ）リップル方式で接続された３つの制御段（control stage）を有する制御バンクを備えた制御回路とを具備しており、該３つの制御段はロックアウト制御段（lock-out control stage）と、カウンタロード制御段（counter load con trol stage）とそしてクロックイネーブル制御段（clock enable control stage ）とであり、各該制御段はセット状態とクリヤ状態との１つを有することが可能でありそして各制御段を該クリヤ状態に初期化するRESET信号に応答し、そして各制御段は該制御段の状態を示す信号を供給する出力を有しており、該制御回路は、更に該クロックイネーブル制御段がセット信号を発生するとCL KEN信号を発生するためのゲート制御回路を備えており、そして更にセット状態とクリヤ状態との１つを有することが出来るプログラム可能で、不揮発性のロックアウトスイッチ回路（lock-out switch circuit）を備えており、該ロックアウトスイッチ回路は該ロックアウト制御段からの該出力信号に応答して該セット状態に駆動されておりそして少なくとも１つのプログラミング信号の応答してクリヤ状態をとっており、該ロックアウトスイッチ回路は該ロックアウト制御段の論理入力に接続された出力を有しており、該ロックアウト制御段は、該ロックアウトスイッチ回路が該起爆信号を受信した時それがクリヤ状態にある時だけ該ロックアウト制御段の論理入力に信号を送りかくして該カウンタロード制御段をそして、その後該クロックイネーブル段をイネーブルにするよう構成されており、そして該ロックアウトスイッチ回路がリセットされる迄該ロックアウトスイッチ回路が該制御バンクを再始動(re-initiate)するのを防止するよう該ロックアウトスイッチ回路に信号を更に供給することを特徴とする電源により電力を与えられた、電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー回路出力信号を発するためのロックアウト電子式タイマー回路。９．衝撃波パルスを電気エネルギーのパルスに変換するためのトランスデューサモジュールと、該トランスデューサモジュールに固定された電子品モジュールとを具備しており、該電子品モジュールは（ａ）遅延回路を備えており、該遅延回路は（ｉ）該トランスデューサモジュールから電気エネルギーを受けそして蓄積するために該トランスデューサモジュールに接続された蓄積手段と、（ii）タイマー回路からの信号に応答して該蓄積手段に蓄積されたエネルギーを起爆素子に解放するために該蓄積手段を該起爆素子に接続するスイッチ用回路と、そして（iii）該蓄積手段内に蓄積されたエネルギーの出力ターミナルへの該スイッチ用回路による該解放を制御するために該スイッチ用回路に動作的に接続された請求項３又は８の該タイマー回路を有する遅延部分とを有しており、そして該電子品モジュールは又（ｂ）該蓄積手段から該エネルギーを受けそしてそれに応答して出力起爆信号を発生するために該スイッチ用回路を通して該蓄積手段に動作的に接続された起爆素子を備えていることを特徴とするトランスデューサ回路組立体。１０．閉鎖端部と開放端部とを有するハウジングを具備しており、該開放端部は起爆信号伝達手段に接続するような寸法と形状を有しており、該デトネータは又電気起爆信号を遅延回路の入力ターミナルへ送るための該ハウジング内にある起爆信号伝達手段と、出力起爆手段を起爆するために電力を供給するための電源と、該ハウジング内にある遅延回路とを具備しており、該遅延回路は（ｉ）該起爆信号を受信するための入力ターミナルと、（ii）タイマー回路からの信号に応答して該蓄積手段に蓄積されたエネルギーをデトネータ出力手段に解放するために該蓄積手段を出力ターミナル接続するスイッチ用回路と、そして（iii）該蓄積手段に蓄積されたエネルギーの該デトネータ出力手段への該スイッチ用回路による該解放を制御するために該スイッチ用回路に動作的に接続された上記３又は８の該タイマーとを備えており、そして該デトネータは更に該蓄積手段の放電時に爆発性出力信号を発生するために該出力ターミナルと動作的関係を有して該ハウジング内に配置されたデトネータ出力手段を具備していることを特徴とするデトネータ。」

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ【要約の続き】続時間の信号を発生しそして各セット用回路はその１つが該クリヤ信号を越える２つの異なる持続時間の信号を発生出来る。プログラミング中、短い又は長い持続時間のセット信号が選ばれ、そして該カウンタにロードする際、該セット信号の長い方か又はクリヤ信号かが該カウンタ段の状態を決定する。該ラン制御回路（４６）は発振器パルスが該カウンタ（３８）をインクリメント出来るようにするゲート（３４ｈ）を制御するが、もし電力の１時的消失が起こればゲート（３４ｈ）を閉じかくして該タイマー（３２）が再初期化されるのを防止する。

Claims

【特許請求の範囲】１．（ａ）基準電圧を作るための基準電圧手段と、（ｂ）少なくとも１つのキャパシタとを具備しており、各キャパシタは該基準電圧に対して充電された状態と放電された状態との１つを有しており、該放電された状態のキャパシタは該基準電圧より低い電圧を有しそして放電キャパシタと呼称され、そして該放電された状態のキャパシタは該基準電圧を越える電圧を有しそして充電キャパシタと呼称されており、（ｃ）放電キャパシタを充電された状態に充電するための充電手段と、（ｄ）動作用充電キャパシタと呼称される、充電キャパシタを放電された状態に放電するための放電手段と、（ｅ）動作用充電キャパシタが放電キャパシタになる度毎に内部信号を発生するための比較器と、（ｆ）放電キャパシタを該放電手段から遮断することと該放電キャパシタを該充電手段に接続することとを有効に行うことを含むスイッチ機能を行うための、そして充電キャパシタを該充電手段から遮断することと該充電キャパシタを該放電手段に接続することとを有効に行うためのスイッチ手段と、そして（ｇ）該内部信号に応答してクロックパルスを発するためのラッチとを具備することを特徴とする１連のクロックパルスを有するクロック信号を発生するための発振器回路。２．請求項１の発振器回路に於いて、該スイッチ手段は該ラッチにより発せられたクロックパルスに応答してスイッチ機能を行うために該ラッチに応答することを特徴とする発振器回路。３．電気的起爆信号の受信に続くプログラムされた遅延時間の終了後にタイマー出力信号を発するプログラム可能で電子的なタイマー回路が、（ａ）１連のクロックパルスを有するクロック信号を、クロックイネーブル信号に応答して、発するための発振器回路と、（ｂ）パワーオンRESET信号（power-on RESET signal）を発生するためのリセット発生回路と、（ｃ）クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るよう構成された初期化可能なリップルカウンタとを具備しており、該リップルカウンタは各々がセット状態とクリヤ状態との１つを有することが出来て、かつカウンタ段の状態をそれによりセット出来るセット入力と該カウンタ段の状態をそれによりクリヤ出来るクリヤ入力とを含んでいる複数のシークエンシャルな該カウンタ段を備えており、各該カウンタ段は該カウンタ段の状態を示すカウンタ段信号用の少なくとも１つの出力を更に有しており、該タイマー回路は又（ｄ）各該カウンタ段に付随するセット用回路とクリヤ用回路との両方を備えたプログラムバンク（program bank）を具備しており、各セット用回路は制御回路からのカウンタロード信号に応答してセット信号を該付随するカウンタ段の該セット入力に供給しそして各クリヤ用回路はカウンタロード信号と該パワーオン RESET信号（power-on RESET）との１つに応答してクリヤ信号を該カウンタ段の該クリヤ入力に供給しており、該クリヤ用回路は有限の持続時間の信号を作りそして該セット用回路は、その１つが該クリヤ用回路信号の持続時間を越える様な２つの異なる有限の持続時間の何れかを有する信号を供給するよう構成されており、該付随するカウンタ段は該セット用回路と該クリヤ用回路とから同時に該信号を受信出来て、そして該カウンタ段は該より長い信号が該カウンタ段の初期状態を決定するように構成されており、そして該タイマー回路は更に（ｅ）該カウンタロード信号と該クロックイネーブル信号とを発するためにパワーオンRESET（power-on RESET）信号と電気的起爆信号とに応答する制御回路を具備していることを特徴とする電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー出力信号を発するプログラム可能で電子的なタイマー回路。４．請求項３の該タイマー回路に於いて、各セット用回路が該セット用回路に該クリヤ用回路信号より長い持続時間の該信号を供給させるようセット出来る不揮発性プログラム手段を有することを特徴とするタイマー回路。５．請求項４の該タイマー回路に於いて、各セット用回路はプログラミング入力とデータ入力とを有しており、該不揮発性プログラム手段の状態はプログラミング信号が該プログラムイネーブル入力（program enable input）で受信された時該データ信号の状態により決定されることを特徴とするタイマー回路。６．請求項４又は５の該タイマー回路に於いて、該不揮発性プログラム手段がイーイーピーロム（EEPROM）のセルを含むことを特徴とするタイマー回路。７．請求項５の該タイマー回路に於いて、該カウンタ段出力が該付随するセット用回路の該プログラム入力に接続されておりそれにより各カウンタ段は該付随するセット用回路用のデータ信号を供給出来ることを特徴とするタイマー回路。８．電源により電力を与えられた、電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー回路出力信号を発するためのロックアウト電子式タイマー回路（lock-out electronic timer circuit）が、（ａ）１連の基準クロックパルスを有する少なくとも１つの基準クロック信号を発するために、RESET信号に応答する発振器回路と、（ｂ）基準クロックパルスをカウントするようそして予め決められたカウントに到達すると該タイマー出力信号を作るよう構成されたリップルカウンタと、（ｃ）クロックゲートがCLKEN信号を受信すると該リップルカウンタが該クロックゲートを通して該基準クロックパルスを受信する様な該クロックゲートと、そして（ｄ）リップル方式で接続された３つの制御段（control stage）を有する制御バンクを備えた制御回路とを具備しており、該３つの制御段はロックアウト制御段（lock-out control stage）と、カウンタロード制御段（counter load con trol stage）とそしてクロックイネーブル制御段（clock enable control stage ）とであり、各該制御段はセット状態とクリヤ状態との１つを有することが可能でありそして各制御段を該クリヤ状態に初期化するRESET信号に応答し、そして各制御段は該制御段の状態を示す信号を供給する出力を有しており、該制御回路は、更に該クロックイネーブル制御段がセット信号を発生するとCL KEN信号を発生するためのゲート制御回路を備えており、そして更にセット状態とクリヤ状態との１つを有することが出来るプログラム可能で、不揮発性のロックアウトスイッチ回路（lock-out switch circuit）を備えており、該ロックアウトスイッチ回路は該ロックアウト制御段からの該出力信号に応答して該セット状態に駆動されておりそして少なくとも１つのプログラミング信号の応答してクリヤ状態をとっており、該ロックアウトスイッチ回路は該ロックアウト制御段の論理入力に接続された出力を有しており、該ロックアウト制御段は、該ロックアウトスイッチ回路が該起爆信号を受信した時それがクリヤ状態にある時だけ該ロックアウト制御段の論理入力に信号を送りかくして該カウンタロード制御段をそして、その後該クロックイネーブル段をイネーブルにするよう構成されており、そして該ロックアウトスイッチ回路がリセットされる迄該ロックアウトスイッチ回路が該制御バンクを再始動（re-initiate）するのを防止するよう該ロックアウトスイッチ回路に信号を更に供給することを特徴とする電源により電力を与えられた、電気的起爆信号の受信に続くプログラムされた遅延時間の終了後タイマー回路出力信号を発するためのロックアウト電子式タイマー回路。９．トランスデューサー回路組立体が衝撃波パルスを電気エネルギーのパルスに変換するためのトランスデューサモジュールと、該トランスデューサモジュールに固定された電子品モジュールとを具備しており、該電子品モジュールは（ａ）遅延回路を備えており、該遅延回路は（ｉ）該トランスデューサモジュールから電気エネルギーを受けそして蓄積するために該トランスデューサモジュールに接続された蓄積手段と、（ii）タイマー回路からの信号に応答して該蓄積手段に蓄積されたエネルギーを起爆素子に解放するために該蓄積手段を該起爆素子に接続するスイッチ用回路と、そして（ii i）該蓄積手段内に蓄積されたエネルギーの出力ターミナルへの該スイッチ用回路による該解放を制御するために該スイッチ用回路に動作的に接続された請求項３又は８の該タイマー回路を有する遅延部分とを有しており、そして該電子品モジュールは又（ｂ）該蓄積手段から該エネルギーを受けそしてそれに応答して出力起爆信号を発生するために該スイッチ用回路を通して該蓄積手段に動作的に接続された起爆素子を備えていることを特徴とするトランスデューサ回路組立体。１０．デトネータが、閉鎖端部と開放端部とを有するハウジングを具備しており、該開放端部は起爆信号伝達手段に接続するような寸法と形状を有しており、該デトネータは又電気起爆信号を遅延回路の入力ターミナルへ送るための該ハウジング内にある起爆信号伝達手段と、出力起爆手段を起爆するために電力を供給するための電源と、該ハウジング内にある遅延回路とを具備しており、該遅延回路は（ｉ）該起爆信号を受信するための入力ターミナルと、（ii）タイマー回路からの信号に応答して該蓄積手段に蓄積されたエネルギーをデトネータ出力手段に解放するために該蓄積手段を出力ターミナル接続するスイッチ用回路と、そして（iii）該蓄積手段に蓄積されたエネルギーの該デトネータ出力手段への該スイッチ用回路による該解放を制御するために該スイッチ用回路に動作的に接続された上記３又は８の該タイマーとを備えており、そして該デトネータは更に該蓄積手段の放電時に爆発性出力信号を発生するために該出力ターミナルと動作的関係を有して該ハウジング内に配置されたデトネータ出力手段を具備していることを特徴とするデトネータ。