CN103869729B - 电子雷管控制芯片及正确还原主机通讯信号的处理方法 - Google Patents

Abstract

本发明公开一种电子雷管控制芯片及正确还原主机通讯信号的处理方法，所述的电子雷管控制芯片包括：整流电路、复位电路、电源供给电路、信号预处理电路、信号转换电路、电流反馈电路、数字逻辑处理电路、振荡器时钟电路、非易失性记忆体电路、储能电容充电控制电路、雷管发火驱动电路。本发明实现了电子雷管通信信号的无极性连接，避免接线工人接错线，芯片不能识别主机指令的问题。同时，芯片在整流电路前取主机信号，避免了整流电路中整流元件对信号的负面影响。

Description

电子雷管控制芯片及正确还原主机通讯信号的处理方法

技术领域

本发明涉及电子雷管技术领域，特别涉及一种电子雷管控制芯片及正确还原主机通讯信号的处理方法。

背景技术

电子雷管又称数码电子雷管或数码智能雷管，其实就是普通瞬发雷管外挂电子控制电路。其本质在于用一个含有微型电子芯片的控制模块驱动点火头，模块取代了普通延期电雷管中的延期药，大大地提高了延时精度，其起爆能力与传统延期药雷管相同。控制是否起爆和起爆延时是其两个基本功能。一般来说，电子雷管由专用的与之通信的主机进行控制，主机的输出与电子雷管的两根脚线并联，同一个主机可以连接多个电子雷管，本文将电子雷管简称为从机。

2000年以来，国际上电子雷管逐渐得到越来越多的应用。国内电子雷管也得到了非速的发展，但多数产品存在性能不稳定、延时精度不够高、拒爆率高、使用不方便的缺点。经分析，这主要由以下原因造成：

电子雷管是野外使用，信号环境复杂，进行通信控制起爆的主机发出信号在电子雷管内部控制芯片接收端口受到外界信号影响可能不能正常识别，即是说需要一种能正确还原主机通信信号的电路及相应处理流程。

因此，如何设计一种电子雷管控制芯片及可正确还原主机通讯信号的处理方法即为本领域技术人员的研究方向所在。

发明内容

本发明的目的是提供一种电子雷管控制芯片及正确还原主机通讯信号的处理方法，其除具有通常电子雷管控制芯片的功能外，通过与之通信的控制主机的配合，以解决上述现有技术所存在的问题。

为了达到上述目的，本发明提供一种电子雷管控制芯片，其包括，整流电路、复位电路、隔离二极管、电源供给电路、信号预处理电路、信号转换电路、电流反馈电路、数字逻辑处理电路、振荡器时钟电路、非易失性记忆体电路、储能电容充电控制电路、雷管发火驱动电路，其中：

所述的整流电路输入端与雷管的两脚线相连，输出正端与电流反馈电路和一个隔离二极管阳极相连；所述二极管阴极输出端与所述的复位电路电源输入端、电源供给电路的电源输入端、储能电容充电控制电路、及雷管发火驱动电路连接，整流电路输出负端连接GND；

所述的复位电路的输出信号与数字逻辑处理电路连接，用于检测电源供给电路的电源是否在正常范围内；

所述的电源供给电路用于给所述的数字逻辑处理电路、信号转换电路、振荡器时钟电路及非易失性记忆体电路供电；

所述的信号预处理电路的两输入端与所述的整流电路两输入端并联；输出端与所述的信号转换电路的输入端连接，用于将输入端电压降低到信号转换电路可接受的程度；

所述的信号转换电路的输出端与所述数字逻辑处理电路的输入端连接，用于将信号预处理电路处理过的电信号转换为所述数字逻辑处理电路能识别的数字信号；

所述电流反馈电路与所述的数字逻辑处理电路的一个输出端口相连，当所述数字逻辑处理电路的输出端口为高电平时，打开内部电子开关，增加雷管两脚线间的电流；

所述的振荡器时钟电路与电源供给电路相连，其输出与数字逻辑处理电路时钟输入口相连，用于产生振荡波，从而得到时钟源；

所述非易失性记忆体电路的电源输入与电源供给电路的输出相连，用于根据数字逻辑处理电路的需要，存贮或读取数据；

所述储能电容充电控制电路的输出与置于芯片外的储能电容相连，受数字逻辑处理电路信号控制对储能电容进行充放电，并限制储能电容的充电电流、电压；

所述雷管发火驱动电路直接与芯片外置的雷管点火头相连，用于驱动电路的输入控制端口连接数字逻辑处理电路。

以下对涉及的信号还原的电路部份进行详细说明：

其中，所述的信号预处理电路包括四个电阻、保护二极管阵列、一个滤波电容，其中：

所述四个电阻串联，信号输入点为悬空的两端，最中间的连接点与所述整流电路的输出负端GND连接，中间两电阻未与GND连接的两端即为信号输出端；

所述保护二极管阵列由两组导通电流相反的2到6个串联在一起的二极管并联而成，其并联于信号输出两端，使信号输出两端电压差不超过2.8V；

所述滤波电容并联于信号输出两端，取值为1pf-1000pf。

其中，所述的信号转换电路可以有三种实现结构，分别说明如下：

第一种结构为：

所述的信号转换电路包括一个电平转换器、反相器及二选一选通器，其中：

所述电平转换器输入端连接于所述信号预处理电路的输出端，所述转换电路的输出连接所述反相器的输入端及所述二选一选通器的一输入端，所述电平转换器用于进行信号电压转换。所述电平转换器可以是一个NMOS或PMOS管，输入为栅极，输出为漏极或源极；也可以是滞回比较器，其另一端输入接一参考电位；

所述反相器的输出端连接所述二选一选通器的另一输入端，用于反相；

所述的二选一选通器的输出端连接所述数字逻辑处理电路，其输入控制端也来自于所述数字逻辑处理电路。

第二种结构为：

所述的信号转换电路包括两个第一种结构所述电平转换器及一个二选一选通器，所述两个电平转换电路的输入端分别连接所述信号预处理电路的两输出端，所述两个电平转换电路的输出端分别连接所述二选一选通器的两输入端，所述的二选一选通器的输出端连接所述数字逻辑处理电路，其输入控制端也来自于所述数字逻辑处理电路。

第三种结构为：

所述的信号转换电路包括一个电压比较器、反相器及二选一选通器，其中：

所述电压比较器的两输入端连接所述信号预处理电路的两输出端；

所述比较器的输出端连接所述反相器的输入端及所述二选一选通器的一输入端，用于进行极性转换；

所述反相器的输出端连接所述二选一选通器的另一输入端，用于反相；

所述的二选一选通器的输出端连接所述数字逻辑处理电路，其输入控制端也来自于所述数字逻辑处理电路。

尽管有如上的信号变换电路，可以将控制主机传来的高电压信号正确转换到所述数字逻辑处理电路可以认识的数字逻辑电平，但是若接线工人将主机的输出母线未按预期的极性与使用本芯片的电子雷管连接时，信号变换电路输出将正好与期望的值相反。例如，预期的主机两根母线输出电压为+12V时，所述信号变换电路输出为逻辑“1”，主机两根母线输出电压为-12V时，所述信号变换电路输出为逻辑“0”，但当线接反后，分析该电路结构，信号变换电路输出的逻辑就会正好相反。为此还需要数字逻辑处理电路对所述信号变换电路中二选一选通器的通过路径进行控制，以使本芯片正确还原主机通信控制信号。

为了达到上述目的，本发明还提供一种可正确还原主机通讯信号的处理方法，其是通过上述电子雷管控制芯片实现的，其包括如下步骤：

步骤S1：控制主机给芯片通电，上电之初芯片复位电路检测到整流电路输出的电压未达到正常范围，给出数字逻辑处理部份复位信号，直到电源供给电路的电源达到正常范围；

步骤S2：复位信号结束，数字逻辑处理电路开始初始化，首先置输出IO脚为相应的高低状态；

步骤S3：读取非易失性记忆体电路的存贮数据并写入相应的寄存器或引脚；

步骤S4：执行信号转换电路初始化流程；

步骤S5：等待主机通信指令，并根据指令内容执行相应工作。

其中，在步骤S4中的信号转换电路需要的初始化方式为不需主机参与型，其流程如下步骤：

步骤S41：数字逻辑处理电路初始化完毕后，读取此时收到的信号转换电路输出，若逻辑状态若与设计时预期的主机输出V+状态不匹配，说明本芯片与主机的线路并未按预期连接，否则保持相应输出端口逻辑状态使信号转换电路中二选一选通器的状态不变；

步骤S42：若本芯片与主机的线路并未按预期连接，则反转相应数字逻辑处理电路输出端口逻辑状态使信号转换电路中二选一选通器的通过路径换为另一路；

步骤S43：在整个芯片未失电、未复位以前，保持该输出端口逻辑状态不变。

其中，在步骤S4中的信号转换电路需要的初始化方式为需要主机参与型，为主机发送指令，从机即本芯片根据主机命令执行型，其流程如下步骤：

步骤S41’：数字逻辑处理电路初始化完毕后，读取此时收到的信号转换电路输出IO状态，随时根据收到的信号来识别主机指令；

步骤S42’：主机若发出针对所有已连接从机的指令，则线路未按预期连接的从机芯片将无法正确识别主机指令，为此，主机使输出电压状态从V+反转到V－；保持V－为未发指令前的一种常态；

步骤S43’：主机以反转极性的方式发出“改变通信信号变换电路输出极性指令”，于是，在最开始认为线路未按预期连接的从机能正确识别主机这一指令，并将反转数字逻辑处理电路对信号转换电路进行输出的控制端口逻辑状态使信号转换电路中二选一选通器的通过路径换为另一路，并在整个芯片未失电、未复位以前，保持该输出端口逻辑状态不变；

步骤S44’：主机恢复输出信号为V+，并保持为未发指令前的一种常态。

与现有技术相比，本发明的有益效果在于：

1、实现了电子雷管通信信号的无极性连接，避免接线工人接错线，芯片不能识别主机指令的问题。

2、芯片在整流电路前取主机信号，避免了整流电路中整流元件对信号的负面影响。

3、其他电子雷管芯片也有从整流桥前取主机信号的电路，如专利申请文件201120213611.6所述，但信号的还原处理特别复杂。本方法实现简单、可靠、成本低。

本发明重点说明了一种电子雷管内部控制芯片主要模块及其主机信号还原处理方法，实际制造的芯片产品因各种原因可能包括要本文中没有提到的电路、寄存器、模块或与主机交互的指令。这并不是说芯片不需要这些部份，只是与本文所述内容无关，无需多述。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他类似的实施方式。

图1为本发明所述一种电子雷管控制芯片组成示意图；

图2为本发明所述主机与芯片的连接示意图；

图3为本发明所述芯片实施例信号转换电路第一种电路结构示意框图；

图4为本发明所述芯片实施例信号转换电路第二种电路结构示意框图；

图5为本发明所述芯片实施例信号转换电路第三种电路结构示意框图；

图6为本发明所述芯片实施例信号预处理电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，为本发明一种电子雷管控制芯片组成示意图，本发明的电子雷管控制芯片800包括：整流电路101、隔离二极管701、复位电路102、电源供给电路103、信号预处理电路900、信号转换电路108、电流反馈电路109、数字逻辑处理电路201、振荡器时钟电路202、非易失性记忆体电路203、储能电容充电控制电路301及雷管发火驱动电路302，其中：

整流电路101输入与电子雷管两脚线LINE＿A和LINE＿B相连，其输出正端与电流反馈电路109、隔离二极管701阳极相连，隔离二极管701阴极输出端与复位电路102、电源供给电路103、储能电容充电控制电路301、雷管发火驱动电路302相连，整流电路101输出负端为芯片0电平点即GND。

信号预处理电路900的两输入端与所述的整流电路101两输入端并联；输出端即IN_A、IN_B与信号转换电路的输入端连接，用于将外界输入的高电压信号约4－22V降低到信号转换电路可接受的程度，在本实例中约为<1.4V；

复位电路102的电源连接隔离二极管701阴极，其输出信号POR与数字逻辑处理电路201相连，主要功能为检测电源供给电路的电源是否在正常范围内，否则输出信号POR使数字逻辑处理电路201处于复位状态。

电源供给电路103的输出为两路稳压电源，一路供给数字逻辑处理电路201为3.3V、信号变换电路108和振荡器时钟电路202，一路供给非易失性记忆体电路203为7V。

信号转换电路108输入与信号预处理电路900的输出并联，其输出与数字逻辑处理电路201输入端口S_in相连，其需要的电源也由电源供给电路103提供，其功能主要是与信号预处理电路900联合作用将外界输入的高电压信号约4－22V，按预定的规则正确转换为数字逻辑处理电路201能识别的信号0或1。

电流反馈电路109与整流电路101的输出正和GND分别相连，数字逻辑处理电路201的一个输出IO端口S＿re与其相连。其功能主要是当与之相连的数字逻辑处理电路的输出端口为高电平时，在整流电路正负之间会增加一定电流消耗20mA左右，即主机输出电流会增加20mA左右。

振荡器时钟电路202电源与电源供给电路103相连，其输出与数字逻辑处理电路201时钟输入口OSC相连，其功能就是芯片得电时，内置RC振荡器产生固定的振荡波(以100KHz为设计预期值)，再通过内置整形电路得到数字逻辑处理部份201的时钟源，数字处理逻辑处理电路201的多个IO输出口Tr0-Tr7连接到振荡器时钟电路的输入，这些IO的电平高低状态将影响振荡器时钟电路202的内置RC充放电时间，即会加快或减慢振荡器时钟电路的输出频率(设计预期可以达到调整范围是上下20％)。

非易失性记忆体电路203的电源输入与电源供给电路103的输出相连，本实施例选用记忆体为一次性写入只读储存器即OTP，其电源要求7V，其数字逻辑处理电路201的连接根据OTP要求设计，主要功能就是根据数字逻辑处理电路201的需要，存贮或读取数据。

储能电容充电控制电路301的输入与整流电路101的输出相连，输出与置于芯片外的储能电容402相连，数字逻辑处理电路201的输出端口与其另外的控制输入脚C_ch相连，其主要功能是受数字逻辑处理电路201信号控制对储能电容进行充电，并限制储能电容的充电电流、电压。

雷管发火驱动电路302主要由一低导通电阻的NMOS管及其驱动电路组成，其需要的电源输入直接与整流电路101输出回路相连，NMOS管的漏极与芯片外置的雷管点火头401相连，驱动电路输入控制端口B＿st连接数字逻辑处理电路201。

本发明的电子雷管芯片是按现代集成电路制造技术为数模混合型集成电路，数字处理逻辑处理电路201即是其数字核心部份，在这其中包含控制运行本芯片的代码程序、流程，主要功能就是接收模拟电路各个模块传来的信号，实现按设计者的要求以数字端口输出的信号去控制各个模拟电路模块。

本实例中实施的电子雷管芯片需要进行初始化处理，其包括如下步骤：

步骤S1：控制主机给芯片通电，上电之初芯片复位电路检测到电源供给电路的电源达到正常范围4－22V之前，给出数字逻辑处理电路201复位信号，芯片处于复位时的不工作状态，并保持到整流电路输出的电压达到正常范围4－22V内后，复位信号变化使芯片开始正常工作。

步骤S2：复位信号结束，数字逻辑处理电路201开始初始化，首先置输出IO脚为相应的高低状态，如驱动点火机构的NOMS输出IO端口B＿st为低，驱动电流反馈电路的输出IO端口为低，驱动储能电容充电模块中的充电开关NMOS栅极为低等；

步骤S3：读取非易失性记忆体电路203，即OTP存贮的数据并写入相应的寄存器或引脚，如身份ID、预设延期时间、若OSC＿data不全为0或1时，根据其修改振荡器时钟电路202的输入控制端口Tr0－Tr7的电平状态值等；

步骤S4：执行信号转换电路初始化流程；

步骤S5：等待主机通信指令，并根据指令内容执行相应工作。

主机与从机的通信指令与大致分为以下几条：

1、改变通信信号变换电路输出极性指令。

2、从机本机数据上报指令，含身份ID数据、预设延期时间数据、位置指示数据、本机状态等数据上报。

3、写入从机身份ID、延期时间、位置数据、许爆密码等数据指令。

4、执行时间校准指令。

5、储能电容充放电指令。

6、核对许爆密码指令。

7、启动延期起爆指令。

8、其他指令。

为进一步对从机芯片运行流程进行说明，现在对连接本芯片的主机输出信号进行了如下的规定或命名：

主机输出的两根线定名为：OUT＿A和OUT＿B，当主机未开始工作前，OUT＿A和OUT＿B之间没有电压差，主机对所连接电子雷管从机上电后，主机输出使OUT＿A电平＞OUT＿B电时，定义为V+状态，反之OUT＿A电平＜OUT＿B电时，定义为V－状态。

主机可对输出电流进行检测；主机使输出的两根线按时序呈不同的电压波形表示为发给从机的不同指令和数据，具体电信号按串行通信的特点同时根据设计者的设计定义由从机芯片解释执行，在本发明中不作更多说明。

因为本发明的电子雷管控制芯片属于集成电路范畴，其引脚输入电压范围受工艺的影响约为大于-0.7v，小于+7V，所以需要在信号转换电路前端增加一个信号预处理电路。其结构如图6所示：

信号预处理电路900包括四个电阻901-904、保护二极管阵列906、一个滤波电容905，其中：

所述四个电阻901-904串联，信号输入点为电阻901的悬空一端和电阻902的悬空一端，最中间的连接点即电阻903、904的连接点和所述整流电路101的输出负端GND连接，电阻903、904的另两端即为信号输出端。本实施例中，电阻901与902取值相同，约为1M欧姆，电阻903与904取值相同，约为300K欧姆，这样当主机输出母线电压为5V时，在信号输出的两端电压差约为1.16V，可以供后续信号变换电路使用。

所述保护二极管阵列906由两组导通电流相反的2个串联在一起的二极管并联而成，其并联于信号输出两端，因为本实例采取的硅二极管，从而使信号输出两端电压差不超过1.4V；

所述滤波电容905并联于信号输出两端，取值为1pf-1000pf。

本发明的芯片信号转换电路初始化执行流程说明如下：

为方便说明，主机对从机上电后，假设主机保持输出处于V+状态，芯片内部信号转换电路108的输入与信号预处理电路900的输出IN_A相连，因为电子雷管实际使用时，操作者可能随意将其两根脚线与主机的两根输出线分别并联，那么有一部份从机的LINE＿A引脚与主机的OUT＿A、LINE＿B与主机的OUT＿B相连，这一种连接情况定义为预期的正常连接，芯片的信号转换电路间接反映的是主机OUT＿A输出线相对芯片整流电路101输出GND端的电平，刚上电时，这一电压差Vout_A大约为(V+－0.7V)左右。另一部份从机就有可能是LINE＿B与主机的OUT＿A，LINE＿A与主机的OUT＿B相连，由此刚上电时，LINE＿A与相对芯片整流电路101输出GND端的电压差Vout_B大约为－0.7V左右。所以很明显，信号预处理电路900和信号转换电路108功能就是需要向数字逻辑处理电路传递主机信号，告诉它主机此时输出的是V+还是V－时，外接线相反的与相同的芯片数字逻辑处理部份得到的逻辑输入信号正好是相反的，于是接线与预期相反的芯片内数字逻辑处理电路将不能正常识别主机通过LINE＿A和LINE＿B传来的信号，需要将接反线的芯片信号转换电路的输出信号正确转换后再传递给数字逻辑处理电路。

如图2所示，为本发明所述主机与芯片的连接示意图，主机601输出并连了相同的实施例801－805，但其中802与805是属于接线与我们预期相反的连接，LINE＿B与主机的OUT＿A，LINE＿A与主机的OUT＿B相连，由此刚上电时，它们的LINE＿A与相对芯片整流电路输出GND端的电压差Vout_B大约为－0.7V左右。所以很明显，802、805号从机的芯片信号转换电路的输出信号需要反相后再传递给数字逻辑处理电路。

本发明中提出如下三种解决信号转换的电路，第一种解决信号转换的电路，结构说明如图3所示，说明如下：

信号转换电路108由滞回比较器104实施电平转换，105为反相器，106为受控二选一选通器三部份组成。

滞回比较器104的同相输入端为参考电压基点，其参考电压也由电源供给电路103提供，本实施例取值约为0.6V；反相输入端与信号预处理电路900的输出IN＿A相连，功能为电平变换，将LINE＿A与GND的电压差约V+－0.7V变为数字逻辑处理电路可识别的逻辑电压信号0，经过反相器105为1；由数字逻辑处理电路201的其中一个输出IO端口SSC逻辑状态决定其选择那一个信号到达数字逻辑处理电路201。本实施例芯片上电初始化后，该输出为低逻辑，选择直通的一路信号到S_IN作为其输入。于是在本实施例中，规定的主机上电时输出为V+，转换电路输出信号S_IN＝1，但若此时收到的转换电路输出信号即S_IN＝0，所以这说明了外线接错了，必须通过电路与控制实现对线接错了的纠正。

信号转换电路108的输入与信号预处理电路900的输出IN＿A相连，按信号前进路径分为：第一部份为电平变换，间接将LINE＿A与LINE＿B的电压差V变为数字逻辑处理电路201可识别的逻辑电压信号；第二部份为反相器和直通，将第一部份输出的信号分为两路，一路经过反相器105输出，一路直接输出；第三部份为受控二选一选通器106，由数字逻辑处理201的其中一个输出IO端口逻辑状态决定其选择那一个信号到达数字逻辑处理电路201。

图4是本芯片可以采用的第二种信号转换电路结构，说明如下：

如第一种结构中说明的一样，第一部份也是电平变换，但其由独立、相同两个电平变换电路104A，104B构成，输入分别连接到信号预处理电路900的输出IN＿A与IN_B，它们的输出也直接连接到受控二选一选通器106。其余与第一种结构相同。

图5是本芯片可以采用的第三种信号转换电路结构，说明如下：

如第一种结构中说明的一样，第一部份也是电平变换，主要由电压比较器107构成，其电源由电源供给电路提供，但有所不同的是其两输入端分别并联信号预处理电路900的输出IN_A与IN_B。当其IN_A>IN_B时，比较器输出为0，反之为1，105为反相器，其余与第一种结构相同。这样的连接为最能体现主机输出的两根母线之间的正负状态，为本实施例优先实施方式。

无论是以上那一种电路，以下说明的两种信号转换电路初始化流程均适用。

本发明中信号转换电路需要的初始化流程有两种，本实施例可任选一种实施，以下分别说明：

第一种方式不需主机参与型，流程如下：

步骤S41：数字逻辑处理电路201初始化完毕后，读取此时收到的信号转换电路108输出，若逻辑状态若与设计时预期的主机输出V+状态不匹配，如附图2其中802、805号从机说明本芯片与主机的线路并未按预期连接。否则如附图2其中801、803、804号从机保持相应输出端口逻辑状态使信号转换电路中二选一选通器的状态不变。

步骤S42：若本芯片与主机的线路并未按预期连接，则反转相应数字逻辑处理电路输出端口SSC逻辑状态使信号转换电路中二选一选通器106的通过路径换为另一路即信号经过反相器105后输出到数字逻辑处理电路201。

步骤S43：在整个芯片未失电、未复位以前，保持数字逻辑处理电路201输出端口SSC逻辑状态不变。

第二种方式为主机发送指令，从机即本芯片根据主机命令执行型，流程如下：

步骤S41’：数字逻辑处理电路初始化完毕后，读取此时收到的信号转换电路输出IO状态，随时根据收到的信号来识别主机指令；

步骤S42’：主机若发出针对所有已连接从机的指令，则线路未按预期连接的从机芯片将无法正确识别主机指令，为此，主机使输出电压状态从V+反转到V－；保持V－为未发指令前的一种常态；

步骤S43’：主机以反转极性的方式发出“改变通信信号变换电路输出极性指令”，于是，在最开始认为线路未按预期连接的从机能正确识别主机这一指令，并将反转数字逻辑处理电路对信号转换电路进行输出的控制端口逻辑状态使信号转换电路中二选一选通器的通过路径换为另一路，并在整个芯片未失电、未复位以前，保持该输出端口逻辑状态不变；

步骤S44：主机恢复输出信号为V+，并保持为未发指令前的一种常态。

综上所述，采用这种信号转换方式的好处归纳如下：

1、实现了电子雷管通信信号的无极性连接，避免接线工人接错线，芯片不能识别主机指令的问题。

2、芯片在整流电路前取主机信号，避免了整流电路中整流元件对信号的负面影响。

3、其他电子雷管芯片也有从整流桥前取主机信号的电路，如专利申请文件201120213611.6所述，但信号的还原处理特别复杂。本方法实现简单、可靠、成本低。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部份技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (8)

1.一种电子雷管控制芯片，其特征在于，其包括，整流电路、复位电路、电源供给电路、隔离二极管、信号预处理电路、信号转换电路、电流反馈电路、数字逻辑处理电路、振荡器时钟电路、非易失性记忆体电路、储能电容充电控制电路、雷管发火驱动电路，其中：

所述的整流电路输入端与雷管的两脚线相连，输出正端与电流反馈电路和一个隔离二极管阳极相连；所述隔离二极管的阴极输出与所述的复位电路电源输入端、电源供给电路的电源输入端、储能电容充电控制电路、及雷管发火驱动电路连接，整流电路输出负端连接GND；

所述的复位电路的输出信号与数字逻辑处理电路连接，用于检测电源供给电路的电源是否在正常范围内；

所述的电源供给电路用于给所述的数字逻辑处理电路、信号转换电路、振荡器时钟电路及非易失性记忆体电路供电；

所述的信号预处理电路的两输入端与所述的整流电路两输入端并联；所述的信号预处理电路的输出端与所述的信号转换电路的输入端连接，用于将输入端电压降低到信号转换电路可接受的程度；

所述的信号转换电路的输出端与所述数字逻辑处理电路的输入端连接，用于将信号预处理电路处理过的电信号转换为所述数字逻辑处理电路能识别的数字信号；

所述电流反馈电路与所述的数字逻辑处理电路的一个输出端口相连，当所述数字逻辑处理电路的输出端口为高电平时，打开内部电子开关，增加雷管两脚线间的电流；

所述的振荡器时钟电路与电源供给电路相连，所述的振荡器时钟电路输出与数字逻辑处理电路时钟输入口相连，用于产生振荡波，从而得到时钟源；

所述非易失性记忆体电路的电源输入与电源供给电路的输出相连，用于根据数字逻辑处理电路的需要，存贮或读取数据；

所述储能电容充电控制电路的输出与置于芯片外的储能电容相连，受数字逻辑处理电路信号控制对储能电容进行充放电，并限制储能电容的充电电流、电压；

所述雷管发火驱动电路直接与芯片外置的雷管点火头相连，所述雷管发火驱动电路的输入控制端口连接数字逻辑处理电路。

2.根据权利要求1所述的电子雷管控制芯片，其特征在于，所述的信号预处理电路包括四个电阻、一个保护二极管阵列、一个滤波电容，其中：

所述四个电阻串联，信号输入点为悬空的两端，最中间的连接点与所述整流电路的GND连接，中间两电阻未与GND连接的两端即为信号输出端；

所述保护二极管阵列由两组导通电流相反的2到6个串联在一起的二极管并联而成，其并联于信号输出两端，使信号输出两端电压差不超过4.2V；

所述滤波电容并联于信号输出两端，取值为1pf-1000pf。

3.根据权利要求1所述的电子雷管控制芯片，其特征在于，所述的信号转换电路包括一个电平转换器、一个反相器及一个二选一选通器，其中：

所述电平转换器输入端连接于所述信号预处理电路的输出端，所述电平转换器的输出连接所述反相器的输入端及所述二选一选通器的一输入端，所述电平转换器用于进行电压信号转换；所述电平转换器是一个NMOS或PMOS管，输入为栅极，输出为漏极或源极；或者所述电平转换器是滞回比较器，其另一端输入接一参考电位；

所述反相器的输出端连接所述二选一选通器的另一输入端，用于反相；

所述的二选一选通器的输出端连接所述数字逻辑处理电路，其输入控制端也连接所述数字逻辑处理电路。

4.根据权利要求1所述的电子雷管控制芯片，其特征在于，所述的信号转换电路包括两个电平转换器及一个二选一选通器，所述两个电平转换器的输入端分别连接所述信号预处理电路的两输出端，所述两个电平转换器的输出端分别连接所述二选一选通器的两输入端，所述的二选一选通器的输出端连接所述数字逻辑处理电路，其输入控制端也连接所述数字逻辑处理电路。

5.根据权利要求1所述的电子雷管控制芯片，其特征在于，所述的信号转换电路包括一个电压比较器、一个反相器及一个二选一选通器，其中：

所述电压比较器的两输入端连接所述信号预处理电路的两输出端；

所述比较器的输出端连接所述反相器的输入端及所述二选一选通器的一输入端，用于进行极性转换；

所述反相器的输出端连接所述二选一选通器的另一输入端，用于反相；

所述的二选一选通器的输出端连接所述数字逻辑处理电路，其输入控制端也连接所述数字逻辑处理电路。

6.一种可正确还原主机通讯信号的处理方法，其是通过上述权利要求1-5其中之一所述的电子雷管控制芯片实现的，其特征在于，其包括如下步骤：

步骤S1：控制主机给芯片通电，上电之初芯片复位电路检测到整流电路输出的电压未达到正常范围，给出数字逻辑处理电路的复位信号，直到电源供给电路的电源达到正常范围；

步骤S2：复位信号结束，数字逻辑处理电路开始初始化，首先置输出IO脚为相应的高低状态；

步骤S3：读取非易失性记忆体电路的存贮数据并写入相应的寄存器或引脚；

步骤S4：执行信号转换电路初始化流程；

步骤S5：等待主机通信指令，并根据指令内容执行相应工作。

7.根据权利要求6所述的一种可正确还原主机通讯信号的处理方法，其特征在于，在步骤S4中的信号转换电路需要的初始化方式为不需主机参与型，其流程包括如下步骤：

步骤S41：数字逻辑处理电路初始化完毕后，读取此时收到的信号转换电路输出，若逻辑状态与设计时预期的主机输出V+状态不匹配，说明本芯片与主机的线路并未按预期连接，否则保持相应输出端口逻辑状态使信号转换电路中二选一选通器的状态不变；

步骤S42：若本芯片与主机的线路并未按预期连接，则反转相应数字逻辑处理电路输出端口逻辑状态使信号转换电路中二选一选通器的通过路径换为另一路；

步骤S43：在整个芯片未失电、未复位以前，保持该输出端口逻辑状态不变；

其中，主机输出的两根线分别定义为OUT-A和OUT-B，当主机未开始工作前，OUT-A和OUT-B之间没有电压差，主机对所连接电子雷管从机上电后，主机输出使OUT-A电平＞OUT-B电平时，定义为V+状态；反之OUT-A电平＜OUT-B电平时，定义为V-状态。

8.根据权利要求6所述的一种可正确还原主机通讯信号的处理方法，其特征在于，在步骤S4中的信号转换电路需要的初始化方式为需要主机参与型，为主机发送指令、从机即本芯片根据主机命令执行型，其流程包括如下步骤：

步骤S41’：数字逻辑处理电路初始化完毕后，读取此时收到的信号转换电路输出IO状态，随时根据收到的信号来识别主机指令；

步骤S42’：主机若发出针对所有已连接从机的指令，则线路未按预期连接的从机芯片将无法正确识别主机指令，为此，主机使输出电压状态从V+反转到V－；将V－保持为未发指令前的一种常态；

步骤S43’：主机以反转极性的方式发出“改变信号转换电路输出极性指令”，于是，在最开始认为线路未按预期连接的从机能正确识别主机这一指令，并将反转数字逻辑处理电路对信号转换电路进行输出的控制端口逻辑状态使信号转换电路中二选一选通器的通过路径换为另一路，并在整个芯片未失电、未复位以前，保持该输出端口逻辑状态不变；

步骤S44’：主机恢复输出信号为V+，并将V+保持为未发指令前的一种常态；

其中，主机输出的两根线分别定义为OUT-A和OUT-B，当主机未开始工作前，OUT-A和OUT-B之间没有电压差，主机对所连接电子雷管从机上电后，主机输出使OUT-A电平＞OUT-B电平时，定义为V+状态；反之OUT-A电平＜OUT-B电平时，定义为V-状态。