JP3568980B2 - チップに切断後のicのウエハ形態での加工処理法 - Google Patents

チップに切断後のicのウエハ形態での加工処理法 Download PDF

Info

Publication number
JP3568980B2
JP3568980B2 JP03364294A JP3364294A JP3568980B2 JP 3568980 B2 JP3568980 B2 JP 3568980B2 JP 03364294 A JP03364294 A JP 03364294A JP 3364294 A JP3364294 A JP 3364294A JP 3568980 B2 JP3568980 B2 JP 3568980B2
Authority
JP
Japan
Prior art keywords
wafer
substrate
chips
tape
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03364294A
Other languages
English (en)
Other versions
JPH076983A (ja
Inventor
シー.スミス グレゴリィ
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH076983A publication Critical patent/JPH076983A/ja
Application granted granted Critical
Publication of JP3568980B2 publication Critical patent/JP3568980B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082Partial cutting bonded sandwich [e.g., grooving or incising]

Description

【0001】
【産業上の利用分野】
本発明は集積回路プロセスに関するものであり、更に詳細にはデジタルマイクロミラーデバイスを含むマイクロメカニカルデバイス製造に関する。
【0002】
【従来の技術】
集積回路(IC)プロセスをコスト効率のよいものにするためには、個々のデバイスまたはチップは、単一の基板の上に同時に数多くのチップを作製するように、半導体ウエハを使用して大量生産できなければならない。そのようにすることで、プロセス装置は数多くのチップについて個別にではなく、1枚のウエハを移動し位置合わせするだけでよくなり、必要な取り扱いの手間が削減される。位置合わせ、あるいは位置決めは、リソグラフィやダイ試験を含むIC製造プロセスの中のいくつかの工程にとって正確さを要求される非常に重要な工程である。ウエハレベルでのすべてのプロセスが施された後、チップは切断され、あるいは劈開されて、パッケージ化される。デバイスがウエハから切り離される時、ダイシングの切り屑として知られるウエハの粒子およびゴミが生ずる。この切り屑は、チップをパッケージへボンディングする前にICの表面から洗い流される。
【0003】
【発明の概要】
マイクロメカニカルデバイスはしばしば、標準的なIC製造工程のいくつかに曝されるにはあまりに壊れやすい構造を取る。1つの例はデジタルマイクロミラーデバイス(DMD)である。DMDは本発明の譲受人へ譲渡された、ホーンベック博士(Dr.Hornbeck)による米国特許第5,061,049号に述べられている。この特許に述べられたように、DMDはシリコン基板の表面に形成された電極の上に、間隙をおいて浮かせた非常に小さいミラーを有している。このミラーが一旦形成されて、ダミーの材料を空隙からエッチして取り除いた後は、DMDは非常に壊れやすくなっている。このデバイスはミラーを破壊することなしに洗うことはできない。従って、このデバイスでは、ミラーからダミー材料をエッチして取り除く前に切断を行い、切り屑を洗い流しておく必要がある。このためいは、洗浄とエッチングの工程、そしてパッシベーションおよび試験を含むそれに続く任意の工程はウエハに対してではなく、個々のチップに対して施されなければならない。
【0004】
本発明の1つの目的は、切り屑を許さないデバイスのウエハの形態での効率的な処理の方法を提供することである。このことはダイシング操作に先だって、ウエハの裏面へ基板を仮止めすることによってなされる。ウエハプロセス工程が完了するまで、基板はダイシングされたチップをまとめて1つのウエハとして保持する。ウエハ形態で処理するため、製造工程での取り扱いが簡単になり、製造処理の流れは標準的な集積回路のそれにより近づいたものとなる。標準的なウエハ処理の技術は、デバイスを個別に製造する高価な方法とは対照的に、量的にコスト効率の高いデバイス製造を可能にする。
【0005】
【実施例】
図1は本発明の1つの実施例を示す。デバイスウエハ22は、通常は1枚のダイシングテープであるメンブレン24に接着され、それがアルミニウムリング26に設置される。基板ウエハ28がダイシングテープの裏面へ接着される。基板ウエハ28はソーイングされたチップを互いに揃った配置状態に保持するために十分しっかりした任意の材料でできている。この材料はプロセス装置が、搭載されたデバイスウエハ22を取り扱ううえで支障のないように十分薄く、軽量のものでなければならない。本発明の1つの実施例ではシリコン基板ウエハが使用されている。別の実施例では基板ウエハ28は紫外(UV)光に対して透明な、例えば石英のような材料でできていることを要求する。金属でできた基板ウエハを使用することも可能である。
【0006】
製造されるデバイスおよびそのデバイスを作製するために必要とされる処理工程に依存して、ソーイング操作の間に保護のための層が必要となる場合もある。これは酸化物層、スピン塗布したフォトレジスト層、あるいは、ソーイング操作、切り屑、および洗浄過程からデバイスを保護できる任意のその他の物質でよい。DMDの製造の場合は、薄い酸化物層を成長させ、その後フォトレジストの層をスピン塗布して、後続のソーイング操作の間にミラーが傷つけられるのを防ぐ。
【0007】
ダイシングテープ24への基板の搭載は両面接着性のダイシングテープを用いて行ってもよいし、あるいは基板ウエハを70℃以上に加熱し、それをダイシングテープ24の裏面へ圧着することで行ってもよい。基板ウエハ28の取り付けの別の1つの方法が図2に示されている。1枚のUV剥離テープ38がデバイスウエハ22に取り付けられたダイシングテープ24の裏面に取り付けられる。このUVテープ38は両面テープでもよいし、あるいはその裏面に接着剤40を備えたものでもよい。次に基板ウエハ28がこのUVテープ38の裏面に取り付けられる。UV剥離テープ38は処理の後にこのテープと基板ウエハ28とがダイシングテープ24から容易に剥がれるのを可能にする。
【0008】
デバイスウエハ22および基板ウエハ28をダイシングテープ24へ搭載した後、デバイスウエハ22はソーイングされて個々のチップ30に切り出される。図3に示すように、このソーイングの切り溝はデバイスウエハ22を完全に貫通しなければならないが、しかしダイシングテープ24中へまで入り込むべきではない。
【0009】
図1はソーイング操作に先だってダイシングテープ24上へ基板ウエハ28を搭載する好適方法を示しているが、この方法ではしばしばダイシングテープ24と基板ウエハ28との間に空気の泡が入り込む。この空気泡は、ソーイング操作の間にソーあるいはデバイスウエハ22のいずれかが破損する原因になることがある。別の方法は基板ウエハ28の搭載に先立ってデバイスウエハ22を切り出すものである。この別の方法は空気泡によって引き起こされる破損の問題を解消する利点がある。欠点は、ソーイング操作の間、あるいは基板ウエハ28が傷つきやすいダイシングテープ24上へ搭載される時に、いくつかのチップ30の位置合わせに狂いが生じやすいということである。
【0010】
すべてのウエハ処理が完了した後に、チップ30はダイシングテープ24から取り外されて、所定のパッケージ中へ配置される。チップ30は基板ウエハ28を取り付けたままでダイシングテープ24から直接的に取り出してもよい。既存の移送機械(ピック・アンド・プレイスマシン)がチップ30にアクセスできるように基板ウエハ28を除去するのが好ましい。チップ30をダイシングテープ24へ保持している接着剤はチップ30を取り外すためには接着力を弱めることが必要であろう。この接着剤を弱める1つの方法は、石英等のUV光に透明な材料を基板ウエハ28として使用することである。図4に示すように、この場合はUV光を放射する光源36が基板ウエハ28の裏面からダイシングテープ24を照らしている。これによって接着剤が弱まって、完成したチップ30はダイシングテープ24から容易に剥がすことができる。
【0011】
完成したチップ30へのアクセスを許容する別の方法は、図4に示すように基板ウエハ28を貫通して孔34を開けることである。これらの孔を通して、移送機械のフィンガーがダイシングテープ24および完成したチップ30へアクセスすることができる。フィンガーはこれらの孔から突き出して完成したチップ30をダイシングテープ24から持ち上げる。
【0012】
このように、ここまでは、ダイシング後のウエハ処理を許容する、切り屑を許さないマイクロメカニカルデバイス製造の方法の特定の実施例について説明してきたが、そのような特定の引用が、請求項によってのみ限定されるべき本発明の範囲を限定するものと解されるべきではない。更に、本発明について、それの特定の実施例に関連して説明してきたが、当業者には別の修正が自ずと思いつかれるであろうことは理解されるべきであり、従って、そのようなすべての修正がここに請求する本発明の請求項の範囲に含まれると解釈されるべきである。
【0013】
以上の説明に関して更に以下の項を開示する。
(1)切り屑を許さないデバイスを製造するための方法であって:
1個または複数個の前記デバイスを収容するウエハに対して、基板を取り付けること、および
前記ウエハをソーイングまたは分離することによって前記デバイスを分離することであって、前記分離処理の間およびその後に、前記基板が前記デバイスを揃った配置状態にしっかり保持しているデバイス分離工程、
を含む方法。
【0014】
(2)第1項記載の方法であって、前記基板が両面に接着剤を備えたテープによって前記ウエハへ取り付けられる方法。
【0015】
(3)第1項記載の方法であって、前記基板が前記基板を加熱して前記テープの裏面へ圧着させることによって、前面に接着剤を備えたテープの裏面へ取り付けられ、前記ウエハが前記テープの前面へ取り付けられる方法。
【0016】
(4)第1項記載の方法であって、前記取り付け工程が更に、前記基板をテープの裏面へ取り付けるために接着剤を使用することを含んでおり、前記テープが前面に接着剤を備え、前記ウエハが前記テープの前面へ取り付けられるようになっている方法。
【0017】
(5)第1項記載の方法であって、前記取り付け工程が更に、前記基板を前記ウエハの裏面へ取り付けるために接着剤を使用することを含んでいる方法。
【0018】
(6)切り屑を許さないデバイスを製造する方法であって:
1個または複数個のデバイスを収容するウエハへ、メンブレンを取り付けること、
前記ウエハをソーイングまたは分離することによってデバイスを分離させること、および
前記メンブレンに対して、デバイスを揃った配置状態にしっかり保持する基板を取り付けること、
を含む方法。
【0019】
(7)第6項記載の方法であって、前記メンブレンが両面に接着剤を備えたテープである方法。
【0020】
(8)第6項記載の方法であって、前記メンブレンが前面に接着剤を備えたテープであって、基板を加熱して前記メンブレンの裏面に対して圧着させることによって前記メンブレンの裏面に基板が取り付けられ、前記ウエハが前記メンブレンの前面に取り付けられる方法。
【0021】
(9)第6項記載の方法であって、前記メンブレンが全面に接着剤を備えたテープであって、前記基板が接着剤を用いて前記メンブレンの裏面に取り付けられる方法。
【0022】
(10)第1項または第6項記載の方法であって、前記基板がシリコンである方法。
【0023】
(11)第1項または第6項記載の方法であって、前記基板が石英である方法。
【0024】
(12)第1項または第6項記載の方法であって、前記基板が金属である方法。
【0025】
(13)第1項または第6項記載の方法であって、前記基板がデバイスへのアクセスを許容するために形成された孔を有している方法。
【0026】
(14)第1項または第6項記載の方法であって、前記基板を取り付けるために接着剤が使用され、更に、前記接着剤の接着力を弱めるために前記接着剤を光に曝す工程を含み、それによって前記メンブレンから前記基板を取り外すことを容易にしている方法。
【0027】
(15)基板をダイシングテープの裏面へボンディングする方法であって:
前記基板を加熱すること、および
加熱された基板を前記ダイシングテープの裏面に対して圧着すること、
を含む方法。
【0028】
(16)切り屑を許さないデバイス30、そして特にDMD等のマイクロメカニカルデバイスを製造する方法であって、すべての製造工程が完了する前にウエハをソーイングすることを許容する方法。前記のようなデバイスは壊れやすいため、デバイスの製造工程が終了した後に洗浄することができない。このための解決策は、デバイスを壊れやすいものとする製造工程の完了に先立って、ウエハをソーイングし洗浄することである。チップ30を個別に処理することを回避するために、基板ウエハ28をダイシングテープ24の裏面に取り付ける。この基板ウエハはソーイングされたチップ30を揃った配置状態に保持しており、残りの製造工程をウエハの形態で施すことを可能にする。
【図面の簡単な説明】
【図1】ダイシングテープ用リングに設置された半導体ウエハおよび基板ウエハのダイシング前の断面図。
【図2】別の設置方法を採用した半導体ウエハおよび基板ウエハの断面図。
【図3】ダイシングテープ用リングに設置された半導体ウエハおよび基板ウエハのダイシング後の断面図。
【図4】チップの剥離を容易にするために紫外光を照射されるダイシングテープの断面図。
【符号の説明】
22 デバイスウエハ
24 ダイシングテープ
26 アルミニウムリング
28 基板ウエハ
30 チップ
34 孔
36 UV光源
38 UV剥離テープ
40 接着剤

Claims (1)

  1. デバイスを製造するための方法であって:
    1個または複数個の前記デバイスを収容するデバイスウエハを、薄膜(メンブレン)の表面に取り付ける工程を含み、その際、前記デバイスは最初の位置関係を有し、
    基板ウエハを、前記薄膜(メンブレン)の裏面に取り付ける工程を含み、更に
    前記デバイスウエハをソーイングまたは分離することによって前記デバイスを分離する工程を含み、その際、前記基板ウエハは前記デバイスの最初の位置関係を、前記分離する工程中及びその後も保持している、
    ことを特徴とするデバイスを製造するための方法。
JP03364294A 1993-03-03 1994-03-03 チップに切断後のicのウエハ形態での加工処理法 Expired - Fee Related JP3568980B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2553393A 1993-03-03 1993-03-03
US025533 1993-03-03

Publications (2)

Publication Number Publication Date
JPH076983A JPH076983A (ja) 1995-01-10
JP3568980B2 true JP3568980B2 (ja) 2004-09-22

Family

ID=21826636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03364294A Expired - Fee Related JP3568980B2 (ja) 1993-03-03 1994-03-03 チップに切断後のicのウエハ形態での加工処理法

Country Status (8)

Country Link
US (1) US5622900A (ja)
EP (1) EP0614102B1 (ja)
JP (1) JP3568980B2 (ja)
KR (1) KR100302974B1 (ja)
CN (1) CN1054437C (ja)
CA (1) CA2115947A1 (ja)
DE (1) DE69415059T2 (ja)
TW (1) TW246738B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228685B1 (en) 1994-07-07 2001-05-08 Tessera, Inc. Framed sheet processing
US6541852B2 (en) 1994-07-07 2003-04-01 Tessera, Inc. Framed sheets
US5976955A (en) * 1995-01-04 1999-11-02 Micron Technology, Inc. Packaging for bare dice employing EMR-sensitive adhesives
JP3518786B2 (ja) * 1995-12-02 2004-04-12 リンテック株式会社 ダイシングテープ用光照射装置および光照射方法
US6225191B1 (en) * 1996-04-12 2001-05-01 Lucent Technologies Inc. Process for the manufacture of optical integrated circuits
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
KR100267155B1 (ko) 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
CN100474544C (zh) * 1996-12-04 2009-04-01 精工爱普生株式会社 半导体装置及其制造方法
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6182546B1 (en) 1997-03-04 2001-02-06 Tessera, Inc. Apparatus and methods for separating microelectronic packages from a common substrate
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
US6217972B1 (en) * 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US5899730A (en) * 1997-11-14 1999-05-04 Lucent Technologies Inc. Method of handling semiconductor wafers, bars and chips
US6140151A (en) * 1998-05-22 2000-10-31 Micron Technology, Inc. Semiconductor wafer processing method
US6543512B1 (en) * 1998-10-28 2003-04-08 Micron Technology, Inc. Carrier, method and system for handling semiconductor components
TW420845B (en) * 1999-08-11 2001-02-01 Siliconware Precision Industries Co Ltd Die sawing and grinding process
AU7881400A (en) * 1999-08-24 2001-03-19 Knowles Electronics, Llc. Assembly process for delicate silicon structures
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US20020076905A1 (en) * 2000-12-15 2002-06-20 Yuan-Fu Lin Method of eliminating silicon residual from wafer after dicing saw process
US6420206B1 (en) 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw
US20020114507A1 (en) * 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
US6982184B2 (en) * 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
US6589809B1 (en) 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
KR20030060488A (ko) * 2002-01-09 2003-07-16 삼성전자주식회사 웨이퍼 레벨로 제작되는 소자의 분리방법
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
EP1662970A2 (en) * 2003-09-17 2006-06-07 Becton, Dickinson and Company System and method for creating linear and non-linear trenches in silicon and other crystalline materials with a router
JP2005150235A (ja) * 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
US7465368B2 (en) * 2003-12-24 2008-12-16 Intel Corporation Die molding for flip chip molded matrix array package using UV curable tape
NL1030004C2 (nl) * 2005-09-21 2007-03-22 Fico Singulation B V Inrichting en werkwijze voor het separeren van elektronische componenten.
US7851334B2 (en) * 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
WO2010045754A1 (en) * 2008-10-23 2010-04-29 Freescale Semiconductor Inc. Method for singulating electronic components from a substrate
FI125817B (fi) 2009-01-27 2016-02-29 Teknologian Tutkimuskeskus Vtt Oy Parannettu sähköisesti säädettävä Fabry-Perot-interferometri, välituote, elektrodijärjestely ja menetelmä sähköisesti säädettävän Fabry-Perot-interferometrin tuottamiseksi
FI124072B (fi) 2009-05-29 2014-03-14 Valtion Teknillinen Mikromekaaninen säädettävä Fabry-Perot -interferometri, välituote ja menetelmä niiden valmistamiseksi
DE102010016781A1 (de) * 2010-05-04 2011-11-10 Cicor Management AG Verfahren zur Herstellung einer flexiblen Schaltungsanordnung
DE102014111744B4 (de) * 2014-08-18 2022-01-05 Infineon Technologies Ag Baugruppe zum handhaben eines halbleiterchips und verfahren zum handhaben eines halbleiterchips

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1271128A (en) * 1969-11-01 1972-04-19 Teledyne Inc Method and apparatus for sorting semi-conductor devices
JPS5578544A (en) * 1978-12-08 1980-06-13 Nec Corp Pelletization of semiconductor wafer
JPS56148838A (en) * 1980-04-22 1981-11-18 Citizen Watch Co Ltd Mounting method for ic
US5061049A (en) * 1984-08-31 1991-10-29 Texas Instruments Incorporated Spatial light modulator and method
JPS6249231A (ja) * 1985-08-29 1987-03-03 Toyoda Mach Works Ltd 圧力センサの製造方法
JPS6269635A (ja) * 1985-09-24 1987-03-30 Toshiba Corp 半導体ウエ−ハの支持治具
JP2578774B2 (ja) * 1986-09-02 1997-02-05 日本板硝子株式会社 レンズ付きモジュ−ルの製造方法
JPS6394656A (ja) * 1986-10-09 1988-04-25 Toshiba Corp 半導体素子の処理方法
FI893874A (fi) * 1989-08-17 1991-02-18 Vaisala Oy Kontaktfoersedd givare med skiktstruktur samt foerfarande foer utfoerande av kontakteringen.
JPH03228350A (ja) * 1990-02-02 1991-10-09 Nec Corp 半導体ウェハーの切削方法
JPH0627411B2 (ja) * 1990-09-19 1994-04-13 理研軽金属工業株式会社 エキスパンションジョイント
JPH05291398A (ja) * 1992-04-08 1993-11-05 Sony Corp 素子基板及び液晶表示装置の製造方法
US5386142A (en) * 1993-05-07 1995-01-31 Kulite Semiconductor Products, Inc. Semiconductor structures having environmentally isolated elements and method for making the same
US5459081A (en) * 1993-12-21 1995-10-17 Nec Corporation Process for transferring a device to a substrate by viewing a registration pattern

Also Published As

Publication number Publication date
CN1101458A (zh) 1995-04-12
CA2115947A1 (en) 1994-09-04
KR940022799A (ko) 1994-10-21
EP0614102B1 (en) 1998-12-09
KR100302974B1 (ko) 2001-11-30
EP0614102A3 (en) 1994-11-30
DE69415059D1 (de) 1999-01-21
DE69415059T2 (de) 1999-05-20
TW246738B (ja) 1995-05-01
EP0614102A2 (en) 1994-09-07
CN1054437C (zh) 2000-07-12
US5622900A (en) 1997-04-22
JPH076983A (ja) 1995-01-10

Similar Documents

Publication Publication Date Title
JP3568980B2 (ja) チップに切断後のicのウエハ形態での加工処理法
US5605489A (en) Method of protecting micromechanical devices during wafer separation
US6465329B1 (en) Microcircuit die-sawing protector and method
US5476566A (en) Method for thinning a semiconductor wafer
US6555417B2 (en) Method and device for protecting micro electromechanical system structures during dicing of a wafer
US6642127B2 (en) Method for dicing a semiconductor wafer
US6777267B2 (en) Die singulation using deep silicon etching
US5927993A (en) Backside processing method
JP2000340526A (ja) 半導体装置およびその製造方法
JP2006316078A5 (ja)
JP3463398B2 (ja) 半導体装置の製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
JP2004349416A (ja) Memsの製造方法
JPH10503324A (ja) 三次元回路装置の製造方法
US7071032B2 (en) Material to improve image sensor yield during wafer sawing
US11235971B2 (en) Singulation of wafer level packaging
JP2004273639A (ja) 半導体装置の製造方法
JP2004186255A (ja) 薄膜構造体形成基板のダイシング方法
KR100284018B1 (ko) 반도체웨이퍼공정
JP3221394B2 (ja) 半導体装置におけるダイシング方法
JPH05283447A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees