JP3566007B2 - デスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法 - Google Patents
デスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法 Download PDFInfo
- Publication number
- JP3566007B2 JP3566007B2 JP30064596A JP30064596A JP3566007B2 JP 3566007 B2 JP3566007 B2 JP 3566007B2 JP 30064596 A JP30064596 A JP 30064596A JP 30064596 A JP30064596 A JP 30064596A JP 3566007 B2 JP3566007 B2 JP 3566007B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- scramble
- scramble pattern
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/04—Direct recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、所定のデータをスクランブルパターンを用いてスクランブルした記録データを再生するためのデスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法に関する。
【０００２】
近年、大容量メディアの模索が行われているが、その中でもＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｋ）は有力な一つであり、各メーカーでも開発に力を入れている。最近、ＤＶＤは標準化に向けて規格も統一された。
【０００３】
【従来の技術】
図６はＤＶＤ装置におけるデータ復調のフロー図である。現在、ＤＶＤ装置はデータの読み取り専用であり、ディスク１００はデータを記憶するための螺旋状のトラックを備え、同トラックにはセクタ単位で物理セクタデータが記憶されている。ディスク１００の物理セクタデータが読み出されてＥＦＭ Ｐｌｕｓ復調されると、記録セクタデータ１０１になる。記録セクタデータ１０１は、複数のセクタデータ１０２と、セクタデータ１０２の横方向のデータ並びに対する複数の誤り訂正符号（ＥＣＣ）データＰＩと、セクタデータ１０２の縦方向のデータ並びに対する複数の誤り訂正符号ＰＯとからなる。各セクタデータ１０２に続いて誤り訂正符号ＰＩが記録されている。セクタデータ１０２及び誤り訂正符号ＰＩに続いて誤り訂正符号ＰＯが記録されている。
【０００４】
記録セクタデータ１０１における１６個のセクタデータ１０２を記録された順に一箇所に集め、１６個の誤り訂正符号ＰＩを記録された順に一箇所に集め、さらに１６個の誤り訂正符号ＰＯを記録された順に一箇所に集めることにより、ＥＣＣ付加データ１０３が生成される。セクタデータ１０２の１６個によって１ブロックが形成される。
【０００５】
ＥＣＣ付加データ１０３における誤り訂正符号ＰＩに基づいて１ブロックのセクタデータ１０２の誤り訂正が行われるとともに、誤り訂正符号ＰＯに基づいて１ブロックのセクタデータ１０２の誤り訂正が行われると、１６個のスクランブルデータ１０４が生成される。スクランブルデータは元データの各バイトとスクランブルパターンとの排他的論理和を取ることによって生成されている。
【０００６】
各スクランブルデータ１０４と各スクランブルデータ１０４を作成するために使用したスクランブルパターンとの排他的論理和を取ることによってデスクランブルが行われ、元データよりなる１６個のデータセクタ１０５が生成される。
【０００７】
図７はＤＶＤのデータセクタ１０５のフォーマットを示す。データセクタ１０５は、２０４８（＝２Ｋ）バイトの主データの前部に対し、４バイトの識別データＩＤ、識別データＩＤに対する２バイトの誤り訂正符号ＩＥＣ、６バイトの予約領域ＲＳＶが付加されている。また、主データの後部に対し、主データの誤りの有無を検出するための４バイトの誤り検出符号ＥＤＣが付加されている。識別データＩＤは、１バイトのセクタ情報部と、３バイトのセクタ番号部とからなる。
【０００８】
従来、スクランブルデータのデスクランブルを行うためのスクランブルパターンの生成には、図８に示すスクランブルパターン生成回路１１０が使用される。スクランブルパターン生成回路１１０はビット１４〜ｂ０からなる帰還型シフトレジスタ１１１と、ＥＯＲ回路１１２とを備える。
【０００９】
ＥＯＲ回路１１２はビットｂ１４とビットｂ１０との排他的論理和（以下、本明細書において、排他的論理和を∧で表す）を取り、その演算結果をビットｂ０に出力する。
【００１０】
シフトレジスタ１１１はクロックＣＫの最初のパルスで図９に示すスクランブルパターンの初期値αを取り込み、以後、クロックＣＫのパルスが入力される毎にビット１３〜ｂ０の値をそれぞれビットｂ１４〜ｂ１にシフトさせるとともに、ＥＯＲ回路１１２の出力をビットｂ０として取り込む。そして、スクランブルパターン生成回路１１０はクロックＣＫの８パルス毎に、そのときのビットｂ７〜ｂ０をスクランブルパターンＳＫとして出力する。
【００１１】
スクランブルパターンの初期値αは、図９に示すように、前記データセクタ１０５の識別データＩＤにおけるセクタ番号部のビットｂ７〜ｂ４の値によって決定される。すなわち、スクランブルパターンの初期値αは各ブロック（１６データセクタ）について１つである。例えば、セクタ番号部のビットｂ７〜ｂ４の値が０（ｈ） （（ｈ） ：１６進数を示す）、すなわち、１つ目のブロックの場合には、スクランブルパターンの初期値αは０００１（ｈ） となる。このとき、帰還型シフトレジスタ１１１のビットｂ１４〜ｂ０は０００００００００００００１（２） （（２） ：２進数を示す）となり、ビットｂ７〜ｂ０の値０００００００１（２） がスクランブル値ＳＫとして出力される。
【００１２】
そして、前記スクランブルデータ１０４のデスクランブルは、まず、スクランブル値ＳＫの初期値の各ビットとスクランブルデータ１０４の主データの１バイト目の各ビットとの排他的論理和を取る。スクランブルデータ１０４の主データの２バイト目以降のデータのスクランブルは、帰還型シフトレジスタ１１１をクロックＣＫの８パルス分ずつ動作させた後のスクランブル値との排他的論理和を取ることにより行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のスクランブルパターン生成回路１１０では、帰還型シフトレジスタ１１１を動作させるクロックＣＫは、主データの転送レートの８逓倍の周波数が必要になる。例えば、主データの転送レートを１０Ｍバイト／秒としただけで、帰還型シフトレジスタは８０ＭＨｚ（メガヘルツ）の周波数を持つクロックＣＫが必要になる。従って、主データの転送レートを向上することができず、データ処理の高速化を図ることができない。
【００１４】
また、従来のスクランブルパターン生成回路１１０はスクランブルパターンの初期値αから２０４７×８個目のクロックパルスに基づいて、データセクタ１０５の最後（２０４８個目）のデータのデスクランブルを行うためのスクランブルパターンを生成することになる。この途中において、例えば、１０２３×８個目のクロックパルスにて生成されたスクランブルパターンに基づいてデスクランブルを行っている。もし、デスクランブル動作の最初に、データセクタ１０５の１０２４バイトのデスクランブル後のデータが必要となった場合においても、このデータは１０２３×８個目のクロックパルスの後にしか出力することができない。
【００１５】
本発明は上記問題点を解決するためになされたものであって、その目的は、スクランブルパターンの生成を高速化でき、データの転送レートを向上してデータ処理の高速化を図ることができるデスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法を提供することにある。
【００１６】
また、本発明の別の目的は、デスクランブルを開始すべきデータの位置に応じてスクランブルパターンの初期値を変更することにより、デスクランブルをより早く開始することができ、データ処理の高速化を図ることができるデスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、スクランブルされたデータを、同一のスクランブルパターン生成論理に基づいて順次生成される所定ビット長のスクランブルパターンによりデスクランブルするデスクランブル回路において、所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する論理回路と、該論理回路から生成された前記次のスクランブルパターンによりスクランブルされたデータをデスクランブルするデータ再生回路とを有することを特徴とする。
【００１８】
請求項２の発明は、所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成回路において、所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する論理回路とを有することを特徴とする。
請求項３の発明は、所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成回路において、所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する第１の論理回路と、前記次のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次の次のスクランブルパターンを生成する第２の論理回路と
を有することを特徴とする。
請求項４の発明は、所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成方法において、所定ビット長の現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく論理演算を行い、該論理演算の結果に基づいて所定ビット長の次のスクランブルパターンを算出することを特徴とする。
【００１９】
（作用）
請求項１の発明によれば、次のスクランブルパターンを、現在のスクランブルパターンの論理演算により算出しているので、スクランブルパターンの生成を高速に行うことができる。
【００２１】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明を具体化した第１の実施の形態を図１，図２，図６に従って説明する。
【００２２】
図１は本形態のＤＶＤ装置１０の概略を示している。ＤＶＤ装置１０はＤＶＤコントローラ１１、ＭＰＵ１２、ＤＲＡＭ又はＳＲＡＭよりなる半導体メモリ１３、ディスク１００及びディスクドライブ１５で構成されている。ディスクドライブ１５はディスク１００からデータを読み出し、その読み出したデータをＥＦＭ Ｐｌｕｓ復調して記録セクタデータ１０１をＤＶＤコントローラ１１に出力する。
【００２３】
ＤＶＤコントローラ１１は図示しない上位のコンピュータに接続され、ＤＶＤコントローラ１１にはＭＰＵ１２及び半導体メモリ１３が接続されている。ＤＶＤコントローラ１１はＭＰＵ１２からの制御信号に基づいて、前記記録セクタデータ１０１に対して所定のデータ処理を施した後、データ処理後のデータを半導体メモリ１３に格納する。また、ＤＶＤコントローラ１１はＭＰＵ１２からの制御信号に基づいて半導体メモリ１３とコンピュータとの間でデータ処理後のデータの転送を行う。
【００２４】
すなわち、ＤＶＤコントローラ１１はデータ処理装置１６を備えている。データ処理装置１６はＭＰＵ１２からの制御信号に基づいて、図６に示すように、記録セクタデータ１０１における１６個のセクタデータ１０２を記録された順に一箇所に集め、１６個の誤り訂正符号ＰＩを記録された順に一箇所に集め、さらに１６個の誤り訂正符号ＰＯを記録された順に一箇所に集めることにより、ＥＣＣ付加データ１０３を生成する。また、データ処理装置１６はＭＰＵ１２からの制御信号に基づいて、ＥＣＣ付加データ１０３における誤り訂正符号ＰＩ，ＰＯに基づいて各ブロックのセクタデータ１０２の誤り訂正を行うことによって、１６個のスクランブルデータ１０４を生成する。
【００２５】
また、データ処理装置１６は本形態におけるデータ再生回路１７を備えている。データ再生回路１７はＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって生成されたスクランブルデータ１０４とスクランブルパターンとの排他的論理和を取ることによってデータセクタ１０５を生成する。なお、本形態において、スクランブルデータ１０４の転送レートは１バイトであり、クロックＣＫの１パルス毎に主データは１バイトずつデータ再生回路１７に転送される。
【００２６】
データ再生回路１７は図２に示すように、スクランブルデータ１０４のデスクランブルに使用するためのスクランブルパターンを生成するためのスクランブルパターン生成回路２１と、スクランブルパターン生成回路２１によって生成されたスクランブルパターンに基づいて主データのデスクランブルを行うためのデスクランブル回路２２とからなる。
【００２７】
スクランブルパターン生成回路２１は、セレクタ２５と、１５個のデータフリップフロップ（以下、単にＤＦＦという）２６Ａ〜２６Ｏと、８個のＥＯＲ回路２７Ａ〜２７Ｈよりなる論理回路２７とを備える。
【００２８】
セレクタ２５は図９に示すスクランブルパターンの初期値αを入力するとともに、スクランブルパターン生成回路２１にて生成された新たなスクランブルパターンのビットｂ１４’〜ｂ０’を入力している。セレクタ２５は選択信号ＳＬのレベルに基づいて初期値α又は生成されたスクランブルパターンのビットｂ１４’〜ｂ０’のいずれかを選択し、ビットｂ１４〜ｂ０として出力する。本形態において、１回目のデスクランブル時には、選択信号ＳＬはＬレベルになり、２回目以降のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ２５はスクランブルパターンの初期値αを選択する。また、Ｈレベルの選択信号ＳＬに基づいて、セレクタ２５は生成された新たなスクランブルパターンのビットｂ１４’〜ｂ０’を選択する。
【００２９】
ＤＦＦ２６Ａ〜２６Ｏはセレクタ２５から出力されるビットｂ１４〜ｂ０をそれぞれクロックＣＫのパルスに基づいてラッチする。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビットとして出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力される。
【００３０】
ＥＯＲ回路２７ＡはＤＦＦ２６Ａの出力信号とＤＦＦ２６Ｅの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ７’として出力する。ＥＯＲ回路２７ＢはＤＦＦ２６Ｂの出力信号とＤＦＦ２６Ｆの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ６’として出力する。ＥＯＲ回路２７ＣはＤＦＦ２６Ｃの出力信号とＤＦＦ２６Ｇの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ５’として出力する。ＥＯＲ回路２７ＤはＤＦＦ２６Ｄの出力信号とＤＦＦ２６Ｈの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ４’として出力する。ＥＯＲ回路２７ＥはＤＦＦ２６Ｅの出力信号とＤＦＦ２６Ｉの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ３’として出力する。ＥＯＲ回路２７ＦはＤＦＦ２６Ｆの出力信号とＤＦＦ２６Ｊの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ２’として出力する。ＥＯＲ回路２７ＧはＤＦＦ２６Ｇの出力信号とＤＦＦ２６Ｋの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ１’として出力する。さらに、ＥＯＲ回路２７ＨはＤＦＦ２６Ｈの出力信号とＤＦＦ２６Ｌの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ０’として出力する。
【００３１】
従って、１回目のデスクランブル時には、スクランブルパターン生成回路２１はスクランブルパターンの初期値αにおけるビットｂ７〜ｂ０をスクランブル値ＳＫとして出力する。２回目以降のデスクランブル時には、スクランブルパターン生成回路２１は新たなスクランブルパターンにおけるビットｂ７’〜ｂ０’をスクランブル値ＳＫとして出力する。
【００３２】
すなわち、図８に示された従来の帰還型シフトレジスタ１１１は、クロックＣＫの１パルス目にスクランブルパターンの初期値αをラッチし、以後クロックＣＫのパルスが入力される毎に、ビットｂ１４とビットｂ１０との排他的論理和をビットｂ０に代入する演算を行っており、デスクランブルに使用するスクランブル値ＳＫはクロックＣＫの８パルス毎に出力される。例えば、現在のｂ１４∧ｂ１０の値がクロックＣＫの８パルス後には、ビットｂ７の位置にあることになる。新たなスクランブルパターンの各ビットをｂ１４’〜ｂ０’とし、ビットｂ１４〜ビットｂ０までのすべての場合について考えると、以下の表１のようになる。
【００３３】
【表１】
従って、本形態のスクランブルパターン生成回路２１はクロックＣＫのパルス毎に１バイト分の主データに対するスクランブル値ＳＫを生成することができる。
【００３４】
デスクランブル回路２２は８個（図２では１個のみ図示）のＥＯＲ回路２８を備えている。各ＥＯＲ回路２８はスクランブルパターン生成回路２１によって生成されたスクランブル値ＳＫの各ビット（ＤＦＦ２６Ｈ〜２６Ａの出力信号）を入力するとともに、１バイト分の主データの各ビットを入力している。各ＥＯＲ回路２８はスクランブル値ＳＫの各ビットと主データの各ビットとの排他的論理和を求めることにより、スクランブルデータのデスクランブルを行う。
【００３５】
次に上記のように構成されたＤＶＤ装置１０の作用について説明する。
ディスクドライブ１５によってディスク１００からデータが読み出され、その読み出されたデータはＥＦＭ Ｐｌｕｓ復調されて記録セクタデータ１０１（図６に示す）となり、記録セクタデータ１０１はＤＶＤコントローラ１１に出力される。
【００３６】
ＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって記録セクタデータ１０１からＥＣＣ付加データ１０３が生成されるとともに、ＥＣＣ付加データ１０３における誤り訂正符号ＰＩ，ＰＯに基づいて各ブロックのセクタデータ１０２の誤り訂正が行われ、その結果スクランブルデータ１０４が生成される。
【００３７】
データ再生回路１７によって各ブロックのスクランブルデータ１０４に対してデスクランブルが行われ、各ブロックのデータセクタ１０５が生成される。スクランブルデータ１０４のデスクランブル時において、１回目のデスクランブルには選択信号ＳＬはＬレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ２５によってスクランブルパターンの初期値αが選択される。このとき、スクランブルデータ１０４におけるセクタ番号部のビットｂ７〜ｂ４の値が０（ｈ） 、すなわち、１つ目のブロックの場合には、スクランブルパターンの初期値αは０００１（ｈ） となる。
【００３８】
クロックＣＫの１パルス目に基づいて、セレクタ２５から出力されるスクランブルパターンの初期値αのビットｂ１４〜ｂ０がＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビット０００００００１（２） としてデスクランブル回路２２に出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力される。また、ＥＯＲ回路２７Ａ〜２７Ｈから新たなスクランブルパターンのビットｂ７’〜ｂ０’が出力される。因みにこの場合のビットｂ１４’〜ｂ０’は００００００１００００００００（２） ＝０１００（ｈ） となる。
【００３９】
デスクランブル回路２２によってスクランブル値ＳＫの各ビット０００００００１（２） とスクランブルデータ１０４における１バイト目の主データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。
【００４０】
また、スクランブルデータ１０４の２回目のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ２５によって新たなスクランブルパターンのビットｂ１４’〜ｂ０’が選択される。クロックＣＫの２パルス目に基づいて、新たなスクランブルパターンのビットｂ１４’〜ｂ０’がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビット００００００００（２） として出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力され、ＥＯＲ回路２７Ａ〜２７Ｈから新たなスクランブルパターンのビットｂ７’〜ｂ０’が出力される。因みにこの場合のビットｂ１４’〜ｂ０’は０００００００００００００１０（２） ＝０００２（ｈ） となる。
【００４１】
デスクランブル回路２２によってスクランブル値ＳＫの各ビット００００００００（２） とスクランブルデータ１０４における２バイト目の主データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。
【００４２】
スクランブルデータ１０４の３回目以降のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ２５によって新たなスクランブルパターンのビットｂ１４’〜ｂ０’が選択される。クロックＣＫの３パルス目以降に基づいて、新たなスクランブルパターンのビットｂ１４’〜ｂ０’がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビットとして出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力され、ＥＯＲ回路２７Ａ〜２７Ｈから新たなスクランブルパターンのビットｂ７’〜ｂ０’が出力される。
【００４３】
デスクランブル回路２２によってスクランブル値ＳＫの各ビットとスクランブルデータ１０４における３バイト目以降の主データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。
【００４４】
１ブロック目における１セクタのスクランブルデータ１０４の２０４８バイト目のデスクランブルが完了すると、１ブロック目の２セクタ目以降のスクランブルデータ１０４のデスクランブルが行われるが、ブロックが変更されない限り、各セクタに対するスクランブルパターンの初期値は１セクタ目に対するスクランブルパターンの初期値と同一となる。そして、前記と同様にして１ブロックにおける２〜１６セクタのスクランブルデータ１０４のデスクランブルが行われる。
【００４５】
１ブロック目のスクランブルデータのデスクランブルが完了すると、２ブロック目のスクランブルデータのデスクランブルが行われるが、このとき、スクランブルパターンの初期値αとして５５００（ｈ） が使用され、２ブロック目の１〜１６セクタのスクランブルデータのデスクランブルが行われる。
【００４６】
以後、デスクランブルの対象となるブロックが変更されるのに伴って、当該ブロックのスクランブルデータをデスクランブルするためのスクランブルパターンの初期値αが図９に示すように、セクタ番号部のビットｂ７〜ｂ４の値に基づいて順次変更され、各ブロックのスクランブルデータのデスクランブルが行われる。
【００４７】
さて、本実施の形態は、以下の効果がある。
（１）本形態のスクランブルパターン生成回路２１は、スクランブルパターンの初期値αと新たなスクランブルパターンとのいずれかを選択するセレクタ２５と、セレクタ２５から出力されたスクランブルパターンの各ビットｂ１４〜ｂ０をクロックＣＫのパルス毎にラッチするＤＦＦ２６Ａ〜２６Ｏを設け、８個のＤＦＦ２６Ｈ〜２６Ｏの出力データをデスクランブルすべき１バイト分の主データに対するスクランブル値ＳＫとして出力する。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データを新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力し、８個のＥＯＲ回路２７Ａ〜２７Ｈの出力データを新たなスクランブルパターンのビットｂ７’〜ｂ０’として出力するようにした。
【００４８】
そのため、スクランブルパターン生成回路２１では、クロックＣＫのパルス毎に１バイト分の主データのデスクランブルを行うための新たなスクランブルパターン及びスクランブル値ＳＫを生成することができ、スクランブルパターンの生成を高速化することができ、主データの転送レートとスクランブルパターンの生成速度とを等しくすることができる。従って、デスクランブルを行うべき主データの転送レートを高速化することができる。
【００４９】
［第２の実施の形態］
次に、本発明の第２の実施の形態を図３に従って説明する。なお、重複説明を避けるため、図２において説明したものと同じ要素については、同じ参照番号が付されている。また、前述したデータ再生回路１７との相違点を中心に説明する。
【００５０】
図３は図１に示されたデータ処理装置１６に備えられる本形態のデータ再生回路３０を示す。データ再生回路３０は前記ＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって生成されたスクランブルデータ１０４とスクランブルパターンとの排他的論理和を取ることによってデータセクタ１０５を生成する。なお、本形態においては、スクランブルデータ１０４の転送レートは２バイトであり、クロックＣＫの１パルス毎に１バイト分の上位データと１バイト分の下位データとの合計２バイトのデータがデータ再生回路３０に転送される。
【００５１】
データ再生回路３０はスクランブルデータ１０４の２バイト分の主データのデスクランブルに使用するためのスクランブルパターンを生成するためのスクランブルパターン生成回路３１と、スクランブルパターン生成回路３１によって生成されたスクランブルパターンに基づいて主データのデスクランブルを行うためのデスクランブル回路３２とからなる。
【００５２】
スクランブルパターン生成回路３１は、セレクタ３３と、１５個のＤＦＦ２６Ａ〜２６Ｏと、８個のＥＯＲ回路２７Ａ〜２７Ｈよりなる論理回路２７と、論理回路３５とを備える。
【００５３】
セレクタ３３は図９に示すスクランブルパターンの初期値αを入力するとともに、スクランブルパターン生成回路３１にて生成された新たなスクランブルパターンのビットｂ１４”〜ｂ０”を入力している。セレクタ３３は選択信号ＳＬのレベルに基づいて初期値α又は生成されたスクランブルパターンのビットｂ１４”〜ｂ０”のいずれかを選択し、ビットｂ１４〜ｂ０として出力する。本形態において、１回目のデスクランブル時には、選択信号ＳＬはＬレベルになり、２回目以降のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ３３はスクランブルパターンの初期値αを選択する。Ｈレベルの選択信号ＳＬに基づいて、セレクタ３３は生成された新たなスクランブルパターンのビットｂ１４”〜ｂ０”を選択する。
【００５４】
ＤＦＦ２６Ａ〜２６Ｏはセレクタ３３から出力されるビットｂ１４〜ｂ０をそれぞれクロックＣＫのパルスに基づいてラッチする。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データは１バイト分の上位データのデスクランブルのためのスクランブル値ＳＫ１の各ビットとして出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データはビットｂ１４’〜ｂ８’として論理回路３５に出力される。
【００５５】
ＥＯＲ回路２７Ａ〜２７Ｈの出力データは１バイト分の下位データのデスクランブルのためのスクランブル値ＳＫ２の各ビットｂ７’〜ｂ０’として出力される。又、ＥＯＲ回路２７Ｂ〜２７Ｈの出力データは新たなスクランブルパターンのビットｂ１４”〜ｂ８”として出力される。さらに、ＥＯＲ回路２７Ａ〜２７Ｅの出力データであるビットｂ７’〜ｂ３’は論理回路３５に出力される。
【００５６】
論理回路３５は論理回路２７と同一の構成であり、８個のＥＯＲ回路２７Ａ〜２７Ｈと同様の８個のＥＯＲ回路を備える。論理回路３５における各ＥＯＲ回路には、ＥＯＲ回路２７Ａ〜２７Ｈが入力するビットｂ１４〜ｂ３がビットｂ１４’〜ｂ３’に変更されて入力される。そして、論理回路３５はビットｂ１４’〜ｂ３’に基づいて新たなスクランブルパターンにおけるビットｂ７”〜ｂ０”を生成して出力する。
【００５７】
すなわち、２バイトの主データのデスクランブルを行う場合には、前記表１に示されるビットｂ１４’〜ｂ０’を図８に示された帰還型シフトレジスタ１１１に用いてまったく同様の演算を行うことにより新たなスクランブルパターンのビットｂ１４”〜ｂ０”を生成することができる。これを以下の表２に示す。
【００５８】
【表２】
従って、本形態のスクランブルパターン生成回路３１はクロックＣＫのパルス毎に１バイト分の上位データに対する新たなスクランブル値ＳＫ１と、１バイト分の下位データに対する新たなスクランブル値ＳＫ２とを生成することができる。
【００５９】
デスクランブル回路３２は８個（図３では１個のみ図示）のＥＯＲ回路２８と、８個（図３では１個のみ図示）のＥＯＲ回路３７とを備えている。各ＥＯＲ回路２８はスクランブルパターン生成回路３１によって生成されたスクランブル値ＳＫ１の各ビットｂ７〜ｂ０と１バイト分の上位データの各ビットとの排他的論理和を求めることにより、スクランブルデータのデスクランブルを行う。各ＥＯＲ回路３７はスクランブルパターン生成回路３１によって生成されたスクランブル値ＳＫ２の各ビットｂ７’〜ｂ０’と１バイト分の下位データの各ビットとの排他的論理和を求めることにより、スクランブルデータのデスクランブルを行う。
【００６０】
次に上記のように構成されたデータ再生回路３０の作用を説明する。
スクランブルデータ１０４のデスクランブルの１回目には選択信号ＳＬはＬレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ３３によってスクランブルパターンの初期値αが選択される。
【００６１】
クロックＣＫの１パルス目に基づいて、セレクタ３３から出力されるスクランブルパターンの初期値αのビットｂ１４〜ｂ０がＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データは８ビットのスクランブル値ＳＫ１としてデスクランブル回路３２に入力される。ＤＦＦ２６Ａ〜２６Ｌの出力データに基づいてＥＯＲ回路２７Ａ〜２７Ｈによって８ビットのスクランブル値ＳＫ２が生成され、スクランブル値ＳＫ２はデスクランブル回路３２に入力される。
【００６２】
また、ＥＯＲ回路２７Ｂ〜２７Ｈの出力データは新たなスクランブルパターンのビットｂ１４”〜ｂ８”としてそれぞれ出力される。ＤＦＦ２６Ｉ〜２６Ｏの出力データ及びＥＯＲ回路２７Ａ〜２７Ｅの出力データに基づいて論理回路３５によって新たなスクランブルパターンのビットｂ７”〜ｂ０”が生成される。
【００６３】
デスクランブル回路３２にはクロックＣＫの１パルス毎にスクランブルデータ１０４における１バイト分の上位データと１バイト分の下位データとの２バイトのデータが転送される。複数のＥＯＲ回路２８によってスクランブル値ＳＫ１の各ビットと１バイト分の上位データの各ビットとの排他的論理和を取ることによってデスクランブルが行われるとともに、複数のＥＯＲ回路３７によってスクランブル値ＳＫ２の各ビットとスクランブルデータ１０４における１バイト分の下位データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。すなわち、デスクランブル回路３２は一度に２バイト分のデータのデスクランブルを行う。
【００６４】
また、スクランブルデータ１０４のデスクランブルの２回目には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ３３によって新たなスクランブルパターンのビットｂ１４”〜ｂ０”が選択される。クロックＣＫの２パルス目に基づいて、新たなスクランブルパターンのビットｂ１４”〜ｂ０”がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。ＤＦＦ２６Ｈ〜２６Ｏの出力データは８ビットのスクランブル値ＳＫ１としてデスクランブル回路３２に入力される。ＤＦＦ２６Ａ〜２６Ｌの出力データに基づいてＥＯＲ回路２７Ａ〜２７Ｈによって８ビットのスクランブル値ＳＫ２が生成され、スクランブル値ＳＫ２はデスクランブル回路３２に入力される。
【００６５】
また、ＥＯＲ回路２７Ｂ〜２７Ｈの出力データは新たなスクランブルパターンのビットｂ１４”〜ｂ８”としてそれぞれ出力される。ＤＦＦ２６Ｉ〜２６Ｏの出力データ及びＥＯＲ回路２７Ａ〜２７Ｅの出力データに基づいて論理回路３５によって新たなスクランブルパターンのビットｂ７”〜ｂ０”が生成される。
【００６６】
デスクランブル回路３２は、スクランブル値ＳＫ１，ＳＫ２に基づいて２バイト分のデータのデスクランブルを行う。
スクランブルデータ１０４のデスクランブルの３回目以降には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ３３によって新たなスクランブルパターンのビットｂ１４’〜ｂ０’が選択される。クロックＣＫの３パルス目以降に基づいて、新たなスクランブルパターンのビットｂ１４”〜ｂ０”がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。ＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫ１としてデスクランブル回路３２に入力され、ＥＯＲ回路２７Ａ〜２７Ｈの出力データはスクランブル値ＳＫ２としてデスクランブル回路３２に入力される。
【００６７】
デスクランブル回路３２によってスクランブル値ＳＫ１，ＳＫ２に基づいてスクランブルデータ１０４における主データが２バイトずつデスクランブルされる。
【００６８】
１ブロック目における１セクタのスクランブルデータ１０４の２０４７バイト目及び２０４８バイト目のデスクランブルが完了すると、１ブロック目の２セクタ目以降のスクランブルデータ１０４のデスクランブルが行われるが、ブロックが変更されない限り、各セクタのスクランブルデータ１０４に対するスクランブルパターンの初期値は１セクタ目のスクランブルデータ１０４に対するスクランブルパターンの初期値と同一となる。そして、前記と同様にして１ブロックにおける２〜１６セクタのスクランブルデータ１０４の主データが２バイトずつデスクランブルされる。
【００６９】
１ブロック目のスクランブルデータのデスクランブルが完了すると、２ブロック目のスクランブルデータのデスクランブルが行われるが、このとき、スクランブルパターンの初期値αは、図９に示すようにセクタ番号部のビットｂ７〜ｂ４の値に基づいて変更され、２ブロック目の１〜１６セクタのスクランブルデータのデータが２バイトずつデスクランブルされる。
【００７０】
以後、デスクランブルの対象となるブロックが変更されるのに伴って、当該ブロックのスクランブルデータをデスクランブルするためのスクランブルパターンの初期値αが図９に示すように、セクタ番号部のビットｂ７〜ｂ４の値に基づいて順次変更され、各ブロックのスクランブルデータのデータが２バイトずつデスクランブルされる。
【００７１】
さて、本実施の形態は、以下の効果がある。
（１）本形態のスクランブルパターン生成回路３１は、スクランブルパターンの初期値αと新たなスクランブルパターンとのいずれかを選択するセレクタ３３と、セレクタ３３から出力されたスクランブルパターンの各ビットｂ１４〜ｂ０をクロックＣＫのパルス毎にラッチするＤＦＦ２６Ａ〜２６Ｏを設け、８個のＤＦＦ２６Ｈ〜２６Ｏの出力データをデスクランブルすべき１バイト分の上位データに対するスクランブル値ＳＫ１として出力するとともに、８個のＥＯＲ回路２７Ａ〜２７Ｈの出力データをデスクランブルすべき１バイト分の下位データに対するスクランブル値ＳＫ２として出力する。また、７個のＥＯＲ回路２７Ｂ〜２７Ｈの出力データを新たなスクランブルパターンのビットｂ１４”，ｂ１３”，ｂ１２”，ｂ１１”，ｂ１０”，ｂ９”，ｂ８”としてそれぞれ出力し、論理回路３５の出力データを新たなスクランブルパターンのビットｂ７”〜ｂ０”として出力するようにした。
【００７２】
そのため、スクランブルパターン生成回路３１では、クロックＣＫのパルス毎に２バイト分の主データのデスクランブルを行うための新たなスクランブルパターン及びスクランブル値ＳＫ１，ＳＫ２を生成することができ、スクランブルパターンの生成をより高速化することができ、主データの転送レートとスクランブルパターンの生成速度とを等しくすることができる。従って、デスクランブルを行うべき主データの転送レートをより高速化することができる。
【００７３】
［第３の実施の形態］
次に、本発明の第３の実施の形態を図４，図５に従って説明する。なお、重複説明を避けるため、図２において説明したものと同じ要素については、同じ参照番号が付されている。また、前述したデータ再生回路１７との相違点を中心に説明する。
【００７４】
図４は図１に示されたデータ処理装置１６に備えられる本形態のデータ再生回路４０を示す。データ再生回路４０は前記ＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって生成されたスクランブルデータ１０４とスクランブルパターンとの排他的論理和を取ることによってデータセクタ１０５を生成する。なお、本形態においては、スクランブルデータ１０４の転送レートは１バイトであり、クロックＣＫの１パルス毎に１バイト分の主データがデータ再生回路４０に転送される。
【００７５】
データ再生回路４０は、スクランブルパターンの初期値を設定するための初期値設定回路４１、前記スクランブルパターン生成回路２１及びデスクランブル回路２２を備える。
【００７６】
初期値設定回路４１は、デスクランブルすべきスクランブルデータの各ブロックにおける各セクタについて複数のスクランブルパターンの初期値を備えており、デスクランブルを行うデータのスクランブルデータにおける位置に基づいて、使用するスクランブルパターンの初期値を設定するものである。
【００７７】
図５は本形態におけるスクランブルパターンの初期値を示す表であり、セクタ番号部のビットｂ７〜ｂ４の値（ＩＤ値）に対応するブロックに対してそれぞれ４つの初期値α１〜α４が与えられている。図５において、番地はデータセクタにおける主データの先頭のバイトを０番地とした時のオフセット値を意味する。
【００７８】
図５において、ＩＤ値０（ｈ） に対するスクランブルパターンの初期値α１は０００１（ｈ） ＝００００００００００００００１（２） であるが、ビットｂ１３〜ｂ０を上位に１ビットシフトさせるとともに、ビットｂ１４（＝０）とビットｂ１０（＝０）との排他的論理和をビットｂ０に代入すると、０００００００００００００１０（２） ＝０００２（ｈ） となり、これはＩＤ値１（ｈ） に対するスクランブルパターンの初期値α１と等しくなる。ＩＤ値０（ｈ） に対するスクランブルパターンの初期値α２，α３，α４は３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） であるが、これらの初期値におけるビットｂ１３〜ｂ０を上位に１ビットシフトさせるとともに、ビットｂ１４とビットｂ１０との排他的論理和をビットｂ０に代入すると、それぞれ６７Ｆ８（ｈ） ，７ＦＥ０（ｈ） ，２Ａ８１（ｈ） となり、これはＩＤ値１（ｈ） に対するスクランブルパターンの初期値α２，α３，α４と等しくなる。ＩＤ値２（ｈ） とＩＤ値４（ｈ） 、ＩＤ値４（ｈ） とＩＤ値６（ｈ） 、ＩＤ値６（ｈ ） とＩＤ値８（ｈ） 、ＩＤ値８（ｈ） とＩＤ値Ａ（ｈ） 、ＩＤ値Ａ（ｈ） とＩＤ値Ｃ（ｈ） 、ＩＤ値Ｃ（ｈ） とＩＤ値Ｅ（ｈ） におけるスクランブルパターンの初期値α１〜α４の関係も同様である。そこで、ＩＤ値０（ｈ） ，ＩＤ値２（ｈ） ，ＩＤ値４（ｈ） ，ＩＤ値６（ｈ） ，ＩＤ値８（ｈ） ，ＩＤ値Ａ（ｈ） ，ＩＤ値Ｃ（ｈ） ，ＩＤ値Ｅ（ｈ） を第１のグループとする。
【００７９】
また、ＩＤ値１（ｈ） に対するスクランブルパターンの初期値α１〜α４はそれぞれ５５００（ｈ） ，３３Ｆ８（ｈ） ，３０００（ｈ） ，６Ａ８０（ｈ） であるが、これらの初期値におけるビットｂ１３〜ｂ０を上位に１ビットシフトさせるとともに、ビットｂ１４とビットｂ１０との排他的論理和をビットｂ０に代入すると、それぞれ２Ａ００（ｈ） ，６７Ｆ０（ｈ） ，６０００（ｈ） ，５５０１（ｈ） となり、これはＩＤ値３（ｈ） に対するスクランブルパターンの初期値α１〜α４と等しくなる。ＩＤ値３（ｈ） ，ＩＤ値５（ｈ） ，ＩＤ値７（ｈ） ，ＩＤ値９（ｈ） ，ＩＤ値Ｂ（ｈ） ，ＩＤ値Ｄ（ｈ） に対するスクランブルパターンの初期値α１〜α４と、ＩＤ値５（ｈ） ，ＩＤ値７（ｈ） ，ＩＤ値９（ｈ） ，ＩＤ値Ｂ（ｈ） ，ＩＤ値Ｄ（ｈ） ，ＩＤ値Ｆ（ｈ） に対するスクランブルパターンの初期値α１〜α４との関係も同様である。そこで、ＩＤ値１（ｈ） ，ＩＤ値３（ｈ） ，ＩＤ値５（ｈ） ，ＩＤ値７（ｈ） ，ＩＤ値９（ｈ） ，ＩＤ値Ｂ（ｈ） ，ＩＤ値Ｄ（ｈ） ，ＩＤ値Ｆ（ｈ） を第２のグループとする。
【００８０】
初期値設定回路４１は、第１及び第２のセレクタ４２，４３及び７個のシフト回路４４〜５０を備える。第１のセレクタ４２は８個の記憶領域を備えており、そのうち４個の記憶領域には図５に示すＩＤ値０（ｈ） に対応するスクランブルパターンの初期値０００１（ｈ） ，３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） がそれぞれ記憶され、残りの４個の記憶領域にはＩＤ値１（ｈ） に対応するスクランブルパターンの初期値５５００（ｈ） ，３３Ｆ８（ｈ） ，３０００（ｈ） ，６Ａ８０（ｈ） がそれぞれ記憶されている。
【００８１】
第１のセレクタ４２にはグループ選択信号ＳＬＧが入力されるとともに、オフセット選択信号ＳＬＯが入力されており、第１のセレクタ４２はグループ選択信号ＳＬＧ及びオフセット選択信号ＳＬＯに基づいて前記８つの初期値のうちいずれか１つを選択し、ビットｂ１４〜ｂ０を第１の信号群Ｉ１として出力する。グループ選択信号ＳＬＧは前記セクタ番号部のビットｂ４の値である。このグループ選択信号ＳＬＧが０であると、ＩＤ値０（ｈ） に対応するスクランブルパターンの初期値０００１（ｈ） ，３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） が選択される候補となる。グループ選択信号ＳＬＧが１であると、ＩＤ値１（ｈ） に対応するスクランブルパターンの初期値５５００（ｈ） ，３３Ｆ８（ｈ） ，３０００（ｈ） ，６Ａ８０（ｈ） が選択される候補となる。オフセット選択信号ＳＬＯは図５におけるデータのオフセット値に基づく信号である。データのオフセット値が００００番地〜０５１１番地の範囲内である場合には、スクランブルパターンの初期値０００１（ｈ） ，５５００（ｈ） が選択される候補となり、オフセット値が０５１２番地〜１０２３番地の範囲内である場合には、スクランブルパターンの初期値３３ＦＣ（ｈ） ，３３Ｆ８（ｈ） が選択される候補となり、オフセット値が１０２４番地〜１５３５番地の範囲内である場合には、スクランブルパターンの初期値７ＦＦ０（ｈ） ，３０００（ｈ） が選択される候補となり、さらにオフセット値が１５３６番地〜２０４７番地の範囲内である場合には、スクランブルパターンの初期値１５４０（ｈ） ，６Ａ８０（ｈ） が選択される候補となる。
【００８２】
従って、デスクランブル時において、例えば、デスクランブルすべき最初のデータが第１のグループのブロックにおけるスクランブルデータに含まれ、かつ、データのオフセット値が０５１３番地である場合には、第１のセレクタ４２は第１のグループに対応する初期値０００１（ｈ） ，３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） のうち、初期値３３ＦＣ（ｈ） を選択して出力する。
【００８３】
シフト回路４４はセレクタ４２の出力データを上位に１ビット分シフトさせるための回路であり、ＥＯＲ回路４４Ａを備える。ＥＯＲ回路４４Ａはセレクタ４２の出力データにおけるビットｂ１４とビットｂ１０との排他的論理和に基づく信号を出力する。シフト回路４４はセレクタ４２の出力データにおけるビットｂ１３〜ｂ０を上位に１ビットシフトさせて新たなビットｂ１４〜ｂ１とするとともに、ＥＯＲ回路４４Ａの出力信号を新たなビットｂ０とすることにより第２の信号群Ｉ２を出力する。
【００８４】
シフト回路４５はセレクタ４２の出力データを上位に２ビット分シフトさせるための回路であり、ＥＯＲ回路４５Ａを備える。ＥＯＲ回路４５Ａはセレクタ４２の出力データにおけるビットｂ１３とビットｂ９との排他的論理和に基づく信号を出力する。シフト回路４５はセレクタ４２の出力データにおけるビットｂ１２〜ｂ０を上位に２ビットシフトさせて新たなビットｂ１４〜ｂ２とし、ＥＯＲ回路４４Ａの出力信号を新たなビットｂ１とし、さらにＥＯＲ回路４５Ａの出力信号を新たなビットｂ０とすることにより第３の信号群Ｉ３を出力する。
【００８５】
シフト回路４６はセレクタ４２の出力データを上位に３ビット分シフトさせるための回路であり、ＥＯＲ回路４６Ａを備える。ＥＯＲ回路４６Ａはセレクタ４２の出力データにおけるビットｂ１２とビットｂ８との排他的論理和に基づく信号を出力する。シフト回路４６はセレクタ４２の出力データにおけるビットｂ１１〜ｂ０を上位に３ビットシフトさせて新たなビットｂ１４〜ｂ３とし、ＥＯＲ回路４４Ａ，４５Ａの出力信号を新たなビットｂ２，ｂ１とし、さらにＥＯＲ回路４６Ａの出力信号を新たなビットｂ０とすることにより第４の信号群Ｉ４を出力する。
【００８６】
シフト回路４７はセレクタ４２の出力データを上位に４ビット分シフトさせるための回路であり、ＥＯＲ回路４７Ａを備える。ＥＯＲ回路４７Ａはセレクタ４２の出力データにおけるビットｂ１１とビットｂ７との排他的論理和に基づく信号を出力する。シフト回路４７はセレクタ４２の出力データにおけるビットｂ１０〜ｂ０を上位に４ビットシフトさせて新たなビットｂ１４〜ｂ４とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａの出力信号を新たなビットｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路４７Ａの出力信号を新たなビットｂ０とすることにより第５の信号群Ｉ５を出力する。
【００８７】
シフト回路４８はセレクタ４２の出力データを上位に５ビット分シフトさせるための回路であり、ＥＯＲ回路４８Ａを備える。ＥＯＲ回路４８Ａはセレクタ４２の出力データにおけるビットｂ１０とビットｂ６との排他的論理和に基づく信号を出力する。シフト回路４８はセレクタ４２の出力データにおけるビットｂ９〜ｂ０を上位に５ビットシフトさせて新たなビットｂ１４〜ｂ５とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａ，４７Ａの出力信号を新たなビットｂ４，ｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路４８Ａの出力信号を新たなビットｂ０とすることにより第６の信号群Ｉ６を出力する。
【００８８】
シフト回路４９はセレクタ４２の出力データを上位に６ビット分シフトさせるための回路であり、ＥＯＲ回路４９Ａを備える。ＥＯＲ回路４９Ａはセレクタ４２の出力データにおけるビットｂ９とビットｂ５との排他的論理和に基づく信号を出力する。シフト回路４９はセレクタ４２の出力データにおけるビットｂ８〜ｂ０を上位に６ビットシフトさせて新たなビットｂ１４〜ｂ６とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａ，４７Ａ，４８Ａの出力信号を新たなビットｂ５，ｂ４，ｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路４９Ａの出力信号を新たなビットｂ０とすることにより第７の信号群Ｉ７を出力する。
【００８９】
さらに、シフト回路５０はセレクタ４２の出力データを上位に７ビット分シフトさせるための回路であり、ＥＯＲ回路５０Ａを備える。ＥＯＲ回路５０Ａはセレクタ４２の出力データにおけるビットｂ８とビットｂ４との排他的論理和に基づく信号を出力する。シフト回路５０はセレクタ４２の出力データにおけるビットｂ７〜ｂ０を上位に７ビットシフトさせて新たなビットｂ１４〜ｂ７とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａ，４７Ａ，４８Ａ，４９Ａの出力信号を新たなビットｂ６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路５０Ａの出力信号を新たなビットｂ０とすることにより第８の信号群Ｉ８を出力する。
【００９０】
従って、例えば、第１のセレクタ４２がスクランブルパターンの初期値３３ＦＣ（ｈ） を出力しているとすると、第２〜第８の信号群Ｉ２〜Ｉ８の値はそれぞれ６７Ｆ８（ｈ） ，４ＦＦ０（ｈ） ，１ＦＥ０（ｈ） ，３ＦＣ１（ｈ） ，７Ｆ８３（ｈ） ，７Ｆ０６（ｈ） ，７Ｅ０Ｃ（ｈ） となる。
【００９１】
第２のセレクタ４３には第１〜第８の信号群Ｉ１〜Ｉ８が入力されるとともに、３ビットからなる信号群選択信号ＳＬＩＤが入力されており、信号群選択信号ＳＬＩＤに基づいて第１〜第８の信号群Ｉ１〜Ｉ８のうちいずれか１つを選択して前記スクランブルパターン生成回路２１に出力する。信号群選択信号ＳＬＩＤは前記セクタ番号部のビットｂ７〜ｂ５の３ビットの信号である。第２のセレクタ４３は信号群選択信号ＳＬＩＤの３ビットの組み合わせに基づいて第１〜第８の信号群Ｉ１〜Ｉ８を以下の表３に示すように選択する。
【００９２】
【表３】
従って、デスクランブル時において、例えば、デスクランブルすべき最初のデータがＩＤ値０（ｈ） のブロックにおけるスクランブルデータに含まれ、かつ、データのオフセット値が０５１３番地である場合には、第１のセレクタ４２によって初期値３３ＦＣ（ｈ） が選択される。そして、ＩＤ値０（ｈ） であるため、信号群選択信号ＳＬＩＤのビットｂ７〜ｂ５は０００となり、第２のセレクタ４３によって第１の信号群Ｉ１（＝３３ＦＣ（ｈ） ）が選択される。
【００９３】
スクランブルパターン生成回路２１は第２のセレクタ４３によって選択された信号群をスクランブルパターンの初期値αとして入力し、デスクランブルすべき最初のデータをデスクランブルするためのスクランブルパターンを生成する。例えば、デスクランブルすべき最初のデータがＩＤ値０（ｈ） のブロックに含まれ、かつ、データのオフセット値が０５１３番地である場合には、スクランブルパターンの初期値として３３ＦＣ（ｈ） が選択される。最初にデスクランブルすべきデータのオフセット値が０５１３番地であり、初期値３３ＦＣ（ｈ） に対応するオフセット値よりも１番地大きいため、クロックＣＫの２パルス目においてスクランブルパターンが生成される。
【００９４】
デスクランブル回路２２はスクランブルパターン生成回路２１によって生成されたスクランブルパターンに基づいてスクランブルデータのデスクランブルを行う。
【００９５】
さて、本実施の形態は、以下の効果がある。
（１）本形態のスクランブルパターン生成回路３１は、１セクタ分のスクランブルデータに対して複数のスクランブルパターンの初期値を持ち、スクランブルデータにおけるデスクランブルを開始すべき主データの位置に応じて複数のスクランブルパターンの初期値のいずれかを選択し、その選択したスクランブルパターンの初期値に基づいてデスクランブルに用いるためのスクランブルパターンを生成し、この生成したスクランブルパターンに基づいてスクランブルデータのデスクランブルを行うようにした。そのため、デスクランブルすべきデータのスクランブルパターンを生成するまでの時間を短縮することができ、デスクランブルをより早く開始することができ、データ処理の高速化を図ることができる。
【００９６】
なお、本発明は以下のように実施してもよい。
（１）上記形態においては読み出し専用のＤＶＤ装置に具体化しているため、スクランブルパターン生成回路によって生成されたスクランブルパターンをデスクランブルにのみ使用しているが、ディスクに対してデータを書き込み可能な装置において、ディスクに書き込むべきデータのスクランブルを行う装置に用いてもよい。
（２）データの転送レートに応じて図３に示す論理回路３５を順次追加することによってデスクランブルの処理バイト数を変更するようにしてもよい。
（３）ＤＶＤ以外のデータをスクランブルするシステムに具体化してもよい。
【００９７】
【発明の効果】
以上詳述したように、本発明は、スクランブルパターンの生成を高速化でき、データの転送レートを向上してデータ処理の高速化を図ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態のＤＶＤ装置を示す概略ブロック図
【図２】第１の実施の形態におけるデータ再生回路を示す回路図
【図３】第２の実施の形態におけるデータ再生回路を示す回路図
【図４】第３の実施の形態におけるデータ再生回路を示す回路図
【図５】第３の実施の形態におけるスクランブルパターンを示す説明図
【図６】ＤＶＤ装置におけるデータ復調のフロー図
【図７】ＤＶＤのデータセクタのフォーマットを示す説明図
【図８】従来のスクランブルパターン生成回路を示す回路図
【図９】スクランブルパターンを示す説明図
【符号の説明】
２１ スクランブルパターン生成回路
２５ セレクタ
２６Ａ〜２６Ｏ レジスタとしてのデータフリップフロップ
２７ 論理回路
１００ 記録媒体としてのディスク
１０４ 記録データとしてのスクランブルデータ
【発明の属する技術分野】
本発明は、所定のデータをスクランブルパターンを用いてスクランブルした記録データを再生するためのデスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法に関する。
【０００２】
近年、大容量メディアの模索が行われているが、その中でもＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｋ）は有力な一つであり、各メーカーでも開発に力を入れている。最近、ＤＶＤは標準化に向けて規格も統一された。
【０００３】
【従来の技術】
図６はＤＶＤ装置におけるデータ復調のフロー図である。現在、ＤＶＤ装置はデータの読み取り専用であり、ディスク１００はデータを記憶するための螺旋状のトラックを備え、同トラックにはセクタ単位で物理セクタデータが記憶されている。ディスク１００の物理セクタデータが読み出されてＥＦＭ Ｐｌｕｓ復調されると、記録セクタデータ１０１になる。記録セクタデータ１０１は、複数のセクタデータ１０２と、セクタデータ１０２の横方向のデータ並びに対する複数の誤り訂正符号（ＥＣＣ）データＰＩと、セクタデータ１０２の縦方向のデータ並びに対する複数の誤り訂正符号ＰＯとからなる。各セクタデータ１０２に続いて誤り訂正符号ＰＩが記録されている。セクタデータ１０２及び誤り訂正符号ＰＩに続いて誤り訂正符号ＰＯが記録されている。
【０００４】
記録セクタデータ１０１における１６個のセクタデータ１０２を記録された順に一箇所に集め、１６個の誤り訂正符号ＰＩを記録された順に一箇所に集め、さらに１６個の誤り訂正符号ＰＯを記録された順に一箇所に集めることにより、ＥＣＣ付加データ１０３が生成される。セクタデータ１０２の１６個によって１ブロックが形成される。
【０００５】
ＥＣＣ付加データ１０３における誤り訂正符号ＰＩに基づいて１ブロックのセクタデータ１０２の誤り訂正が行われるとともに、誤り訂正符号ＰＯに基づいて１ブロックのセクタデータ１０２の誤り訂正が行われると、１６個のスクランブルデータ１０４が生成される。スクランブルデータは元データの各バイトとスクランブルパターンとの排他的論理和を取ることによって生成されている。
【０００６】
各スクランブルデータ１０４と各スクランブルデータ１０４を作成するために使用したスクランブルパターンとの排他的論理和を取ることによってデスクランブルが行われ、元データよりなる１６個のデータセクタ１０５が生成される。
【０００７】
図７はＤＶＤのデータセクタ１０５のフォーマットを示す。データセクタ１０５は、２０４８（＝２Ｋ）バイトの主データの前部に対し、４バイトの識別データＩＤ、識別データＩＤに対する２バイトの誤り訂正符号ＩＥＣ、６バイトの予約領域ＲＳＶが付加されている。また、主データの後部に対し、主データの誤りの有無を検出するための４バイトの誤り検出符号ＥＤＣが付加されている。識別データＩＤは、１バイトのセクタ情報部と、３バイトのセクタ番号部とからなる。
【０００８】
従来、スクランブルデータのデスクランブルを行うためのスクランブルパターンの生成には、図８に示すスクランブルパターン生成回路１１０が使用される。スクランブルパターン生成回路１１０はビット１４〜ｂ０からなる帰還型シフトレジスタ１１１と、ＥＯＲ回路１１２とを備える。
【０００９】
ＥＯＲ回路１１２はビットｂ１４とビットｂ１０との排他的論理和（以下、本明細書において、排他的論理和を∧で表す）を取り、その演算結果をビットｂ０に出力する。
【００１０】
シフトレジスタ１１１はクロックＣＫの最初のパルスで図９に示すスクランブルパターンの初期値αを取り込み、以後、クロックＣＫのパルスが入力される毎にビット１３〜ｂ０の値をそれぞれビットｂ１４〜ｂ１にシフトさせるとともに、ＥＯＲ回路１１２の出力をビットｂ０として取り込む。そして、スクランブルパターン生成回路１１０はクロックＣＫの８パルス毎に、そのときのビットｂ７〜ｂ０をスクランブルパターンＳＫとして出力する。
【００１１】
スクランブルパターンの初期値αは、図９に示すように、前記データセクタ１０５の識別データＩＤにおけるセクタ番号部のビットｂ７〜ｂ４の値によって決定される。すなわち、スクランブルパターンの初期値αは各ブロック（１６データセクタ）について１つである。例えば、セクタ番号部のビットｂ７〜ｂ４の値が０（ｈ） （（ｈ） ：１６進数を示す）、すなわち、１つ目のブロックの場合には、スクランブルパターンの初期値αは０００１（ｈ） となる。このとき、帰還型シフトレジスタ１１１のビットｂ１４〜ｂ０は０００００００００００００１（２） （（２） ：２進数を示す）となり、ビットｂ７〜ｂ０の値０００００００１（２） がスクランブル値ＳＫとして出力される。
【００１２】
そして、前記スクランブルデータ１０４のデスクランブルは、まず、スクランブル値ＳＫの初期値の各ビットとスクランブルデータ１０４の主データの１バイト目の各ビットとの排他的論理和を取る。スクランブルデータ１０４の主データの２バイト目以降のデータのスクランブルは、帰還型シフトレジスタ１１１をクロックＣＫの８パルス分ずつ動作させた後のスクランブル値との排他的論理和を取ることにより行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のスクランブルパターン生成回路１１０では、帰還型シフトレジスタ１１１を動作させるクロックＣＫは、主データの転送レートの８逓倍の周波数が必要になる。例えば、主データの転送レートを１０Ｍバイト／秒としただけで、帰還型シフトレジスタは８０ＭＨｚ（メガヘルツ）の周波数を持つクロックＣＫが必要になる。従って、主データの転送レートを向上することができず、データ処理の高速化を図ることができない。
【００１４】
また、従来のスクランブルパターン生成回路１１０はスクランブルパターンの初期値αから２０４７×８個目のクロックパルスに基づいて、データセクタ１０５の最後（２０４８個目）のデータのデスクランブルを行うためのスクランブルパターンを生成することになる。この途中において、例えば、１０２３×８個目のクロックパルスにて生成されたスクランブルパターンに基づいてデスクランブルを行っている。もし、デスクランブル動作の最初に、データセクタ１０５の１０２４バイトのデスクランブル後のデータが必要となった場合においても、このデータは１０２３×８個目のクロックパルスの後にしか出力することができない。
【００１５】
本発明は上記問題点を解決するためになされたものであって、その目的は、スクランブルパターンの生成を高速化でき、データの転送レートを向上してデータ処理の高速化を図ることができるデスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法を提供することにある。
【００１６】
また、本発明の別の目的は、デスクランブルを開始すべきデータの位置に応じてスクランブルパターンの初期値を変更することにより、デスクランブルをより早く開始することができ、データ処理の高速化を図ることができるデスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、スクランブルされたデータを、同一のスクランブルパターン生成論理に基づいて順次生成される所定ビット長のスクランブルパターンによりデスクランブルするデスクランブル回路において、所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する論理回路と、該論理回路から生成された前記次のスクランブルパターンによりスクランブルされたデータをデスクランブルするデータ再生回路とを有することを特徴とする。
【００１８】
請求項２の発明は、所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成回路において、所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する論理回路とを有することを特徴とする。
請求項３の発明は、所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成回路において、所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する第１の論理回路と、前記次のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次の次のスクランブルパターンを生成する第２の論理回路と
を有することを特徴とする。
請求項４の発明は、所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成方法において、所定ビット長の現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく論理演算を行い、該論理演算の結果に基づいて所定ビット長の次のスクランブルパターンを算出することを特徴とする。
【００１９】
（作用）
請求項１の発明によれば、次のスクランブルパターンを、現在のスクランブルパターンの論理演算により算出しているので、スクランブルパターンの生成を高速に行うことができる。
【００２１】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明を具体化した第１の実施の形態を図１，図２，図６に従って説明する。
【００２２】
図１は本形態のＤＶＤ装置１０の概略を示している。ＤＶＤ装置１０はＤＶＤコントローラ１１、ＭＰＵ１２、ＤＲＡＭ又はＳＲＡＭよりなる半導体メモリ１３、ディスク１００及びディスクドライブ１５で構成されている。ディスクドライブ１５はディスク１００からデータを読み出し、その読み出したデータをＥＦＭ Ｐｌｕｓ復調して記録セクタデータ１０１をＤＶＤコントローラ１１に出力する。
【００２３】
ＤＶＤコントローラ１１は図示しない上位のコンピュータに接続され、ＤＶＤコントローラ１１にはＭＰＵ１２及び半導体メモリ１３が接続されている。ＤＶＤコントローラ１１はＭＰＵ１２からの制御信号に基づいて、前記記録セクタデータ１０１に対して所定のデータ処理を施した後、データ処理後のデータを半導体メモリ１３に格納する。また、ＤＶＤコントローラ１１はＭＰＵ１２からの制御信号に基づいて半導体メモリ１３とコンピュータとの間でデータ処理後のデータの転送を行う。
【００２４】
すなわち、ＤＶＤコントローラ１１はデータ処理装置１６を備えている。データ処理装置１６はＭＰＵ１２からの制御信号に基づいて、図６に示すように、記録セクタデータ１０１における１６個のセクタデータ１０２を記録された順に一箇所に集め、１６個の誤り訂正符号ＰＩを記録された順に一箇所に集め、さらに１６個の誤り訂正符号ＰＯを記録された順に一箇所に集めることにより、ＥＣＣ付加データ１０３を生成する。また、データ処理装置１６はＭＰＵ１２からの制御信号に基づいて、ＥＣＣ付加データ１０３における誤り訂正符号ＰＩ，ＰＯに基づいて各ブロックのセクタデータ１０２の誤り訂正を行うことによって、１６個のスクランブルデータ１０４を生成する。
【００２５】
また、データ処理装置１６は本形態におけるデータ再生回路１７を備えている。データ再生回路１７はＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって生成されたスクランブルデータ１０４とスクランブルパターンとの排他的論理和を取ることによってデータセクタ１０５を生成する。なお、本形態において、スクランブルデータ１０４の転送レートは１バイトであり、クロックＣＫの１パルス毎に主データは１バイトずつデータ再生回路１７に転送される。
【００２６】
データ再生回路１７は図２に示すように、スクランブルデータ１０４のデスクランブルに使用するためのスクランブルパターンを生成するためのスクランブルパターン生成回路２１と、スクランブルパターン生成回路２１によって生成されたスクランブルパターンに基づいて主データのデスクランブルを行うためのデスクランブル回路２２とからなる。
【００２７】
スクランブルパターン生成回路２１は、セレクタ２５と、１５個のデータフリップフロップ（以下、単にＤＦＦという）２６Ａ〜２６Ｏと、８個のＥＯＲ回路２７Ａ〜２７Ｈよりなる論理回路２７とを備える。
【００２８】
セレクタ２５は図９に示すスクランブルパターンの初期値αを入力するとともに、スクランブルパターン生成回路２１にて生成された新たなスクランブルパターンのビットｂ１４’〜ｂ０’を入力している。セレクタ２５は選択信号ＳＬのレベルに基づいて初期値α又は生成されたスクランブルパターンのビットｂ１４’〜ｂ０’のいずれかを選択し、ビットｂ１４〜ｂ０として出力する。本形態において、１回目のデスクランブル時には、選択信号ＳＬはＬレベルになり、２回目以降のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ２５はスクランブルパターンの初期値αを選択する。また、Ｈレベルの選択信号ＳＬに基づいて、セレクタ２５は生成された新たなスクランブルパターンのビットｂ１４’〜ｂ０’を選択する。
【００２９】
ＤＦＦ２６Ａ〜２６Ｏはセレクタ２５から出力されるビットｂ１４〜ｂ０をそれぞれクロックＣＫのパルスに基づいてラッチする。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビットとして出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力される。
【００３０】
ＥＯＲ回路２７ＡはＤＦＦ２６Ａの出力信号とＤＦＦ２６Ｅの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ７’として出力する。ＥＯＲ回路２７ＢはＤＦＦ２６Ｂの出力信号とＤＦＦ２６Ｆの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ６’として出力する。ＥＯＲ回路２７ＣはＤＦＦ２６Ｃの出力信号とＤＦＦ２６Ｇの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ５’として出力する。ＥＯＲ回路２７ＤはＤＦＦ２６Ｄの出力信号とＤＦＦ２６Ｈの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ４’として出力する。ＥＯＲ回路２７ＥはＤＦＦ２６Ｅの出力信号とＤＦＦ２６Ｉの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ３’として出力する。ＥＯＲ回路２７ＦはＤＦＦ２６Ｆの出力信号とＤＦＦ２６Ｊの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ２’として出力する。ＥＯＲ回路２７ＧはＤＦＦ２６Ｇの出力信号とＤＦＦ２６Ｋの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ１’として出力する。さらに、ＥＯＲ回路２７ＨはＤＦＦ２６Ｈの出力信号とＤＦＦ２６Ｌの出力信号との排他的論理和に基づくデータを新たなスクランブルパターンのビットｂ０’として出力する。
【００３１】
従って、１回目のデスクランブル時には、スクランブルパターン生成回路２１はスクランブルパターンの初期値αにおけるビットｂ７〜ｂ０をスクランブル値ＳＫとして出力する。２回目以降のデスクランブル時には、スクランブルパターン生成回路２１は新たなスクランブルパターンにおけるビットｂ７’〜ｂ０’をスクランブル値ＳＫとして出力する。
【００３２】
すなわち、図８に示された従来の帰還型シフトレジスタ１１１は、クロックＣＫの１パルス目にスクランブルパターンの初期値αをラッチし、以後クロックＣＫのパルスが入力される毎に、ビットｂ１４とビットｂ１０との排他的論理和をビットｂ０に代入する演算を行っており、デスクランブルに使用するスクランブル値ＳＫはクロックＣＫの８パルス毎に出力される。例えば、現在のｂ１４∧ｂ１０の値がクロックＣＫの８パルス後には、ビットｂ７の位置にあることになる。新たなスクランブルパターンの各ビットをｂ１４’〜ｂ０’とし、ビットｂ１４〜ビットｂ０までのすべての場合について考えると、以下の表１のようになる。
【００３３】
【表１】
【００３４】
デスクランブル回路２２は８個（図２では１個のみ図示）のＥＯＲ回路２８を備えている。各ＥＯＲ回路２８はスクランブルパターン生成回路２１によって生成されたスクランブル値ＳＫの各ビット（ＤＦＦ２６Ｈ〜２６Ａの出力信号）を入力するとともに、１バイト分の主データの各ビットを入力している。各ＥＯＲ回路２８はスクランブル値ＳＫの各ビットと主データの各ビットとの排他的論理和を求めることにより、スクランブルデータのデスクランブルを行う。
【００３５】
次に上記のように構成されたＤＶＤ装置１０の作用について説明する。
ディスクドライブ１５によってディスク１００からデータが読み出され、その読み出されたデータはＥＦＭ Ｐｌｕｓ復調されて記録セクタデータ１０１（図６に示す）となり、記録セクタデータ１０１はＤＶＤコントローラ１１に出力される。
【００３６】
ＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって記録セクタデータ１０１からＥＣＣ付加データ１０３が生成されるとともに、ＥＣＣ付加データ１０３における誤り訂正符号ＰＩ，ＰＯに基づいて各ブロックのセクタデータ１０２の誤り訂正が行われ、その結果スクランブルデータ１０４が生成される。
【００３７】
データ再生回路１７によって各ブロックのスクランブルデータ１０４に対してデスクランブルが行われ、各ブロックのデータセクタ１０５が生成される。スクランブルデータ１０４のデスクランブル時において、１回目のデスクランブルには選択信号ＳＬはＬレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ２５によってスクランブルパターンの初期値αが選択される。このとき、スクランブルデータ１０４におけるセクタ番号部のビットｂ７〜ｂ４の値が０（ｈ） 、すなわち、１つ目のブロックの場合には、スクランブルパターンの初期値αは０００１（ｈ） となる。
【００３８】
クロックＣＫの１パルス目に基づいて、セレクタ２５から出力されるスクランブルパターンの初期値αのビットｂ１４〜ｂ０がＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビット０００００００１（２） としてデスクランブル回路２２に出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力される。また、ＥＯＲ回路２７Ａ〜２７Ｈから新たなスクランブルパターンのビットｂ７’〜ｂ０’が出力される。因みにこの場合のビットｂ１４’〜ｂ０’は００００００１００００００００（２） ＝０１００（ｈ） となる。
【００３９】
デスクランブル回路２２によってスクランブル値ＳＫの各ビット０００００００１（２） とスクランブルデータ１０４における１バイト目の主データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。
【００４０】
また、スクランブルデータ１０４の２回目のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ２５によって新たなスクランブルパターンのビットｂ１４’〜ｂ０’が選択される。クロックＣＫの２パルス目に基づいて、新たなスクランブルパターンのビットｂ１４’〜ｂ０’がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビット００００００００（２） として出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力され、ＥＯＲ回路２７Ａ〜２７Ｈから新たなスクランブルパターンのビットｂ７’〜ｂ０’が出力される。因みにこの場合のビットｂ１４’〜ｂ０’は０００００００００００００１０（２） ＝０００２（ｈ） となる。
【００４１】
デスクランブル回路２２によってスクランブル値ＳＫの各ビット００００００００（２） とスクランブルデータ１０４における２バイト目の主データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。
【００４２】
スクランブルデータ１０４の３回目以降のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ２５によって新たなスクランブルパターンのビットｂ１４’〜ｂ０’が選択される。クロックＣＫの３パルス目以降に基づいて、新たなスクランブルパターンのビットｂ１４’〜ｂ０’がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫの各ビットとして出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データは新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力され、ＥＯＲ回路２７Ａ〜２７Ｈから新たなスクランブルパターンのビットｂ７’〜ｂ０’が出力される。
【００４３】
デスクランブル回路２２によってスクランブル値ＳＫの各ビットとスクランブルデータ１０４における３バイト目以降の主データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。
【００４４】
１ブロック目における１セクタのスクランブルデータ１０４の２０４８バイト目のデスクランブルが完了すると、１ブロック目の２セクタ目以降のスクランブルデータ１０４のデスクランブルが行われるが、ブロックが変更されない限り、各セクタに対するスクランブルパターンの初期値は１セクタ目に対するスクランブルパターンの初期値と同一となる。そして、前記と同様にして１ブロックにおける２〜１６セクタのスクランブルデータ１０４のデスクランブルが行われる。
【００４５】
１ブロック目のスクランブルデータのデスクランブルが完了すると、２ブロック目のスクランブルデータのデスクランブルが行われるが、このとき、スクランブルパターンの初期値αとして５５００（ｈ） が使用され、２ブロック目の１〜１６セクタのスクランブルデータのデスクランブルが行われる。
【００４６】
以後、デスクランブルの対象となるブロックが変更されるのに伴って、当該ブロックのスクランブルデータをデスクランブルするためのスクランブルパターンの初期値αが図９に示すように、セクタ番号部のビットｂ７〜ｂ４の値に基づいて順次変更され、各ブロックのスクランブルデータのデスクランブルが行われる。
【００４７】
さて、本実施の形態は、以下の効果がある。
（１）本形態のスクランブルパターン生成回路２１は、スクランブルパターンの初期値αと新たなスクランブルパターンとのいずれかを選択するセレクタ２５と、セレクタ２５から出力されたスクランブルパターンの各ビットｂ１４〜ｂ０をクロックＣＫのパルス毎にラッチするＤＦＦ２６Ａ〜２６Ｏを設け、８個のＤＦＦ２６Ｈ〜２６Ｏの出力データをデスクランブルすべき１バイト分の主データに対するスクランブル値ＳＫとして出力する。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データを新たなスクランブルパターンのビットｂ１４’，ｂ１３’，ｂ１２’，ｂ１１’，ｂ１０’，ｂ９’，ｂ８’としてそれぞれ出力し、８個のＥＯＲ回路２７Ａ〜２７Ｈの出力データを新たなスクランブルパターンのビットｂ７’〜ｂ０’として出力するようにした。
【００４８】
そのため、スクランブルパターン生成回路２１では、クロックＣＫのパルス毎に１バイト分の主データのデスクランブルを行うための新たなスクランブルパターン及びスクランブル値ＳＫを生成することができ、スクランブルパターンの生成を高速化することができ、主データの転送レートとスクランブルパターンの生成速度とを等しくすることができる。従って、デスクランブルを行うべき主データの転送レートを高速化することができる。
【００４９】
［第２の実施の形態］
次に、本発明の第２の実施の形態を図３に従って説明する。なお、重複説明を避けるため、図２において説明したものと同じ要素については、同じ参照番号が付されている。また、前述したデータ再生回路１７との相違点を中心に説明する。
【００５０】
図３は図１に示されたデータ処理装置１６に備えられる本形態のデータ再生回路３０を示す。データ再生回路３０は前記ＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって生成されたスクランブルデータ１０４とスクランブルパターンとの排他的論理和を取ることによってデータセクタ１０５を生成する。なお、本形態においては、スクランブルデータ１０４の転送レートは２バイトであり、クロックＣＫの１パルス毎に１バイト分の上位データと１バイト分の下位データとの合計２バイトのデータがデータ再生回路３０に転送される。
【００５１】
データ再生回路３０はスクランブルデータ１０４の２バイト分の主データのデスクランブルに使用するためのスクランブルパターンを生成するためのスクランブルパターン生成回路３１と、スクランブルパターン生成回路３１によって生成されたスクランブルパターンに基づいて主データのデスクランブルを行うためのデスクランブル回路３２とからなる。
【００５２】
スクランブルパターン生成回路３１は、セレクタ３３と、１５個のＤＦＦ２６Ａ〜２６Ｏと、８個のＥＯＲ回路２７Ａ〜２７Ｈよりなる論理回路２７と、論理回路３５とを備える。
【００５３】
セレクタ３３は図９に示すスクランブルパターンの初期値αを入力するとともに、スクランブルパターン生成回路３１にて生成された新たなスクランブルパターンのビットｂ１４”〜ｂ０”を入力している。セレクタ３３は選択信号ＳＬのレベルに基づいて初期値α又は生成されたスクランブルパターンのビットｂ１４”〜ｂ０”のいずれかを選択し、ビットｂ１４〜ｂ０として出力する。本形態において、１回目のデスクランブル時には、選択信号ＳＬはＬレベルになり、２回目以降のデスクランブル時には選択信号ＳＬはＨレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ３３はスクランブルパターンの初期値αを選択する。Ｈレベルの選択信号ＳＬに基づいて、セレクタ３３は生成された新たなスクランブルパターンのビットｂ１４”〜ｂ０”を選択する。
【００５４】
ＤＦＦ２６Ａ〜２６Ｏはセレクタ３３から出力されるビットｂ１４〜ｂ０をそれぞれクロックＣＫのパルスに基づいてラッチする。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データは１バイト分の上位データのデスクランブルのためのスクランブル値ＳＫ１の各ビットとして出力される。７個のＤＦＦ２６Ｉ〜２６Ｏの出力データはビットｂ１４’〜ｂ８’として論理回路３５に出力される。
【００５５】
ＥＯＲ回路２７Ａ〜２７Ｈの出力データは１バイト分の下位データのデスクランブルのためのスクランブル値ＳＫ２の各ビットｂ７’〜ｂ０’として出力される。又、ＥＯＲ回路２７Ｂ〜２７Ｈの出力データは新たなスクランブルパターンのビットｂ１４”〜ｂ８”として出力される。さらに、ＥＯＲ回路２７Ａ〜２７Ｅの出力データであるビットｂ７’〜ｂ３’は論理回路３５に出力される。
【００５６】
論理回路３５は論理回路２７と同一の構成であり、８個のＥＯＲ回路２７Ａ〜２７Ｈと同様の８個のＥＯＲ回路を備える。論理回路３５における各ＥＯＲ回路には、ＥＯＲ回路２７Ａ〜２７Ｈが入力するビットｂ１４〜ｂ３がビットｂ１４’〜ｂ３’に変更されて入力される。そして、論理回路３５はビットｂ１４’〜ｂ３’に基づいて新たなスクランブルパターンにおけるビットｂ７”〜ｂ０”を生成して出力する。
【００５７】
すなわち、２バイトの主データのデスクランブルを行う場合には、前記表１に示されるビットｂ１４’〜ｂ０’を図８に示された帰還型シフトレジスタ１１１に用いてまったく同様の演算を行うことにより新たなスクランブルパターンのビットｂ１４”〜ｂ０”を生成することができる。これを以下の表２に示す。
【００５８】
【表２】
【００５９】
デスクランブル回路３２は８個（図３では１個のみ図示）のＥＯＲ回路２８と、８個（図３では１個のみ図示）のＥＯＲ回路３７とを備えている。各ＥＯＲ回路２８はスクランブルパターン生成回路３１によって生成されたスクランブル値ＳＫ１の各ビットｂ７〜ｂ０と１バイト分の上位データの各ビットとの排他的論理和を求めることにより、スクランブルデータのデスクランブルを行う。各ＥＯＲ回路３７はスクランブルパターン生成回路３１によって生成されたスクランブル値ＳＫ２の各ビットｂ７’〜ｂ０’と１バイト分の下位データの各ビットとの排他的論理和を求めることにより、スクランブルデータのデスクランブルを行う。
【００６０】
次に上記のように構成されたデータ再生回路３０の作用を説明する。
スクランブルデータ１０４のデスクランブルの１回目には選択信号ＳＬはＬレベルになる。Ｌレベルの選択信号ＳＬに基づいてセレクタ３３によってスクランブルパターンの初期値αが選択される。
【００６１】
クロックＣＫの１パルス目に基づいて、セレクタ３３から出力されるスクランブルパターンの初期値αのビットｂ１４〜ｂ０がＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。８個のＤＦＦ２６Ｈ〜２６Ｏの出力データは８ビットのスクランブル値ＳＫ１としてデスクランブル回路３２に入力される。ＤＦＦ２６Ａ〜２６Ｌの出力データに基づいてＥＯＲ回路２７Ａ〜２７Ｈによって８ビットのスクランブル値ＳＫ２が生成され、スクランブル値ＳＫ２はデスクランブル回路３２に入力される。
【００６２】
また、ＥＯＲ回路２７Ｂ〜２７Ｈの出力データは新たなスクランブルパターンのビットｂ１４”〜ｂ８”としてそれぞれ出力される。ＤＦＦ２６Ｉ〜２６Ｏの出力データ及びＥＯＲ回路２７Ａ〜２７Ｅの出力データに基づいて論理回路３５によって新たなスクランブルパターンのビットｂ７”〜ｂ０”が生成される。
【００６３】
デスクランブル回路３２にはクロックＣＫの１パルス毎にスクランブルデータ１０４における１バイト分の上位データと１バイト分の下位データとの２バイトのデータが転送される。複数のＥＯＲ回路２８によってスクランブル値ＳＫ１の各ビットと１バイト分の上位データの各ビットとの排他的論理和を取ることによってデスクランブルが行われるとともに、複数のＥＯＲ回路３７によってスクランブル値ＳＫ２の各ビットとスクランブルデータ１０４における１バイト分の下位データの各ビットとの排他的論理和を取ることによってデスクランブルが行われる。すなわち、デスクランブル回路３２は一度に２バイト分のデータのデスクランブルを行う。
【００６４】
また、スクランブルデータ１０４のデスクランブルの２回目には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ３３によって新たなスクランブルパターンのビットｂ１４”〜ｂ０”が選択される。クロックＣＫの２パルス目に基づいて、新たなスクランブルパターンのビットｂ１４”〜ｂ０”がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。ＤＦＦ２６Ｈ〜２６Ｏの出力データは８ビットのスクランブル値ＳＫ１としてデスクランブル回路３２に入力される。ＤＦＦ２６Ａ〜２６Ｌの出力データに基づいてＥＯＲ回路２７Ａ〜２７Ｈによって８ビットのスクランブル値ＳＫ２が生成され、スクランブル値ＳＫ２はデスクランブル回路３２に入力される。
【００６５】
また、ＥＯＲ回路２７Ｂ〜２７Ｈの出力データは新たなスクランブルパターンのビットｂ１４”〜ｂ８”としてそれぞれ出力される。ＤＦＦ２６Ｉ〜２６Ｏの出力データ及びＥＯＲ回路２７Ａ〜２７Ｅの出力データに基づいて論理回路３５によって新たなスクランブルパターンのビットｂ７”〜ｂ０”が生成される。
【００６６】
デスクランブル回路３２は、スクランブル値ＳＫ１，ＳＫ２に基づいて２バイト分のデータのデスクランブルを行う。
スクランブルデータ１０４のデスクランブルの３回目以降には選択信号ＳＬはＨレベルになる。Ｈレベルの選択信号ＳＬに基づいてセレクタ３３によって新たなスクランブルパターンのビットｂ１４’〜ｂ０’が選択される。クロックＣＫの３パルス目以降に基づいて、新たなスクランブルパターンのビットｂ１４”〜ｂ０”がビットｂ１４〜ｂ０としてＤＦＦ２６Ａ〜２６Ｏにそれぞれラッチされる。ＤＦＦ２６Ｈ〜２６Ｏの出力データはスクランブル値ＳＫ１としてデスクランブル回路３２に入力され、ＥＯＲ回路２７Ａ〜２７Ｈの出力データはスクランブル値ＳＫ２としてデスクランブル回路３２に入力される。
【００６７】
デスクランブル回路３２によってスクランブル値ＳＫ１，ＳＫ２に基づいてスクランブルデータ１０４における主データが２バイトずつデスクランブルされる。
【００６８】
１ブロック目における１セクタのスクランブルデータ１０４の２０４７バイト目及び２０４８バイト目のデスクランブルが完了すると、１ブロック目の２セクタ目以降のスクランブルデータ１０４のデスクランブルが行われるが、ブロックが変更されない限り、各セクタのスクランブルデータ１０４に対するスクランブルパターンの初期値は１セクタ目のスクランブルデータ１０４に対するスクランブルパターンの初期値と同一となる。そして、前記と同様にして１ブロックにおける２〜１６セクタのスクランブルデータ１０４の主データが２バイトずつデスクランブルされる。
【００６９】
１ブロック目のスクランブルデータのデスクランブルが完了すると、２ブロック目のスクランブルデータのデスクランブルが行われるが、このとき、スクランブルパターンの初期値αは、図９に示すようにセクタ番号部のビットｂ７〜ｂ４の値に基づいて変更され、２ブロック目の１〜１６セクタのスクランブルデータのデータが２バイトずつデスクランブルされる。
【００７０】
以後、デスクランブルの対象となるブロックが変更されるのに伴って、当該ブロックのスクランブルデータをデスクランブルするためのスクランブルパターンの初期値αが図９に示すように、セクタ番号部のビットｂ７〜ｂ４の値に基づいて順次変更され、各ブロックのスクランブルデータのデータが２バイトずつデスクランブルされる。
【００７１】
さて、本実施の形態は、以下の効果がある。
（１）本形態のスクランブルパターン生成回路３１は、スクランブルパターンの初期値αと新たなスクランブルパターンとのいずれかを選択するセレクタ３３と、セレクタ３３から出力されたスクランブルパターンの各ビットｂ１４〜ｂ０をクロックＣＫのパルス毎にラッチするＤＦＦ２６Ａ〜２６Ｏを設け、８個のＤＦＦ２６Ｈ〜２６Ｏの出力データをデスクランブルすべき１バイト分の上位データに対するスクランブル値ＳＫ１として出力するとともに、８個のＥＯＲ回路２７Ａ〜２７Ｈの出力データをデスクランブルすべき１バイト分の下位データに対するスクランブル値ＳＫ２として出力する。また、７個のＥＯＲ回路２７Ｂ〜２７Ｈの出力データを新たなスクランブルパターンのビットｂ１４”，ｂ１３”，ｂ１２”，ｂ１１”，ｂ１０”，ｂ９”，ｂ８”としてそれぞれ出力し、論理回路３５の出力データを新たなスクランブルパターンのビットｂ７”〜ｂ０”として出力するようにした。
【００７２】
そのため、スクランブルパターン生成回路３１では、クロックＣＫのパルス毎に２バイト分の主データのデスクランブルを行うための新たなスクランブルパターン及びスクランブル値ＳＫ１，ＳＫ２を生成することができ、スクランブルパターンの生成をより高速化することができ、主データの転送レートとスクランブルパターンの生成速度とを等しくすることができる。従って、デスクランブルを行うべき主データの転送レートをより高速化することができる。
【００７３】
［第３の実施の形態］
次に、本発明の第３の実施の形態を図４，図５に従って説明する。なお、重複説明を避けるため、図２において説明したものと同じ要素については、同じ参照番号が付されている。また、前述したデータ再生回路１７との相違点を中心に説明する。
【００７４】
図４は図１に示されたデータ処理装置１６に備えられる本形態のデータ再生回路４０を示す。データ再生回路４０は前記ＭＰＵ１２からの制御信号に基づいて、データ処理装置１６によって生成されたスクランブルデータ１０４とスクランブルパターンとの排他的論理和を取ることによってデータセクタ１０５を生成する。なお、本形態においては、スクランブルデータ１０４の転送レートは１バイトであり、クロックＣＫの１パルス毎に１バイト分の主データがデータ再生回路４０に転送される。
【００７５】
データ再生回路４０は、スクランブルパターンの初期値を設定するための初期値設定回路４１、前記スクランブルパターン生成回路２１及びデスクランブル回路２２を備える。
【００７６】
初期値設定回路４１は、デスクランブルすべきスクランブルデータの各ブロックにおける各セクタについて複数のスクランブルパターンの初期値を備えており、デスクランブルを行うデータのスクランブルデータにおける位置に基づいて、使用するスクランブルパターンの初期値を設定するものである。
【００７７】
図５は本形態におけるスクランブルパターンの初期値を示す表であり、セクタ番号部のビットｂ７〜ｂ４の値（ＩＤ値）に対応するブロックに対してそれぞれ４つの初期値α１〜α４が与えられている。図５において、番地はデータセクタにおける主データの先頭のバイトを０番地とした時のオフセット値を意味する。
【００７８】
図５において、ＩＤ値０（ｈ） に対するスクランブルパターンの初期値α１は０００１（ｈ） ＝００００００００００００００１（２） であるが、ビットｂ１３〜ｂ０を上位に１ビットシフトさせるとともに、ビットｂ１４（＝０）とビットｂ１０（＝０）との排他的論理和をビットｂ０に代入すると、０００００００００００００１０（２） ＝０００２（ｈ） となり、これはＩＤ値１（ｈ） に対するスクランブルパターンの初期値α１と等しくなる。ＩＤ値０（ｈ） に対するスクランブルパターンの初期値α２，α３，α４は３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） であるが、これらの初期値におけるビットｂ１３〜ｂ０を上位に１ビットシフトさせるとともに、ビットｂ１４とビットｂ１０との排他的論理和をビットｂ０に代入すると、それぞれ６７Ｆ８（ｈ） ，７ＦＥ０（ｈ） ，２Ａ８１（ｈ） となり、これはＩＤ値１（ｈ） に対するスクランブルパターンの初期値α２，α３，α４と等しくなる。ＩＤ値２（ｈ） とＩＤ値４（ｈ） 、ＩＤ値４（ｈ） とＩＤ値６（ｈ） 、ＩＤ値６（ｈ ） とＩＤ値８（ｈ） 、ＩＤ値８（ｈ） とＩＤ値Ａ（ｈ） 、ＩＤ値Ａ（ｈ） とＩＤ値Ｃ（ｈ） 、ＩＤ値Ｃ（ｈ） とＩＤ値Ｅ（ｈ） におけるスクランブルパターンの初期値α１〜α４の関係も同様である。そこで、ＩＤ値０（ｈ） ，ＩＤ値２（ｈ） ，ＩＤ値４（ｈ） ，ＩＤ値６（ｈ） ，ＩＤ値８（ｈ） ，ＩＤ値Ａ（ｈ） ，ＩＤ値Ｃ（ｈ） ，ＩＤ値Ｅ（ｈ） を第１のグループとする。
【００７９】
また、ＩＤ値１（ｈ） に対するスクランブルパターンの初期値α１〜α４はそれぞれ５５００（ｈ） ，３３Ｆ８（ｈ） ，３０００（ｈ） ，６Ａ８０（ｈ） であるが、これらの初期値におけるビットｂ１３〜ｂ０を上位に１ビットシフトさせるとともに、ビットｂ１４とビットｂ１０との排他的論理和をビットｂ０に代入すると、それぞれ２Ａ００（ｈ） ，６７Ｆ０（ｈ） ，６０００（ｈ） ，５５０１（ｈ） となり、これはＩＤ値３（ｈ） に対するスクランブルパターンの初期値α１〜α４と等しくなる。ＩＤ値３（ｈ） ，ＩＤ値５（ｈ） ，ＩＤ値７（ｈ） ，ＩＤ値９（ｈ） ，ＩＤ値Ｂ（ｈ） ，ＩＤ値Ｄ（ｈ） に対するスクランブルパターンの初期値α１〜α４と、ＩＤ値５（ｈ） ，ＩＤ値７（ｈ） ，ＩＤ値９（ｈ） ，ＩＤ値Ｂ（ｈ） ，ＩＤ値Ｄ（ｈ） ，ＩＤ値Ｆ（ｈ） に対するスクランブルパターンの初期値α１〜α４との関係も同様である。そこで、ＩＤ値１（ｈ） ，ＩＤ値３（ｈ） ，ＩＤ値５（ｈ） ，ＩＤ値７（ｈ） ，ＩＤ値９（ｈ） ，ＩＤ値Ｂ（ｈ） ，ＩＤ値Ｄ（ｈ） ，ＩＤ値Ｆ（ｈ） を第２のグループとする。
【００８０】
初期値設定回路４１は、第１及び第２のセレクタ４２，４３及び７個のシフト回路４４〜５０を備える。第１のセレクタ４２は８個の記憶領域を備えており、そのうち４個の記憶領域には図５に示すＩＤ値０（ｈ） に対応するスクランブルパターンの初期値０００１（ｈ） ，３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） がそれぞれ記憶され、残りの４個の記憶領域にはＩＤ値１（ｈ） に対応するスクランブルパターンの初期値５５００（ｈ） ，３３Ｆ８（ｈ） ，３０００（ｈ） ，６Ａ８０（ｈ） がそれぞれ記憶されている。
【００８１】
第１のセレクタ４２にはグループ選択信号ＳＬＧが入力されるとともに、オフセット選択信号ＳＬＯが入力されており、第１のセレクタ４２はグループ選択信号ＳＬＧ及びオフセット選択信号ＳＬＯに基づいて前記８つの初期値のうちいずれか１つを選択し、ビットｂ１４〜ｂ０を第１の信号群Ｉ１として出力する。グループ選択信号ＳＬＧは前記セクタ番号部のビットｂ４の値である。このグループ選択信号ＳＬＧが０であると、ＩＤ値０（ｈ） に対応するスクランブルパターンの初期値０００１（ｈ） ，３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） が選択される候補となる。グループ選択信号ＳＬＧが１であると、ＩＤ値１（ｈ） に対応するスクランブルパターンの初期値５５００（ｈ） ，３３Ｆ８（ｈ） ，３０００（ｈ） ，６Ａ８０（ｈ） が選択される候補となる。オフセット選択信号ＳＬＯは図５におけるデータのオフセット値に基づく信号である。データのオフセット値が００００番地〜０５１１番地の範囲内である場合には、スクランブルパターンの初期値０００１（ｈ） ，５５００（ｈ） が選択される候補となり、オフセット値が０５１２番地〜１０２３番地の範囲内である場合には、スクランブルパターンの初期値３３ＦＣ（ｈ） ，３３Ｆ８（ｈ） が選択される候補となり、オフセット値が１０２４番地〜１５３５番地の範囲内である場合には、スクランブルパターンの初期値７ＦＦ０（ｈ） ，３０００（ｈ） が選択される候補となり、さらにオフセット値が１５３６番地〜２０４７番地の範囲内である場合には、スクランブルパターンの初期値１５４０（ｈ） ，６Ａ８０（ｈ） が選択される候補となる。
【００８２】
従って、デスクランブル時において、例えば、デスクランブルすべき最初のデータが第１のグループのブロックにおけるスクランブルデータに含まれ、かつ、データのオフセット値が０５１３番地である場合には、第１のセレクタ４２は第１のグループに対応する初期値０００１（ｈ） ，３３ＦＣ（ｈ） ，７ＦＦ０（ｈ） ，１５４０（ｈ） のうち、初期値３３ＦＣ（ｈ） を選択して出力する。
【００８３】
シフト回路４４はセレクタ４２の出力データを上位に１ビット分シフトさせるための回路であり、ＥＯＲ回路４４Ａを備える。ＥＯＲ回路４４Ａはセレクタ４２の出力データにおけるビットｂ１４とビットｂ１０との排他的論理和に基づく信号を出力する。シフト回路４４はセレクタ４２の出力データにおけるビットｂ１３〜ｂ０を上位に１ビットシフトさせて新たなビットｂ１４〜ｂ１とするとともに、ＥＯＲ回路４４Ａの出力信号を新たなビットｂ０とすることにより第２の信号群Ｉ２を出力する。
【００８４】
シフト回路４５はセレクタ４２の出力データを上位に２ビット分シフトさせるための回路であり、ＥＯＲ回路４５Ａを備える。ＥＯＲ回路４５Ａはセレクタ４２の出力データにおけるビットｂ１３とビットｂ９との排他的論理和に基づく信号を出力する。シフト回路４５はセレクタ４２の出力データにおけるビットｂ１２〜ｂ０を上位に２ビットシフトさせて新たなビットｂ１４〜ｂ２とし、ＥＯＲ回路４４Ａの出力信号を新たなビットｂ１とし、さらにＥＯＲ回路４５Ａの出力信号を新たなビットｂ０とすることにより第３の信号群Ｉ３を出力する。
【００８５】
シフト回路４６はセレクタ４２の出力データを上位に３ビット分シフトさせるための回路であり、ＥＯＲ回路４６Ａを備える。ＥＯＲ回路４６Ａはセレクタ４２の出力データにおけるビットｂ１２とビットｂ８との排他的論理和に基づく信号を出力する。シフト回路４６はセレクタ４２の出力データにおけるビットｂ１１〜ｂ０を上位に３ビットシフトさせて新たなビットｂ１４〜ｂ３とし、ＥＯＲ回路４４Ａ，４５Ａの出力信号を新たなビットｂ２，ｂ１とし、さらにＥＯＲ回路４６Ａの出力信号を新たなビットｂ０とすることにより第４の信号群Ｉ４を出力する。
【００８６】
シフト回路４７はセレクタ４２の出力データを上位に４ビット分シフトさせるための回路であり、ＥＯＲ回路４７Ａを備える。ＥＯＲ回路４７Ａはセレクタ４２の出力データにおけるビットｂ１１とビットｂ７との排他的論理和に基づく信号を出力する。シフト回路４７はセレクタ４２の出力データにおけるビットｂ１０〜ｂ０を上位に４ビットシフトさせて新たなビットｂ１４〜ｂ４とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａの出力信号を新たなビットｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路４７Ａの出力信号を新たなビットｂ０とすることにより第５の信号群Ｉ５を出力する。
【００８７】
シフト回路４８はセレクタ４２の出力データを上位に５ビット分シフトさせるための回路であり、ＥＯＲ回路４８Ａを備える。ＥＯＲ回路４８Ａはセレクタ４２の出力データにおけるビットｂ１０とビットｂ６との排他的論理和に基づく信号を出力する。シフト回路４８はセレクタ４２の出力データにおけるビットｂ９〜ｂ０を上位に５ビットシフトさせて新たなビットｂ１４〜ｂ５とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａ，４７Ａの出力信号を新たなビットｂ４，ｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路４８Ａの出力信号を新たなビットｂ０とすることにより第６の信号群Ｉ６を出力する。
【００８８】
シフト回路４９はセレクタ４２の出力データを上位に６ビット分シフトさせるための回路であり、ＥＯＲ回路４９Ａを備える。ＥＯＲ回路４９Ａはセレクタ４２の出力データにおけるビットｂ９とビットｂ５との排他的論理和に基づく信号を出力する。シフト回路４９はセレクタ４２の出力データにおけるビットｂ８〜ｂ０を上位に６ビットシフトさせて新たなビットｂ１４〜ｂ６とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａ，４７Ａ，４８Ａの出力信号を新たなビットｂ５，ｂ４，ｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路４９Ａの出力信号を新たなビットｂ０とすることにより第７の信号群Ｉ７を出力する。
【００８９】
さらに、シフト回路５０はセレクタ４２の出力データを上位に７ビット分シフトさせるための回路であり、ＥＯＲ回路５０Ａを備える。ＥＯＲ回路５０Ａはセレクタ４２の出力データにおけるビットｂ８とビットｂ４との排他的論理和に基づく信号を出力する。シフト回路５０はセレクタ４２の出力データにおけるビットｂ７〜ｂ０を上位に７ビットシフトさせて新たなビットｂ１４〜ｂ７とし、ＥＯＲ回路４４Ａ，４５Ａ，４６Ａ，４７Ａ，４８Ａ，４９Ａの出力信号を新たなビットｂ６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１とし、さらにＥＯＲ回路５０Ａの出力信号を新たなビットｂ０とすることにより第８の信号群Ｉ８を出力する。
【００９０】
従って、例えば、第１のセレクタ４２がスクランブルパターンの初期値３３ＦＣ（ｈ） を出力しているとすると、第２〜第８の信号群Ｉ２〜Ｉ８の値はそれぞれ６７Ｆ８（ｈ） ，４ＦＦ０（ｈ） ，１ＦＥ０（ｈ） ，３ＦＣ１（ｈ） ，７Ｆ８３（ｈ） ，７Ｆ０６（ｈ） ，７Ｅ０Ｃ（ｈ） となる。
【００９１】
第２のセレクタ４３には第１〜第８の信号群Ｉ１〜Ｉ８が入力されるとともに、３ビットからなる信号群選択信号ＳＬＩＤが入力されており、信号群選択信号ＳＬＩＤに基づいて第１〜第８の信号群Ｉ１〜Ｉ８のうちいずれか１つを選択して前記スクランブルパターン生成回路２１に出力する。信号群選択信号ＳＬＩＤは前記セクタ番号部のビットｂ７〜ｂ５の３ビットの信号である。第２のセレクタ４３は信号群選択信号ＳＬＩＤの３ビットの組み合わせに基づいて第１〜第８の信号群Ｉ１〜Ｉ８を以下の表３に示すように選択する。
【００９２】
【表３】
【００９３】
スクランブルパターン生成回路２１は第２のセレクタ４３によって選択された信号群をスクランブルパターンの初期値αとして入力し、デスクランブルすべき最初のデータをデスクランブルするためのスクランブルパターンを生成する。例えば、デスクランブルすべき最初のデータがＩＤ値０（ｈ） のブロックに含まれ、かつ、データのオフセット値が０５１３番地である場合には、スクランブルパターンの初期値として３３ＦＣ（ｈ） が選択される。最初にデスクランブルすべきデータのオフセット値が０５１３番地であり、初期値３３ＦＣ（ｈ） に対応するオフセット値よりも１番地大きいため、クロックＣＫの２パルス目においてスクランブルパターンが生成される。
【００９４】
デスクランブル回路２２はスクランブルパターン生成回路２１によって生成されたスクランブルパターンに基づいてスクランブルデータのデスクランブルを行う。
【００９５】
さて、本実施の形態は、以下の効果がある。
（１）本形態のスクランブルパターン生成回路３１は、１セクタ分のスクランブルデータに対して複数のスクランブルパターンの初期値を持ち、スクランブルデータにおけるデスクランブルを開始すべき主データの位置に応じて複数のスクランブルパターンの初期値のいずれかを選択し、その選択したスクランブルパターンの初期値に基づいてデスクランブルに用いるためのスクランブルパターンを生成し、この生成したスクランブルパターンに基づいてスクランブルデータのデスクランブルを行うようにした。そのため、デスクランブルすべきデータのスクランブルパターンを生成するまでの時間を短縮することができ、デスクランブルをより早く開始することができ、データ処理の高速化を図ることができる。
【００９６】
なお、本発明は以下のように実施してもよい。
（１）上記形態においては読み出し専用のＤＶＤ装置に具体化しているため、スクランブルパターン生成回路によって生成されたスクランブルパターンをデスクランブルにのみ使用しているが、ディスクに対してデータを書き込み可能な装置において、ディスクに書き込むべきデータのスクランブルを行う装置に用いてもよい。
（２）データの転送レートに応じて図３に示す論理回路３５を順次追加することによってデスクランブルの処理バイト数を変更するようにしてもよい。
（３）ＤＶＤ以外のデータをスクランブルするシステムに具体化してもよい。
【００９７】
【発明の効果】
以上詳述したように、本発明は、スクランブルパターンの生成を高速化でき、データの転送レートを向上してデータ処理の高速化を図ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態のＤＶＤ装置を示す概略ブロック図
【図２】第１の実施の形態におけるデータ再生回路を示す回路図
【図３】第２の実施の形態におけるデータ再生回路を示す回路図
【図４】第３の実施の形態におけるデータ再生回路を示す回路図
【図５】第３の実施の形態におけるスクランブルパターンを示す説明図
【図６】ＤＶＤ装置におけるデータ復調のフロー図
【図７】ＤＶＤのデータセクタのフォーマットを示す説明図
【図８】従来のスクランブルパターン生成回路を示す回路図
【図９】スクランブルパターンを示す説明図
【符号の説明】
２１ スクランブルパターン生成回路
２５ セレクタ
２６Ａ〜２６Ｏ レジスタとしてのデータフリップフロップ
２７ 論理回路
１００ 記録媒体としてのディスク
１０４ 記録データとしてのスクランブルデータ
Claims (4)
- スクランブルされたデータを、同一のスクランブルパターン生成論理に基づいて順次生成される所定ビット長のスクランブルパターンによりデスクランブルするデスクランブル回路において、
所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、
前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する論理回路と、
該論理回路から生成された前記次のスクランブルパターンによりスクランブルされたデータをデスクランブルするデータ再生回路と
を有することを特徴とするデスクランブル回路。 - 所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成回路において、
所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、
前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する論理回路と
を有することを特徴とするスクランブルパターン生成回路。 - 所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成回路において、
所定ビット長の現在のスクランブルパターンであるビット列を、各ビット毎にそれぞれ保持する複数の保持回路と、
前記現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次のスクランブルパターンを生成する第１の論理回路と、
前記次のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく演算を施し、該演算の結果に基づいて所定ビット長の次の次のスクランブルパターンを生成する第２の論理回路と
を有することを特徴とするスクランブルパターン生成回路。 - 所定ビット長のスクランブルパターンを、同一のスクランブルパターン生成論理に基づいて順次生成するスクランブルパターン生成方法において、
所定ビット長の現在のスクランブルパターンであるビット列に対して、予め定められている前記スクランブルパターン生成論理に基づく論理演算を行い、該論理演算の結果に基づいて所定ビット長の次のスクランブルパターンを算出すること
を特徴とするスクランブルパターン生成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30064596A JP3566007B2 (ja) | 1996-11-12 | 1996-11-12 | デスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法 |
| US08/874,673 US5987630A (en) | 1996-11-12 | 1997-06-13 | Method of descrambling scrambled data using a scramble pattern and scramble pattern generator |
| KR1019970027469A KR100269418B1 (ko) | 1996-11-12 | 1997-06-26 | 디스크램블 방법, 스크램블 패턴 생성 회로 및 디스크 장치 |
| EP97304760A EP0843445B1 (en) | 1996-11-12 | 1997-07-01 | Method of descrambling scrambled data using a scramble pattern and scramble pattern generator |
| DE69732082T DE69732082T2 (de) | 1996-11-12 | 1997-07-01 | Verfahren zur Entschleierung von verschleierten Daten mittels eines Verschleierungsmusters und eines Verschleierungsmustergenerators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30064596A JP3566007B2 (ja) | 1996-11-12 | 1996-11-12 | デスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10144000A JPH10144000A (ja) | 1998-05-29 |
| JP3566007B2 true JP3566007B2 (ja) | 2004-09-15 |
Family
ID=17887362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30064596A Expired - Lifetime JP3566007B2 (ja) | 1996-11-12 | 1996-11-12 | デスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5987630A (ja) |
| EP (1) | EP0843445B1 (ja) |
| JP (1) | JP3566007B2 (ja) |
| KR (1) | KR100269418B1 (ja) |
| DE (1) | DE69732082T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100214309B1 (ko) * | 1997-05-09 | 1999-08-02 | 윤종용 | 디지털비디오디스크 재생장치에 있어서 디스크램블링 신뢰도를 향상시키는 방법 및 장치 |
| US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
| AU2358500A (en) * | 1998-12-11 | 2000-06-26 | Advanced Wireless Technologies, Inc. | Method, system, and computer program product for error detection and correction in a synchronization word |
| KR100611955B1 (ko) * | 1999-07-20 | 2006-08-11 | 삼성전자주식회사 | 스크램블러 |
| US20020046359A1 (en) * | 2000-03-16 | 2002-04-18 | Boden Scott T. | Method and apparatus for secure and fault tolerant data storage |
| US7155015B2 (en) * | 2000-08-08 | 2006-12-26 | Hitachi, Ltd. | Optical disk apparatus and data randomizing method using for optical disk apparatus |
| JP2002124026A (ja) | 2000-10-16 | 2002-04-26 | Toshiba Corp | 情報記録装置及び情報記録方法と情報再生装置及び情報再生方法 |
| JP2002170333A (ja) * | 2000-11-28 | 2002-06-14 | Pioneer Electronic Corp | 情報記録方法、情報記録装置、情報再生方法及び情報再生装置 |
| US20030135798A1 (en) * | 2001-12-13 | 2003-07-17 | Yukari Katayama | Optical disk device and data randomizing method for optical disk device |
| KR100830450B1 (ko) * | 2001-12-29 | 2008-05-20 | 엘지전자 주식회사 | Ｄｖｄ 재생기에서의 디스크램블 제어 방법 |
| KR100510492B1 (ko) * | 2002-10-07 | 2005-08-26 | 삼성전자주식회사 | 광디스크 시스템에서의 워드 단위스크램블링/디스크램블링 장치 및 그 방법 |
| CN1329911C (zh) * | 2003-02-19 | 2007-08-01 | 威盛电子股份有限公司 | 扰频方法、写入数据产生方法及重复数据写入方法 |
| KR100539261B1 (ko) * | 2004-05-04 | 2005-12-27 | 삼성전자주식회사 | 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법 |
| JP4643978B2 (ja) * | 2004-12-01 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | スクランブル回路、デ・スクランブル回路及び方法、並びにディスク装置 |
| KR100840195B1 (ko) * | 2006-11-28 | 2008-06-23 | 쎄텍 주식회사 | 표준 ｄｖｄ 디스크 제작시 읽기 에러 생성 방법 |
| US20080215893A1 (en) * | 2006-12-31 | 2008-09-04 | Broadcom Corporation | Multiple levels of guided scrambling |
| JP2009048713A (ja) * | 2007-08-21 | 2009-03-05 | Toshiba Microelectronics Corp | デスクランブル回路及びエラー検出コード計算回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4383322A (en) * | 1980-05-02 | 1983-05-10 | Harris Corporation | Combined use of PN sequence for data scrambling and frame synchronization in digital communication systems |
| US5031129A (en) * | 1989-05-12 | 1991-07-09 | Alcatel Na Network Systems Corp. | Parallel pseudo-random generator for emulating a serial pseudo-random generator and method for carrying out same |
| US5410600A (en) * | 1991-11-18 | 1995-04-25 | Broadband Communications Products, Inc. | Pre-scramble encoding method and apparatus for digital communication |
| KR940009843B1 (ko) * | 1992-02-07 | 1994-10-17 | 이병기 | 병렬 스크램블링 시스템 |
| JP2927163B2 (ja) * | 1993-11-30 | 1999-07-28 | 日本ビクター株式会社 | 情報信号記録方法及び情報信号記録装置 |
| WO1996032716A1 (en) * | 1995-04-10 | 1996-10-17 | Matsushita Electric Industrial Co., Ltd. | Optical record carrier and method for recording and reproducing signals therefrom |
-
1996
- 1996-11-12 JP JP30064596A patent/JP3566007B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-13 US US08/874,673 patent/US5987630A/en not_active Expired - Lifetime
- 1997-06-26 KR KR1019970027469A patent/KR100269418B1/ko not_active IP Right Cessation
- 1997-07-01 EP EP97304760A patent/EP0843445B1/en not_active Expired - Lifetime
- 1997-07-01 DE DE69732082T patent/DE69732082T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0843445B1 (en) | 2004-12-29 |
| KR100269418B1 (ko) | 2000-10-16 |
| EP0843445A2 (en) | 1998-05-20 |
| EP0843445A3 (en) | 2001-03-21 |
| DE69732082T2 (de) | 2005-06-16 |
| JPH10144000A (ja) | 1998-05-29 |
| DE69732082D1 (de) | 2005-02-03 |
| KR19980041769A (ko) | 1998-08-17 |
| US5987630A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566007B2 (ja) | デスクランブル回路、スクランブルパターン生成回路及びスクランブルパターン生成方法 | |
| CN100514482C (zh) | 在高密度只读记录介质上形成的链接区域的结构及其制造/再现方法和设备 | |
| JPH10106148A (ja) | 暗号化方法、復号方法、記録再生装置、復号装置、復号化ユニット装置、記録媒体、記録媒体の製造方法および鍵の管理方法 | |
| JP5115914B2 (ja) | デジタルデータの符号化装置とｄｖｄへの記録装置及びその方法 | |
| JPH10502205A (ja) | 記録媒体、データ伝送方法及び装置、並びにデータ再生方法及び装置 | |
| US6370098B2 (en) | Method of converting bits of optical disk, demodulating method and apparatus | |
| US7796754B2 (en) | Information recording processing apparatus, information reproduction processing apparatus, information recording medium, information recording processing method, information reproduction processing method, and computer program | |
| JP4082300B2 (ja) | パイプライン処理システムおよび情報処理装置 | |
| US8718277B2 (en) | Information carrier comprising access information | |
| JP2001023316A (ja) | ディジタルデータ再生方法及びディジタルデータ再生回路並びに誤り検出方法 | |
| JP4171688B2 (ja) | 光ディスクシステムにおけるワード単位のデータスクランブリング／デスクランブリング装置及びその方法 | |
| US6092232A (en) | Disk data reproducing apparatus and disk data reproducing method | |
| JP2001101806A (ja) | ディジタル信号記録方法、及びその装置、記録媒体 | |
| JP2005078656A (ja) | パイプライン処理システムおよび情報処理装置 | |
| JP3352348B2 (ja) | 符号変調回路 | |
| CN101192423B (zh) | 数据刻录装置及其方法 | |
| JP3639493B2 (ja) | データ転送回路、データ転送回路を備えた記録再生装置およびデータ転送方法 | |
| JP3615969B2 (ja) | データ処理装置 | |
| JP3651332B2 (ja) | データ処理方法およびデータ処理装置 | |
| EP1199718B1 (en) | Information recording apparatus and method, and information reproduction apparatus and method | |
| CN1707676B (zh) | 具有链接区域的记录介质及记录和再现数据的设备和方法 | |
| JP2002319233A (ja) | デジタル信号記録再生装置 | |
| KR100315768B1 (ko) | 고속의 데이타재생을 위한 메모리액세스방법 및 이를 채용한dvd시스템 | |
| TWI324766B (en) | Recording medium with a linking area including dummy data thereon and apparatus and methods for forming, recording, and reproducing the recording medium | |
| KR100957798B1 (ko) | 고밀도 재생 전용 광디스크의 부가 정보 기록방법과, 그에따른 고밀도 재생 전용 광디스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |