JP3560240B2 - Ｃｃｄ撮像素子 - Google Patents
Ｃｃｄ撮像素子 Download PDFInfo
- Publication number
- JP3560240B2 JP3560240B2 JP2002009574A JP2002009574A JP3560240B2 JP 3560240 B2 JP3560240 B2 JP 3560240B2 JP 2002009574 A JP2002009574 A JP 2002009574A JP 2002009574 A JP2002009574 A JP 2002009574A JP 3560240 B2 JP3560240 B2 JP 3560240B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- vertical
- horizontal
- vertical direction
- ccd register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 claims description 45
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000001444 catalytic combustion detection Methods 0.000 claims 30
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像領域内に２次元的に配列された複数の受光画素と各受光画素の信号電荷を転送する垂直ＣＣＤレジスタ及び水平ＣＣＤレジスタと、垂直ＣＣＤレジスタの転送電極にクロックパルスを供給するシャント配線とを有するＣＣＤ撮像素子に関し、特に撮像領域の大きいＣＣＤ撮像素子に適用して有効なものに関する。
【０００２】
【従来の技術】
従来より、各種のイメージセンサやデジタルカメラ等として、インタライン転送方式のＣＣＤ撮像素子が提供されている。
このＣＣＤ撮像素子は、２次元的に配列された複数の受光画素と、この受光画素の各列毎に設けられた複数の垂直ＣＣＤレジスタとによって撮像領域を構成し、この撮像領域の外側に水平ＣＣＤレジスタ及び出力部を設けたものである。
このようなＣＣＤ撮像素子において、特に大型画面を有する映像機器に用いられるＣＣＤ撮像素子、特に、ＨＤＴＶに用いられる撮像素子のように、高い出カレートを要求されるものは、垂直ＣＣＤレジスタを高速に駆動する必要があるため、垂直ＣＣＤレジスタのクロックを供給する手段としてシャント配線を行うことが一般的に行われている。
【０００３】
図５は、従来のシャント配線を設けたＣＣＤ撮像素子の概略構成を示す平面図であり、図６は、図５に示すＣＣＤ撮像素子の撮像領域内の配線構造を示す部分的な拡大平面図である。
図５に示すように、このＣＣＤ撮像素子は、撮像領域１０内に図示しない受光画素及び垂直ＣＣＤレジスタが設けられ、撮像領域１０の外側に水平ＣＣＤレジスタ２１及び出力部２２が設けられている。
そして、撮像領域１０の上層には、各垂直ＣＣＤレジスタに沿って垂直方向にシャント配線３０が設けられている。
シャント配線３０の各信号線３１、３２、３３、３４は、撮像領域１０の水平ＣＣＤレジスタ２１と反対側の外側領域に配置されたバス配線４０に接続されている。
バス配線４０の各信号線（バスライン）４１、４２、４３、４４は互いに同心状の閉ループ状に形成され、各閉ループの一部が外側に引き出されて、撮像素子チップの外部配線と接続される電極パッド５１、５２、５３、５４に独立して接続されている。
【０００４】
また、図６に示すように、シャント配線３０の各信号線３１、３２、３３、３４は、それぞれコンタクト部３５を介して垂直ＣＣＤレジスタの各転送電極（ｐｏｌｙ−Ｓｉ電極）６１、６２、６３、６４に接続される。
なお、本例は、４相クロック駆動の例を示しており、シャント配線３０の信号線３１、３２、３３、３４、バス配線４０の信号線４１、４２、４３、４４、電極パッド５１、５２、５３、５４、及び転送電極６１、６２、６３、６４は、４つ１組みで構成されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のような従来の配線構造において、ＣＣＤ撮像素子のチップサイズが大きかったり、クロックが速すぎる場合には、シャント配線３０の内部で伝播遅延が生じるため、バス配線４０と反対側の端部で、クロックが十分な波形とならず、その実効振幅が下がってしまい、垂直ＣＣＤレジスタの取り扱い電荷量が低下するという問題が起きる。
また、さらに大型のＣＣＤ撮像素子を考えた場合、この問題はさらに顕著になるため、大きなＣＣＤ撮像素子では、高速に駆動できないことになり、多画素化が困難となり、または、単位時間あたりのフレーム数を増やせないといった問題が生じ、また、大型化自体が困難となるという問題が生じる。
【０００６】
そこで本発明の目的は、シャント配線に伝播遅延を生じることなく有効にクロックを供給でき、ＣＣＤ撮像素子の大型化、多画素化、高速化等に貢献できるＣＣＤ撮像素子の配線構造を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、撮像領域内に２次元的に配列された複数の受光画素と、前記受光画素の各列毎に垂直方向に沿って配置され、各受光画素からの信号電荷を垂直方向に転送する複数の垂直ＣＣＤレジスタと、前記複数の垂直ＣＣＤレジスタの少なくとも一方の端部に接続されて水平方向に沿って配置され、各垂直ＣＣＤレジスタによって転送される信号電荷を水平方向に転送する水平ＣＣＤレジスタとを具備したＣＣＤ撮像素子において、前記垂直ＣＣＤレジスタの上層に垂直方向に沿って配置され、前記複数の垂直ＣＣＤレジスタを駆動する各転送電極にクロックパルスを供給する複数の信号線よりなるシャント配線と、前記シャント配線の垂直方向の両側周辺部に配置され、前記シャント配線へのクロックパルスの供給を垂直方向の両側から行うバス配線とを有し、前記水平ＣＣＤレジスタ側に配置されるバス配線が、前記水平ＣＣＤレジスタを囲む閉ループ状に形成される複数の信号線よりなることを特徴とする。
また本発明は、撮像領域内に２次元的に配列された複数の受光画素と、前記受光画素の各列毎に垂直方向に沿って配置され、各受光画素からの信号電荷を垂直方向に転送する複数の垂直ＣＣＤレジスタと、前記複数の垂直ＣＣＤレジスタの少なくとも一方の端部に接続されて水平方向に沿って配置され、各垂直ＣＣＤレジスタによって転送される信号電荷を水平方向に転送する水平ＣＣＤレジスタとを具備したＣＣＤ撮像素子において、前記垂直ＣＣＤレジスタの上層に垂直方向に沿って配置され、前記複数の垂直ＣＣＤレジスタを駆動する各転送電極にクロックパルスを供給する複数の信号線よりなるシャント配線と、前記シャント配線の垂直方向の両側周辺部に配置され、前記シャント配線へのクロックパルスの供給を垂直方向の両側から行うバス配線とを有し、前記水平ＣＣＤレジスタ側に配置されるバス配線が、水平方向に沿って前記撮像領域と前記水平ＣＣＤレジスタとの境界領域に配置される複数の信号線よりなることを特徴とする。
【０００８】
本発明のＣＣＤ撮像素子では、垂直方向に沿って配置されるシャント配線に対し、垂直方向の両側に配置したバス配線からクロックパルスを供給し、シャント配線の両端からクロックパルスが入力されるようにしたことから、シャント配線の端部で伝播遅延によるパルス波形の劣化が生じることがなくなり、十分な実行振幅を確保できる。
したがって、ＣＣＤ撮像素子が大型化、多画素化したりクロックパルスが高速化した場合にも、シャント配線を介して適正なクロックパルスを垂直ＣＣＤレジスタ全体に供給でき、適正なＣＣＤ撮像素子の動作を得ることが可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態によるＣＣＤ撮像素子は、シャント配線にクロックパルスを供給するバス配線をシャント配線の垂直方向の両側周辺部に設けることにより、シャント配線の両端からクロックパルスを供給するようにして、伝播遅延によるシャント配線端部の実行振幅劣化をなくすようにしたものである。
なお、撮像領域の水平ＣＣＤレジスタを設けた側は、この水平ＣＣＤレジスタが邪魔になって従来はバス配線を配置することが困難であったが、以下のような実施例の構成により、撮像領域と水平ＣＣＤレジスタの境界領域にバス配線を配置することを可能とし、シャント配線の両側からのクロックパルスの供給を可能としたものである。
【００１０】
図１は、本発明の第１実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、シャント配線と垂直ＣＣＤレジスタとの接続構造は、例えば図６に示した従来例と同様であるので説明は省略する。
図１に示すように、このＣＣＤ撮像素子は、撮像領域１１０の垂直方向両側にバス配線１４０、１５０が設けられ、撮像領域１１０上のシャント配線１３０の各信号線１３１、１３２、１３３、１３４の両端から垂直転送クロックパルスを供給するようにしたものである。なお、シャント配線１３０及びバス配線１４０、１５０は、金属等の低抵抗の電極材料より形成されている。
また、撮像領域１１０内には、図示しない受光画素や垂直ＣＣＤレジスタが設けられており、シャント配線１３０の各信号線は、各垂直ＣＣＤレジスタに沿って垂直方向に配置されている。
また、撮像領域１１０の垂直方向の一側部には、水平ＣＣＤレジスタ１２１及び出力１２２が配置され、各垂直ＣＣＤレジスタによって転送されてきた信号電荷を水平ライン単位で水平方向に転送し、出力部１２２から撮像信号に変換して出力する。
【００１１】
そして、バス配線１４０、１５０のうち、水平ＣＣＤレジスタ１２１と反対側のバス配線１４０は、撮像領域１１０の外側に配置されており、４本の信号線（バスライン）１４１、１４２、１４３、１４４が、互いに同心状の方形閉ループ状に形成され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
また、各信号線１４１、１４２、１４３、１４４の閉ループの一部は外側に引き出されて、撮像素子チップの外部配線と接続される電極パッド１６１、１６２、１６３、１６４に独立して接続されている。
このようにバス配線１４０は、各信号線１４１、１４２、１４３、１４４を閉ループに形成し、各閉ループを電極パッド１６１、１６２、１６３、１６４に接続する構成により、電極パッドの数を抑制しつつ、できるだけバスライン全体に効率よくクロックパルスを供給する構成となっている。
【００１２】
また、バス配線１４０、１５０のうち、水平ＣＣＤレジスタ１２１側のバス配線１５０は、撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域に配置されており、４本の信号線（バスライン）１５１、１５２、１５３、１５４が平行線状に水平方向に配置され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
そして、各信号線１５１、１５２、１５３、１５４の両端は撮像素子チップの外部配線と接続される電極パッド１７１Ａ、１７２Ａ、１７３Ａ、１７４Ａ、１７１Ｂ、１７２Ｂ、１７３Ｂ、１７４Ｂに独立して接続されている。
このようにバス配線１５０は、各信号線１５１、１５２、１５３、１５４の両端に電極パッド１７１Ａ、１７２Ａ、１７３Ａ、１７４Ａ、１７１Ｂ、１７２Ｂ、１７３Ｂ、１７４Ｂを接続することにより、電極パッド数は多くなるものの、各バスラインの両端からクロックパルスを供給でき、より高精度のクロックパルスを供給できる構成となっている。
【００１３】
また、このようなバス配線１５０が設けられる撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域は、撮像領域１１０の延長領域であり、撮像領域１１０内で実際に撮像を行う受光画素と同一構造のダミー画素が配置され、また、垂直ＣＣＤレジスタが配置されている。
つまり、この領域（本例では水平４ライン分の領域）では、上面にバス配線１５０が通っているため、受光画素による撮像は行わないが、他の撮像領域１１０と同様の特性で垂直ＣＣＤレジスタによる信号電荷の転送だけを行い、水平ＣＣＤレジスタ１２１への電荷受け渡しを行っている。なお、ダミー画素としては、通常の受光画素と同様の工程で製造し、ただ上面の遮光膜に受光用の開口部を設けないようにすることで容易に実現できる。
【００１４】
このような構成により、本例では、撮像領域の両側にバス配線１４０、１５０を配置でき、シャント配線１３０の両端からクロックパルスを印加することが可能となり、撮像領域全体で垂直ＣＣＤレジスタの転送電極に適正な波形の十分な実行振幅を有するクロックパルスを印加することが可能となる。
なお、以上の説明のように、本例では４相クロック駆動の例を示しており、シャント配線１３０の信号線１３１、１３２、１３３、１３４、バス配線１４０、１５０の信号線１４１、１４２、１４３、１４４、１５１、１５２、１５３、１５４、及び電極パッド１６１、１６２、１６３、１６４、１７１、１７２、１７３、１７４は、４つ１組みで構成されている。
【００１５】
図２は、本発明の第２実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、図１と共通の構成については同一符号を用いて説明する。
このＣＣＤ撮像素子は、水平ＣＣＤレジスタ１２１と反対側のバス配線に、図１に示す閉ループ状のバス配線１４０の代わりに、バス配線１５０と同様の平行線状の信号線（バスライン）１８１、１８２、１８３、１８４を有するバス配線１８０としたものである。
すなわち、このバス配線１８０は、撮像領域１１０の外側に水平方向に直線状の各信号線１８１、１８２、１８３、１８４を設けたものであり、各信号線１８１、１８２、１８３、１８４はシャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続され、各信号線１８１、１８２、１８３、１８４の両端部には電極パッド１９１Ａ、１９２Ａ、１９３Ａ、１９４Ａ、１９１Ｂ、１９２Ｂ、１９３Ｂ、１９４Ｂが接続されている。
なお、その他は、図１に示す実施例と同様であるので説明は省略する。
【００１６】
図３は、本発明の第３実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、図１と共通の構成については同一符号を用いて説明する。
このＣＣＤ撮像素子は、撮像領域１１０の両側に水平ＣＣＤレジスタ１２１Ａ、１２１Ｂを設けたものであり、例えば受光画素の奇数列は水平ＣＣＤレジスタ１２１Ａに転送し、受光画素の偶数列は水平ＣＣＤレジスタ１２１Ｂに転送するような構成となっている。
そして本実施例では、このような撮像領域１１０の両側に水平ＣＣＤレジスタ１２１Ａ、１２１Ｂを設けた構成において、撮像領域１１０の両側に配置するバス配線２００、２１０に上述した図１のバス配線１５０と同様の構成を用いたものである。
【００１７】
すなわち、一方のバス配線２００は、撮像領域１１０と水平ＣＣＤレジスタ１２１Ａとの境界領域に配置されており、４本の信号線（バスライン）２０１、２０２、２０３、２０４が平行線状に水平方向に配置され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
また、各信号線２０１、２０２、２０３、２０４の両端は、撮像素子チップの外部配線と接続される電極パッド２２１Ａ、２２２Ａ、２２３Ａ、２２４Ａ、２２１Ｂ、２２２Ｂ、２２３Ｂ、２２４Ｂに独立して接続されている。
【００１８】
また、他方のバス配線２１０は、撮像領域１１０と水平ＣＣＤレジスタ１２１Ｂとの境界領域に配置されており、４本の信号線（バスライン）２１１、２１２、２１３、２１４が平行線状に水平方向に配置され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
また、各信号線２１１、２１２、２１３、２１４の両端は、撮像素子チップの外部配線と接続される電極パッド２３１Ａ、２３２Ａ、２３３Ａ、２３４Ａ、２３１Ｂ、２３２Ｂ、２３３Ｂ、２３４Ｂに独立して接続されている。
そして、これらのバス配線２００、２１０が設けられる撮像領域１１０と水平ＣＣＤレジスタ１２１Ａ、１２１Ｂとの境界領域は、図１の実施例で説明したものと同様にダミー画素が形成され、垂直ＣＣＤレジスタが配置されている。
【００１９】
図４は、本発明の第４実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、図１と共通の構成については同一符号を用いて説明する。
このＣＣＤ撮像素子は、水平ＣＣＤレジスタ１２１側のバス配線に、閉ループ状のバス配線２４０を用いたものである。
すなわち、このバス配線２４０の信号線（バスライン）２４１、２４２、２４３、２４４は、水平ＣＣＤレジスタ１２１の外周を囲む大きさの方形同心状の閉ループ状に形成されており、内側の部分が撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域に配置され、外側の部分が水平ＣＣＤレジスタ１２１の外側領域に配置されている。そして、各ループの一部が外側に引き出され、撮像素子チップの外部配線と接続される電極パッド２５１、２５２、２５３、２５４に独立して接続されている。
【００２０】
また、撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域は、図１の実施例で説明したものと同様にダミー画素が形成され、垂直ＣＣＤレジスタが配置されている。
このような構成では、水平ＣＣＤレジスタ１２１側に配置されるバス配線２４０に接続される電極パッド数を減らすことができる利点がある。
なお、水平ＣＣＤレジスタ１２１の反対側に配置されるバス配線１４０は、図１に示す実施例と同様であるので説明は省略する。
【００２１】
以上のような本実施の形態によるＣＣＤ撮像素子では、シャント配線の両側からクロックパルスを送ることができるため、高速クロックを適正に転送電極に印加でき、高フレームレートのＣＣＤ撮像素子を実現することができる。
また、例えば、３５ｍｍフィルムサイズのような大きなＣＣＤ撮像素子でもフレームレートを落とすことなく実現できる。
このような高フレームレート化は、例えばＢＳディジタル放送の普及により、ＨＤＴＶの１０８０／６０Ｐの規格などで強く要望されていたものであり、高速度撮影などで非常にニーズの大きいものである。
また、大面積のＣＣＤ撮像素子は、フィルムカメラの光学系がそのまま使えるものとして非常にニーズが大きいものである。
本実施の形態によるＣＣＤ撮像素子は、このような要請に有効に対応することができ、極めて大きな効果を奏することが予想される。
なお、本発明にかかるＣＣＤ撮像素子は、上記図１〜図４に示す構成のものに限定されず、本発明の要旨を逸脱しない範囲で種々の変形が可能である。
【００２２】
【発明の効果】
以上のように、本発明のＣＣＤ撮像素子によれば、垂直方向に沿って配置されるシャント配線に対し、垂直方向の両側に配置したバス配線からクロックパルスを供給し、シャント配線の両端からクロックパルスが入力されるようにしたことから、シャント配線の端部で伝播遅延によるパルス波形の劣化が生じることがなくなり、十分な実行振幅を確保できる。
したがって、ＣＣＤ撮像素子が大型化、多画素化したりクロックパルスが高速化した場合にも、シャント配線を介して適正なクロックパルスを垂直ＣＣＤレジスタ全体に供給でき、適正なＣＣＤ撮像素子の動作を得ることが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図２】本発明の第２実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図３】本発明の第３実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図４】本発明の第４実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図５】従来例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図６】図５に示すＣＣＤ撮像素子の撮像領域内の配線構造を示す部分的な拡大平面図である。
【符号の説明】
１１０……撮像領域、１２１……水平ＣＣＤレジスタ、１２２……出力部、１３０……シャント配線、１４０、１５０……バス配線、１６１、１６２、１６３、１６４、１７１、１７２、１７３、１７４……電極パッド。
【発明の属する技術分野】
本発明は、撮像領域内に２次元的に配列された複数の受光画素と各受光画素の信号電荷を転送する垂直ＣＣＤレジスタ及び水平ＣＣＤレジスタと、垂直ＣＣＤレジスタの転送電極にクロックパルスを供給するシャント配線とを有するＣＣＤ撮像素子に関し、特に撮像領域の大きいＣＣＤ撮像素子に適用して有効なものに関する。
【０００２】
【従来の技術】
従来より、各種のイメージセンサやデジタルカメラ等として、インタライン転送方式のＣＣＤ撮像素子が提供されている。
このＣＣＤ撮像素子は、２次元的に配列された複数の受光画素と、この受光画素の各列毎に設けられた複数の垂直ＣＣＤレジスタとによって撮像領域を構成し、この撮像領域の外側に水平ＣＣＤレジスタ及び出力部を設けたものである。
このようなＣＣＤ撮像素子において、特に大型画面を有する映像機器に用いられるＣＣＤ撮像素子、特に、ＨＤＴＶに用いられる撮像素子のように、高い出カレートを要求されるものは、垂直ＣＣＤレジスタを高速に駆動する必要があるため、垂直ＣＣＤレジスタのクロックを供給する手段としてシャント配線を行うことが一般的に行われている。
【０００３】
図５は、従来のシャント配線を設けたＣＣＤ撮像素子の概略構成を示す平面図であり、図６は、図５に示すＣＣＤ撮像素子の撮像領域内の配線構造を示す部分的な拡大平面図である。
図５に示すように、このＣＣＤ撮像素子は、撮像領域１０内に図示しない受光画素及び垂直ＣＣＤレジスタが設けられ、撮像領域１０の外側に水平ＣＣＤレジスタ２１及び出力部２２が設けられている。
そして、撮像領域１０の上層には、各垂直ＣＣＤレジスタに沿って垂直方向にシャント配線３０が設けられている。
シャント配線３０の各信号線３１、３２、３３、３４は、撮像領域１０の水平ＣＣＤレジスタ２１と反対側の外側領域に配置されたバス配線４０に接続されている。
バス配線４０の各信号線（バスライン）４１、４２、４３、４４は互いに同心状の閉ループ状に形成され、各閉ループの一部が外側に引き出されて、撮像素子チップの外部配線と接続される電極パッド５１、５２、５３、５４に独立して接続されている。
【０００４】
また、図６に示すように、シャント配線３０の各信号線３１、３２、３３、３４は、それぞれコンタクト部３５を介して垂直ＣＣＤレジスタの各転送電極（ｐｏｌｙ−Ｓｉ電極）６１、６２、６３、６４に接続される。
なお、本例は、４相クロック駆動の例を示しており、シャント配線３０の信号線３１、３２、３３、３４、バス配線４０の信号線４１、４２、４３、４４、電極パッド５１、５２、５３、５４、及び転送電極６１、６２、６３、６４は、４つ１組みで構成されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のような従来の配線構造において、ＣＣＤ撮像素子のチップサイズが大きかったり、クロックが速すぎる場合には、シャント配線３０の内部で伝播遅延が生じるため、バス配線４０と反対側の端部で、クロックが十分な波形とならず、その実効振幅が下がってしまい、垂直ＣＣＤレジスタの取り扱い電荷量が低下するという問題が起きる。
また、さらに大型のＣＣＤ撮像素子を考えた場合、この問題はさらに顕著になるため、大きなＣＣＤ撮像素子では、高速に駆動できないことになり、多画素化が困難となり、または、単位時間あたりのフレーム数を増やせないといった問題が生じ、また、大型化自体が困難となるという問題が生じる。
【０００６】
そこで本発明の目的は、シャント配線に伝播遅延を生じることなく有効にクロックを供給でき、ＣＣＤ撮像素子の大型化、多画素化、高速化等に貢献できるＣＣＤ撮像素子の配線構造を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、撮像領域内に２次元的に配列された複数の受光画素と、前記受光画素の各列毎に垂直方向に沿って配置され、各受光画素からの信号電荷を垂直方向に転送する複数の垂直ＣＣＤレジスタと、前記複数の垂直ＣＣＤレジスタの少なくとも一方の端部に接続されて水平方向に沿って配置され、各垂直ＣＣＤレジスタによって転送される信号電荷を水平方向に転送する水平ＣＣＤレジスタとを具備したＣＣＤ撮像素子において、前記垂直ＣＣＤレジスタの上層に垂直方向に沿って配置され、前記複数の垂直ＣＣＤレジスタを駆動する各転送電極にクロックパルスを供給する複数の信号線よりなるシャント配線と、前記シャント配線の垂直方向の両側周辺部に配置され、前記シャント配線へのクロックパルスの供給を垂直方向の両側から行うバス配線とを有し、前記水平ＣＣＤレジスタ側に配置されるバス配線が、前記水平ＣＣＤレジスタを囲む閉ループ状に形成される複数の信号線よりなることを特徴とする。
また本発明は、撮像領域内に２次元的に配列された複数の受光画素と、前記受光画素の各列毎に垂直方向に沿って配置され、各受光画素からの信号電荷を垂直方向に転送する複数の垂直ＣＣＤレジスタと、前記複数の垂直ＣＣＤレジスタの少なくとも一方の端部に接続されて水平方向に沿って配置され、各垂直ＣＣＤレジスタによって転送される信号電荷を水平方向に転送する水平ＣＣＤレジスタとを具備したＣＣＤ撮像素子において、前記垂直ＣＣＤレジスタの上層に垂直方向に沿って配置され、前記複数の垂直ＣＣＤレジスタを駆動する各転送電極にクロックパルスを供給する複数の信号線よりなるシャント配線と、前記シャント配線の垂直方向の両側周辺部に配置され、前記シャント配線へのクロックパルスの供給を垂直方向の両側から行うバス配線とを有し、前記水平ＣＣＤレジスタ側に配置されるバス配線が、水平方向に沿って前記撮像領域と前記水平ＣＣＤレジスタとの境界領域に配置される複数の信号線よりなることを特徴とする。
【０００８】
本発明のＣＣＤ撮像素子では、垂直方向に沿って配置されるシャント配線に対し、垂直方向の両側に配置したバス配線からクロックパルスを供給し、シャント配線の両端からクロックパルスが入力されるようにしたことから、シャント配線の端部で伝播遅延によるパルス波形の劣化が生じることがなくなり、十分な実行振幅を確保できる。
したがって、ＣＣＤ撮像素子が大型化、多画素化したりクロックパルスが高速化した場合にも、シャント配線を介して適正なクロックパルスを垂直ＣＣＤレジスタ全体に供給でき、適正なＣＣＤ撮像素子の動作を得ることが可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態によるＣＣＤ撮像素子は、シャント配線にクロックパルスを供給するバス配線をシャント配線の垂直方向の両側周辺部に設けることにより、シャント配線の両端からクロックパルスを供給するようにして、伝播遅延によるシャント配線端部の実行振幅劣化をなくすようにしたものである。
なお、撮像領域の水平ＣＣＤレジスタを設けた側は、この水平ＣＣＤレジスタが邪魔になって従来はバス配線を配置することが困難であったが、以下のような実施例の構成により、撮像領域と水平ＣＣＤレジスタの境界領域にバス配線を配置することを可能とし、シャント配線の両側からのクロックパルスの供給を可能としたものである。
【００１０】
図１は、本発明の第１実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、シャント配線と垂直ＣＣＤレジスタとの接続構造は、例えば図６に示した従来例と同様であるので説明は省略する。
図１に示すように、このＣＣＤ撮像素子は、撮像領域１１０の垂直方向両側にバス配線１４０、１５０が設けられ、撮像領域１１０上のシャント配線１３０の各信号線１３１、１３２、１３３、１３４の両端から垂直転送クロックパルスを供給するようにしたものである。なお、シャント配線１３０及びバス配線１４０、１５０は、金属等の低抵抗の電極材料より形成されている。
また、撮像領域１１０内には、図示しない受光画素や垂直ＣＣＤレジスタが設けられており、シャント配線１３０の各信号線は、各垂直ＣＣＤレジスタに沿って垂直方向に配置されている。
また、撮像領域１１０の垂直方向の一側部には、水平ＣＣＤレジスタ１２１及び出力１２２が配置され、各垂直ＣＣＤレジスタによって転送されてきた信号電荷を水平ライン単位で水平方向に転送し、出力部１２２から撮像信号に変換して出力する。
【００１１】
そして、バス配線１４０、１５０のうち、水平ＣＣＤレジスタ１２１と反対側のバス配線１４０は、撮像領域１１０の外側に配置されており、４本の信号線（バスライン）１４１、１４２、１４３、１４４が、互いに同心状の方形閉ループ状に形成され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
また、各信号線１４１、１４２、１４３、１４４の閉ループの一部は外側に引き出されて、撮像素子チップの外部配線と接続される電極パッド１６１、１６２、１６３、１６４に独立して接続されている。
このようにバス配線１４０は、各信号線１４１、１４２、１４３、１４４を閉ループに形成し、各閉ループを電極パッド１６１、１６２、１６３、１６４に接続する構成により、電極パッドの数を抑制しつつ、できるだけバスライン全体に効率よくクロックパルスを供給する構成となっている。
【００１２】
また、バス配線１４０、１５０のうち、水平ＣＣＤレジスタ１２１側のバス配線１５０は、撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域に配置されており、４本の信号線（バスライン）１５１、１５２、１５３、１５４が平行線状に水平方向に配置され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
そして、各信号線１５１、１５２、１５３、１５４の両端は撮像素子チップの外部配線と接続される電極パッド１７１Ａ、１７２Ａ、１７３Ａ、１７４Ａ、１７１Ｂ、１７２Ｂ、１７３Ｂ、１７４Ｂに独立して接続されている。
このようにバス配線１５０は、各信号線１５１、１５２、１５３、１５４の両端に電極パッド１７１Ａ、１７２Ａ、１７３Ａ、１７４Ａ、１７１Ｂ、１７２Ｂ、１７３Ｂ、１７４Ｂを接続することにより、電極パッド数は多くなるものの、各バスラインの両端からクロックパルスを供給でき、より高精度のクロックパルスを供給できる構成となっている。
【００１３】
また、このようなバス配線１５０が設けられる撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域は、撮像領域１１０の延長領域であり、撮像領域１１０内で実際に撮像を行う受光画素と同一構造のダミー画素が配置され、また、垂直ＣＣＤレジスタが配置されている。
つまり、この領域（本例では水平４ライン分の領域）では、上面にバス配線１５０が通っているため、受光画素による撮像は行わないが、他の撮像領域１１０と同様の特性で垂直ＣＣＤレジスタによる信号電荷の転送だけを行い、水平ＣＣＤレジスタ１２１への電荷受け渡しを行っている。なお、ダミー画素としては、通常の受光画素と同様の工程で製造し、ただ上面の遮光膜に受光用の開口部を設けないようにすることで容易に実現できる。
【００１４】
このような構成により、本例では、撮像領域の両側にバス配線１４０、１５０を配置でき、シャント配線１３０の両端からクロックパルスを印加することが可能となり、撮像領域全体で垂直ＣＣＤレジスタの転送電極に適正な波形の十分な実行振幅を有するクロックパルスを印加することが可能となる。
なお、以上の説明のように、本例では４相クロック駆動の例を示しており、シャント配線１３０の信号線１３１、１３２、１３３、１３４、バス配線１４０、１５０の信号線１４１、１４２、１４３、１４４、１５１、１５２、１５３、１５４、及び電極パッド１６１、１６２、１６３、１６４、１７１、１７２、１７３、１７４は、４つ１組みで構成されている。
【００１５】
図２は、本発明の第２実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、図１と共通の構成については同一符号を用いて説明する。
このＣＣＤ撮像素子は、水平ＣＣＤレジスタ１２１と反対側のバス配線に、図１に示す閉ループ状のバス配線１４０の代わりに、バス配線１５０と同様の平行線状の信号線（バスライン）１８１、１８２、１８３、１８４を有するバス配線１８０としたものである。
すなわち、このバス配線１８０は、撮像領域１１０の外側に水平方向に直線状の各信号線１８１、１８２、１８３、１８４を設けたものであり、各信号線１８１、１８２、１８３、１８４はシャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続され、各信号線１８１、１８２、１８３、１８４の両端部には電極パッド１９１Ａ、１９２Ａ、１９３Ａ、１９４Ａ、１９１Ｂ、１９２Ｂ、１９３Ｂ、１９４Ｂが接続されている。
なお、その他は、図１に示す実施例と同様であるので説明は省略する。
【００１６】
図３は、本発明の第３実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、図１と共通の構成については同一符号を用いて説明する。
このＣＣＤ撮像素子は、撮像領域１１０の両側に水平ＣＣＤレジスタ１２１Ａ、１２１Ｂを設けたものであり、例えば受光画素の奇数列は水平ＣＣＤレジスタ１２１Ａに転送し、受光画素の偶数列は水平ＣＣＤレジスタ１２１Ｂに転送するような構成となっている。
そして本実施例では、このような撮像領域１１０の両側に水平ＣＣＤレジスタ１２１Ａ、１２１Ｂを設けた構成において、撮像領域１１０の両側に配置するバス配線２００、２１０に上述した図１のバス配線１５０と同様の構成を用いたものである。
【００１７】
すなわち、一方のバス配線２００は、撮像領域１１０と水平ＣＣＤレジスタ１２１Ａとの境界領域に配置されており、４本の信号線（バスライン）２０１、２０２、２０３、２０４が平行線状に水平方向に配置され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
また、各信号線２０１、２０２、２０３、２０４の両端は、撮像素子チップの外部配線と接続される電極パッド２２１Ａ、２２２Ａ、２２３Ａ、２２４Ａ、２２１Ｂ、２２２Ｂ、２２３Ｂ、２２４Ｂに独立して接続されている。
【００１８】
また、他方のバス配線２１０は、撮像領域１１０と水平ＣＣＤレジスタ１２１Ｂとの境界領域に配置されており、４本の信号線（バスライン）２１１、２１２、２１３、２１４が平行線状に水平方向に配置され、シャント配線１３０の信号線１３１、１３２、１３３、１３４に選択的に接続されている。
また、各信号線２１１、２１２、２１３、２１４の両端は、撮像素子チップの外部配線と接続される電極パッド２３１Ａ、２３２Ａ、２３３Ａ、２３４Ａ、２３１Ｂ、２３２Ｂ、２３３Ｂ、２３４Ｂに独立して接続されている。
そして、これらのバス配線２００、２１０が設けられる撮像領域１１０と水平ＣＣＤレジスタ１２１Ａ、１２１Ｂとの境界領域は、図１の実施例で説明したものと同様にダミー画素が形成され、垂直ＣＣＤレジスタが配置されている。
【００１９】
図４は、本発明の第４実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。なお、図１と共通の構成については同一符号を用いて説明する。
このＣＣＤ撮像素子は、水平ＣＣＤレジスタ１２１側のバス配線に、閉ループ状のバス配線２４０を用いたものである。
すなわち、このバス配線２４０の信号線（バスライン）２４１、２４２、２４３、２４４は、水平ＣＣＤレジスタ１２１の外周を囲む大きさの方形同心状の閉ループ状に形成されており、内側の部分が撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域に配置され、外側の部分が水平ＣＣＤレジスタ１２１の外側領域に配置されている。そして、各ループの一部が外側に引き出され、撮像素子チップの外部配線と接続される電極パッド２５１、２５２、２５３、２５４に独立して接続されている。
【００２０】
また、撮像領域１１０と水平ＣＣＤレジスタ１２１との境界領域は、図１の実施例で説明したものと同様にダミー画素が形成され、垂直ＣＣＤレジスタが配置されている。
このような構成では、水平ＣＣＤレジスタ１２１側に配置されるバス配線２４０に接続される電極パッド数を減らすことができる利点がある。
なお、水平ＣＣＤレジスタ１２１の反対側に配置されるバス配線１４０は、図１に示す実施例と同様であるので説明は省略する。
【００２１】
以上のような本実施の形態によるＣＣＤ撮像素子では、シャント配線の両側からクロックパルスを送ることができるため、高速クロックを適正に転送電極に印加でき、高フレームレートのＣＣＤ撮像素子を実現することができる。
また、例えば、３５ｍｍフィルムサイズのような大きなＣＣＤ撮像素子でもフレームレートを落とすことなく実現できる。
このような高フレームレート化は、例えばＢＳディジタル放送の普及により、ＨＤＴＶの１０８０／６０Ｐの規格などで強く要望されていたものであり、高速度撮影などで非常にニーズの大きいものである。
また、大面積のＣＣＤ撮像素子は、フィルムカメラの光学系がそのまま使えるものとして非常にニーズが大きいものである。
本実施の形態によるＣＣＤ撮像素子は、このような要請に有効に対応することができ、極めて大きな効果を奏することが予想される。
なお、本発明にかかるＣＣＤ撮像素子は、上記図１〜図４に示す構成のものに限定されず、本発明の要旨を逸脱しない範囲で種々の変形が可能である。
【００２２】
【発明の効果】
以上のように、本発明のＣＣＤ撮像素子によれば、垂直方向に沿って配置されるシャント配線に対し、垂直方向の両側に配置したバス配線からクロックパルスを供給し、シャント配線の両端からクロックパルスが入力されるようにしたことから、シャント配線の端部で伝播遅延によるパルス波形の劣化が生じることがなくなり、十分な実行振幅を確保できる。
したがって、ＣＣＤ撮像素子が大型化、多画素化したりクロックパルスが高速化した場合にも、シャント配線を介して適正なクロックパルスを垂直ＣＣＤレジスタ全体に供給でき、適正なＣＣＤ撮像素子の動作を得ることが可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図２】本発明の第２実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図３】本発明の第３実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図４】本発明の第４実施例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図５】従来例によるＣＣＤ撮像素子の概略構成を示す平面図である。
【図６】図５に示すＣＣＤ撮像素子の撮像領域内の配線構造を示す部分的な拡大平面図である。
【符号の説明】
１１０……撮像領域、１２１……水平ＣＣＤレジスタ、１２２……出力部、１３０……シャント配線、１４０、１５０……バス配線、１６１、１６２、１６３、１６４、１７１、１７２、１７３、１７４……電極パッド。
Claims (7)
- 撮像領域内に２次元的に配列された複数の受光画素と、前記受光画素の各列毎に垂直方向に沿って配置され、各受光画素からの信号電荷を垂直方向に転送する複数の垂直ＣＣＤレジスタと、前記複数の垂直ＣＣＤレジスタの少なくとも一方の端部に接続されて水平方向に沿って配置され、各垂直ＣＣＤレジスタによって転送される信号電荷を水平方向に転送する水平ＣＣＤレジスタとを具備したＣＣＤ撮像素子において、
前記垂直ＣＣＤレジスタの上層に垂直方向に沿って配置され、前記複数の垂直ＣＣＤレジスタを駆動する各転送電極にクロックパルスを供給する複数の信号線よりなるシャント配線と、
前記シャント配線の垂直方向の両側周辺部に配置され、前記シャント配線へのクロックパルスの供給を垂直方向の両側から行うバス配線とを有し、
前記水平ＣＣＤレジスタ側に配置されるバス配線が、前記水平ＣＣＤレジスタを囲む閉ループ状に形成される複数の信号線よりなる、
ことを特徴とするＣＣＤ撮像素子。 - 撮像領域内に２次元的に配列された複数の受光画素と、前記受光画素の各列毎に垂直方向に沿って配置され、各受光画素からの信号電荷を垂直方向に転送する複数の垂直ＣＣＤレジスタと、前記複数の垂直ＣＣＤレジスタの少なくとも一方の端部に接続されて水平方向に沿って配置され、各垂直ＣＣＤレジスタによって転送される信号電荷を水平方向に転送する水平ＣＣＤレジスタとを具備したＣＣＤ撮像素子において、
前記垂直ＣＣＤレジスタの上層に垂直方向に沿って配置され、前記複数の垂直ＣＣＤレジスタを駆動する各転送電極にクロックパルスを供給する複数の信号線よりなるシャント配線と、
前記シャント配線の垂直方向の両側周辺部に配置され、前記シャント配線へのクロックパルスの供給を垂直方向の両側から行うバス配線とを有し、
前記水平ＣＣＤレジスタ側に配置されるバス配線が、水平方向に沿って前記撮像領域と前記水平ＣＣＤレジスタとの境界領域に配置される複数の信号線よりなる、
ことを特徴とするＣＣＤ撮像素子。 - 前記バス配線の複数の信号線は、その各々が、前記シャント配線の複数の信号線に選択的に接続されていることを特徴とする請求項１又は２記載のＣＣＤ撮像素子。
- 前記バス配線の複数の信号線は、それぞれ両端部が撮像素子チップの外部配線と接続される電極パッドに独立して接続されていることを特徴とする請求項２記載のＣＣＤ撮像素子。
- 前記バス配線が配置される境界領域は、撮像を行わず前記垂直ＣＣＤレジスタによる信号電荷の転送だけが行われるダミー画素が配置され、前記垂直ＣＣＤレジスタが配置される領域であることを特徴とする請求項２記載のＣＣＤ撮像素子。
- 前記撮像領域の垂直方向の両側に１つずつ前記水平ＣＣＤレジスタが配置されていることを特徴とする請求項２記載のＣＣＤ撮像素子。
- 前記撮像領域の垂直方向の片側にだけ前記水平ＣＣＤレジスタが配置されており、前記水平ＣＣＤレジスタのない側に配置される前記バス配線は、前記撮像領域の外側に配置されることを特徴とする請求項１又は２記載のＣＣＤ撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009574A JP3560240B2 (ja) | 2002-01-18 | 2002-01-18 | Ｃｃｄ撮像素子 |
| US10/342,982 US7408579B2 (en) | 2002-01-18 | 2003-01-15 | Solid-state imaging device |
| US12/217,046 US7936389B2 (en) | 2002-01-18 | 2008-06-30 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009574A JP3560240B2 (ja) | 2002-01-18 | 2002-01-18 | Ｃｃｄ撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218340A JP2003218340A (ja) | 2003-07-31 |
| JP3560240B2 true JP3560240B2 (ja) | 2004-09-02 |
Family
ID=27647551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002009574A Expired - Fee Related JP3560240B2 (ja) | 2002-01-18 | 2002-01-18 | Ｃｃｄ撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7408579B2 (ja) |
| JP (1) | JP3560240B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013176A (ja) * | 2004-06-25 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびこれを備えたカメラ |
| JP2008311970A (ja) * | 2007-06-14 | 2008-12-25 | Panasonic Corp | 固体撮像装置の駆動方法、固体撮像装置 |
| JP5403369B2 (ja) * | 2010-03-31 | 2014-01-29 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689687A (en) * | 1984-11-13 | 1987-08-25 | Hitachi, Ltd. | Charge transfer type solid-state imaging device |
| NL8501210A (nl) * | 1985-04-29 | 1986-11-17 | Philips Nv | Ladingsgekoppelde inrichting. |
| US5194751A (en) * | 1989-07-17 | 1993-03-16 | Sony Corporation | Structure of solid-state image sensing devices |
| US5410349A (en) * | 1990-07-06 | 1995-04-25 | Fuji Photo Film Co., Ltd. | Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out |
| JPH0738077A (ja) * | 1993-07-23 | 1995-02-07 | Sony Corp | 固体撮像素子の製造方法及び固体撮像装置 |
| US5530475A (en) * | 1994-11-30 | 1996-06-25 | Eastman Kodak Company | Image sensor with oversized vertical shift registers for marker pixel generation |
| KR970705894A (ko) * | 1995-06-23 | 1997-10-09 | 요트.게.아.롤페즈 | CCD 이미저를 동작시키는 방법과 이러한 방법을 수행시키기에 적합한 CCD 이미저(Method Of operating a CCD imager, and CCD imager suitable for the imple-mentation of such a method) |
| JP3213529B2 (ja) * | 1995-11-30 | 2001-10-02 | 三洋電機株式会社 | 撮像装置 |
| JPH09331055A (ja) * | 1996-06-10 | 1997-12-22 | Nec Corp | 固体撮像装置 |
| JP4329128B2 (ja) * | 1996-07-12 | 2009-09-09 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法およびカメラ |
| US5937025A (en) * | 1997-03-21 | 1999-08-10 | Dalsa, Inc. | High speed CCD bus structure |
| JP2000106678A (ja) * | 1998-09-28 | 2000-04-11 | Victor Co Of Japan Ltd | 撮像装置 |
| US6970193B1 (en) * | 1999-07-14 | 2005-11-29 | Olympus Optical Co., Ltd. | Electronic imaging apparatus operable in two modes with a different optical black correction procedure being effected in each mode |
| JP2001251557A (ja) * | 1999-12-27 | 2001-09-14 | Canon Inc | エリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法 |
| JP2002076319A (ja) * | 2000-08-28 | 2002-03-15 | Sony Corp | 固体撮像素子 |
| US7046283B1 (en) * | 2000-10-11 | 2006-05-16 | Dalsa, Inc. | Arrangements of clock line drivers |
-
2002
- 2002-01-18 JP JP2002009574A patent/JP3560240B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/342,982 patent/US7408579B2/en not_active Expired - Fee Related
-
2008
- 2008-06-30 US US12/217,046 patent/US7936389B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7936389B2 (en) | 2011-05-03 |
| US20080266433A1 (en) | 2008-10-30 |
| US7408579B2 (en) | 2008-08-05 |
| JP2003218340A (ja) | 2003-07-31 |
| US20030169351A1 (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11355663A (ja) | 固体撮像素子の駆動方法 | |
| JP2001238134A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| US7289150B2 (en) | Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area | |
| US20100271526A1 (en) | Solid-state imaging device, method for driving the same, and camera system | |
| JP2020108152A (ja) | 撮像素子及び撮像装置 | |
| JP3560240B2 (ja) | Ｃｃｄ撮像素子 | |
| US20150349012A1 (en) | Solid-state image pickup device and image pickup device | |
| JPS6038869A (ja) | 二次元ｃｃｄイメ−ジセンサ | |
| US20020024066A1 (en) | Solid-state image pickup device | |
| US5237191A (en) | Solid-state charge-coupled-device imager | |
| JP5562335B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JP2007180509A (ja) | 固体撮像装置及びこれを備えたカメラ | |
| JP2009296658A (ja) | 固体撮像装置及び固体撮像素子の駆動方法 | |
| JPH11164205A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH08125158A (ja) | 固体撮像素子 | |
| JP3960218B2 (ja) | 撮像装置 | |
| JP3226536B2 (ja) | 固体撮像装置 | |
| JPS63114377A (ja) | 電荷転送撮像装置の駆動方法 | |
| JP2006339518A (ja) | 固体撮像素子及び撮像装置 | |
| JP2006049451A (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
| JP2005243946A (ja) | 固体撮像素子及びその駆動方法 | |
| JP2002247452A (ja) | 固体撮像素子 | |
| JP2011239278A (ja) | 画素周辺記録型撮像素子および撮像装置 | |
| JPH04174559A (ja) | 固体撮像素子とその駆動方法 | |
| JPH07106545A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |