JP3558640B2 - 電気信号のアナログ／デジタル変換方法及び該方法を実施するための装置 - Google Patents

Description

従来の技術
本発明は請求の範囲第１項の上位概念による、電気信号のアナログ／デジタル変換方法と該方法を実施するための装置に関する。
公知文献“U.Tietze u.ch.shenk,Halbleiter−Schaltungstechnik,2.Auflage,1971,536〜537頁”からは電気信号のアナログ／デジタル変換方法及び装置が公知である。これは二重積分方式に関係している。第１の方法ステップでは積分器が初期値ゼロに設定される。第２の方法ステップでは積分器が、変換すべき入力電圧を所定の期間、順方向積分する。所定の期間の経過後では第３の方法ステップにおいて、変換すべき電圧の代わりに既知の基準電圧が積分器に印加される。積分器は、積分器の初期値ゼロが再び達成されるまで逆方向積分を行う。この逆方向積分に要する期間が、変換すべき電圧に対する尺度として評価される。公知の二重積分方式に要する機能部、例えば積分器、比較器、クロック発生器、論理制御装置、カウンタ等は、今日では完全に積分回路に含まれている。
本発明の課題は、電気信号のアナログ／デジタル変換方法及び該方法を実施するための装置において、特にマイクロプロセッサとの結合において実現化が特に簡単に実施され得るように改善を行うことである。
前記課題は、本願の独立請求項に記載された特徴によって解決される。
発明の利点
本発明による電気信号のアナログ／デジタル変換方法は次のような利点を有している。すなわち非常に高い精度が達成される。しかもこの高精度は、抵抗とコンデンサの組み合わせ回路（RC回路）における許容偏差のみに影響されるだけである。特に大きな利点は、非常に低コストで実現されることである。これは僅かな構成要素で実施できる。特に本発明はマイクロプロセッサでの実現に適しており、本発明によればマイクロプロセッサでのアナログ／デジタル変換器を省くことができる。
第１の方法ステップにおいて、RC回路のコンデンサに、変換すべき電圧が印加される。第２の方法ステップにおいては、コンデンサが、電流制限素子を介して電圧源に接続される。この電圧源の電圧は、比較電圧よりも高いか又は低い。第３の方法ステップでは、コンデンサにおける電圧変化の時間が比較電圧の達成時点まで求められる。この時間は、変換すべき電圧に対する尺度である。
本発明による電気信号のアナログ／デジタル変換方法の別の有利な実施例及び構成例は従属請求項に記載される。
本発明の有利な実施例によれば、比較電圧が比較器のスイッチング閾値と共に実現される。以下の明細書では比較器とは、例えばマイクロプロセッサなどの論理構成素子の入力側回路も意味するものとする。この回路は少なくとも所定のスイッチング閾値を有する。
別の実施例によれば有利には、比較器は、２つの異なるスイッチング閾値を生ぜしめるスイッチングヒステリシスを有している。この手段によれば、変換すべき電圧に対するさらなる許容範囲が設けられる。
さらに別の実施例によれば有利には、電圧源のより高い電圧又はより低い電圧の間の選択が比較器出力信号に依存して設定される。制御は比較器出力信号に依存して、コンデンサにおける電圧が変換すべき電圧に基づいて常に比較電圧を達成することが補償される。
別の有利な実施例によれば、１つ又は有利には２つの比較器スイッチング閾値が適合的に求められる。この学習過程によって短期間の高い安定性と、高い測定精度が、１つ又は２つの比較器スイッチング閾値に依存せずに達成可能である。
本発明による装置は、非常に低コストで実現できる利点を有している。比較器は抵抗を介して電流制限素子として、高抵抗なスイッチング状態有し得るスイッチと接続される。比較電圧は比較器の閾値として実現される。
電気信号のアナログ／デジタル変換方法を実施するための本発明による装置の別の有利な実施例又は構成例は従属請求項に記載される。
特に有利な実施例によれば、スイッチ、比較器並びに時間検出部はマイクロプロセッサ内に含まれている。既に前述したように比較器は、マイクロプロセッサ入力ポート後方のマイクロプロセッサ内に含まれた入力回路である。この回路は有利にはヒステリシスを有している。そのような入力側は、シュミットトリガ入力側とも称される。外部構成素子としてはさらにRC回路並びに場合によって入力抵抗を要する。
本発明の電気信号のアナログ／デジタル変換方法と該方法を実施するための装置の別の有利な実施例は従属請求項に記載され、以下の明細書で詳細に説明する。
図面
図１は本発明による電気信号のアナログ／デジタル変換方法を実施するための本発明による装置のブロック回路図である。このフローチャートは図２に示されている。図３〜図５には、図１に含まれるコンデンサにおける電圧経過が時間に依存して示されている。
実施例の説明
図１にはコンデンサ10が示されている。このコンデンサ10は、入力抵抗11と積分抵抗12を介して、変換すべき電圧U_Xと接続され、さらに積分抵抗12を介して切換スイッチ13並びに比較器14とそれぞれ接続されている。コンデンサ10にはコンデンサ電圧U_Cが印加される。比較器14は、この比較器内に示された記号によって特徴付けられるスイッチングヒステリシスを有している。
この比較器14は、比較器出力信号U_COMPを切換スイッチ13にも時間検出部15にも供給している。この時間検出部15は、変換すべき電圧U_Xに対する尺度を表す結果信号16を送出する。
切換スイッチ13は、３つのスイッチング位置を有している。第１のスイッチング位置は積分抵抗を12を正の作動電圧U₊に接続する。切換スイッチ13の第２のスイッチング位置は、高抵抗な状態に相応し、切換スイッチ13の第３のスイッチング位置は積分抵抗12を負の作動電圧GNDに接続する。
切換スイッチ13、比較器14、並びに時間検出部15は、マイクロプロセッサ17ないに配設されており、該マイクロプロセッサ17には正の作動電圧U₊と負の作動電圧GNDが供給される。
図２には示されているフローチャートは、スタートステップ20で開始された後、第１の方法ステップ21においてコンデンサ電圧U_Cが変換すべき電圧U_Xの値になるまで充電される。問合せステップ22においては、比較器出力信号U_COMPがハイレベル（Ｈレベル）にあるのか否か検出され、その結果に依存して第２の方法ステップでは、第１の分岐23か又は第２の分岐24へ進められる。第１の分岐23ではコンデンサ10が、電流制限素子を介して負の作動電圧GNDに接続され、第２の分岐24ではコンデンサが電流制限素子を介して正の作動電圧U₊に接続される。第１の分岐23の後には第１の時間検出ステップ25が設けられている。このステップでは逆方向積分期間T_Lが求められる。この期間内ではコンデンサ電圧U_Cが、変換すべき電圧U_Xに基づいて、比較器14の比較電圧を有する。第２の分岐24の後には第２の時間検出ステップ26が設けられる。このステップでは順方向積分器間T_Hが求められる。この期間内ではコンデンサ電圧U_Cが、変換すべき電圧U_Xに基づいて、比較器14の比較電圧に達する。
図３には２つのコンデンサ電圧U_Cが、期間ｔに依存している様子が示されている。これらの２つのコンデンサ電圧U_Cは、学習過程において比較器14のスイッチング閾値から生じている。第１の特性曲線経過30は、負の作動電圧GNDのもとで開始され、積分抵抗12を介した充電によって図示のように正の作動電圧U₊に近似している。第１の特性曲線経過30が比較器14の上方のスイッチング閾値S_Hに相応する電圧U_Cをとるまでに経過する期間（この期間では比較器14がローレベル（Ｌレベル）からハイレベル（Ｈレベル）に切換わる）は、第１の一定期間T_KHと称することにする。図３に示されている第２の特性曲線経過31に基づいて比較器14の下方のスイッチング閾値S_Lが学習される。正の作動電圧U₊に相応するコンデンサ電圧U_Cに基づいて、コンデンサ10は積分抵抗12を介して図示のように負の作動電圧GNDに達するまで放電される。比較器14が下方のスイッチング閾値S_Lに達するまでに経過する期間（この期間では比較器14がＨレベルからＬレベルに切換わる）は、第２の一定期間T_KLと称することにする。
図４には第１の信号経過32が示されている。この場合コンデンサ電圧U_Cは、第１の変換すべき電圧U_X1から出発している様子が示されている。この電圧U_X1は、比較器14の上方のスイッチング閾値S_Hに達する。コンデンサ電圧U_Cが比較器14の上方のスイッチング閾値S_Hに達するまでの期間は、変換器間T_Hと称することにする。
図５には第２の信号経過33が示されている。この場合はコンデンサ電圧U_Cが、第２の変換すべき電圧U_X2から出発している様子が示されている。この電圧U_X2は、比較器14の下方のスイッチング閾値S_Lに達する。コンデンサ電圧U_Cが比較器14の下方のスイッチング閾値S_Lに達するまでの期間は、変換器間T_Lと称することにする。
次に本発明による方法を図１に示されたブロック回路図に基づき、図２に示されたフローチャート並びに図３〜図５に示された信号経過と結び付いて詳細に説明する。
比較器14の少なくとも１つのスイッチング閾値S_H,S_Lが既知でない限りは、少なくとも１つのスイッチング閾値S_H,S_Lの試験的な算出が行われる。場合によって依存するマイクロプロセッサ17（これは有利には切換スイッチ13と、比較器14と、時間検出部15を含む）はいつでも比較器14の少なくとも１つのスイッチング閾値S_H,S_Lを学習するために有利に使用される。本発明による方法にとっては、スイッチング閾値S_H,S_Lの絶対値は何の意味も持たない。それに対して第１の一定期間T_KH又は第２の一定期間T_KLは重要である。この２つの一定期間T_KH,T_KLは、コンデンサ10並びに積分抵抗12を含むRC回路10,12に対する尺度である。この場合積分抵抗12は電流制限素子として用いられる。基本的にはそのような電流制限素子としては例えば電流源も適している。
比較器14は有利には論理回路の入力回路である。この回路は少なくとも１つのスイッチングレベルS_H,S_Lを有する。そのような入力回路は例えばマイクロプロセッサの入力ポート後方に含まれている。シュミットトリガ入力側を有する入力ポートは、２つのスイッチング閾値S_H,S_Lを有している。これらのスイッチング閾値はヒステリシスに相応する。比較器14の出力信号U_COMPは入力ポートの内部論理信号に相応する。
上方のスイッチング閾値S_Hの学習は、次のことによって行われる。すなわち図３に示されている第１の特性曲線経過30が設定されていることによって行われる。コンデンサ10の電圧なしの状態から出発して、第１の切換スイッチ13は、正の作動電圧U₊に切換られる。コンデンサ電圧U_Cは、負の作動電圧GNDに相応する初期値から第１の特性曲線経過30に沿って上昇する。比較器14の上方のスイッチング閾値S_Hに達した場合には、比較器出力信号U_COMPはＬレベルからＨレベルへ跳躍する。この場合は、比較器出力信号U_COMPが下方のスイッチング閾値S_Lの下方でＬレベルを有し、上昇するコンデンサ電圧のもとで上方のスイッチング閾値S_Hに達した場合にはじめてＨレベルへ切換わることが前提とされている。ここで基礎とされている２つのスイッチング閾値S_H,S_Lは所定のヒステリシス値によって区別される。このヒステリシス値は積分論理回路のもとに製造者側で決定される。正の作動電圧U₊への切換スイッチ13の切換時点と、比較器出力信号U_COMPのＬレベルからＨレベルへの移行時点との間の期間は、第１の一定期間T_KHに相応している。この一定期間は図１には示されていないメモリにファイルされる。
以下の式が成り立つ。
S_H＝U₊＊（１−exp（−T_KH/RC））… （１）
この場合前記Ｒは積分抵抗11の抵抗値で前記Ｃはコンデンサ10のキャパシタンスである。
相応に比較器14の下方のスイッチング閾値S_Lは第２の特性曲線経過31に基づいて学習可能である。第２の特性曲線経過31は、正の作動電圧U₊に相応するコンデンサ電圧U_Cのもとで開始する。負の作動電圧GNDにおける第２の特性曲線経過31の近似は、切換スイッチ13によって負の作動電圧GNDに切換わった積分抵抗12の逆方向積分によって作用する。切換スイッチ13の負の作動電圧GNDへの切換過程と、比較器14の下方のスイッチング閾値S_Lの領域との間の期間は、第２の一定期間T_KLに相応する。この期間も図１には示されていないメモリにファイルされる。
S_L＝U₊＊（−T_KL/RC）… （２）
比較器14の１つのスイッチング閾値だけが設けられている限りは、スイッチング閾値の学習に対して第１の特性曲線経過30か又は第２の特性曲線経過31が基礎におかれる。重要なのは、比較器出力信号U_COMPのＬレベルからＨレベルへの移行か又はＨレベルからＬレベルへの移行の検出のみである。
アナログ／デジタル変換は、図２に示された開始ステップ20でスタートする。その後で比較器14の少なくとも１つのスイッチング閾値S_H,S_Lがわかる。この場合少なくとも１つのスイッチング閾値S_H,S_Lは比較電圧に相応する。第１の方法ステップ21では、コンデンサ電圧U_Cが、変換すべき電圧U_Xにもたらされる。変換すべき電圧U_Xは入力抵抗11（及び積分抵抗12）を介してコンデンサ10へ達する。入力抵抗11は、変換すべき電圧U_Xの変化が変換の間少なくとも近似的に変換に対して影響を与えない程度の大きさに選択される。またその他の構成で、コンデンサ10からの変換すべき電圧U_Xの完全な分離を後続の方法ステップにおいて行うことも可能である。第２の方法ステップにおいてはコンデンサ10が、電流制限素子12、例えば積分抵抗12を介して電圧源に接続される。この電圧源は、少なくとも１つのスイッチング閾値S_H,S_Lに相応する比較器14の比較電圧よりも高いか又は低い。積分抵抗12は、切換スイッチ13に接続される線路内に配設してもよい。それにより入力抵抗11は直接コンデンサ10に接続される。図示の実施例では、所定の電圧は一方ではマイクロプロセッサ17の正の作動電圧U₊であり、他方では負の作動電圧GNDである。
場合によっては問合せステップ22が設けられる。このステップでは切換スイッチ13が比較器出力信号U_COMPに依存して操作される。比較器出力信号がＨレベルを有している限り、切換スイッチ13は第11の分岐23において負の作動電圧GNDへ切換られる。比較器出力信号U_COMPがＬレベルを有している場合には、第２の分岐24において、切換スイッチ13が正の作動電圧U₊に切換られる。レベルの決定に対しては既に前述した前提が有効である。基本的には切換スイッチ13を比較器出力信号U_COMPに依存して操作させる必要はない。２つの電圧の間での連続的な強制的往復切換も適している。この場合は後続の第２の方法ステップにおいていずれにせよ比較器出力信号U_COMPのレベル変化が維持される。場合によって設けられる、切換スイッチ13の比較器出力信号U_COMPに依存した制御を用いることにより、後続の第２の方法ステップにおいて、スイッチング過程の後で常に比較器出力信号U_COMPのレベル変化が生じることが保障される。
第１の変換すべき電圧U_X1が、比較器出力信号U_COMPがＬレベルを有するくらいに小さいならば、第２の方法ステップにおいて、第２の分岐24によって切換スイッチが正の作動電圧U₊に接続される。第２に示されている第１の変換すべき電圧U_X1から出発してコンデンサ電圧U_Cは、第１の信号経過32に従って上昇する。比較器14の方法のスイッチング閾値S_Hに達した場合には、比較器出力信号U_COMPはＬレベルからＨレベルへ変更する。期間検出部15は、切換スイッチ13の正の作動電圧U₊への切換の間に上方の電圧閾値S_Hに達するまでの期間である。この期間は第１の変換期間T_Hに等しい。
以下の式が成り立つ。
S_H＝U_X1＋（U₊−U_X1）＊（１−exp（−T_KH/RC））… （３）
前記式（１）と（３）により以下の式が得られる。
SH＝U_X1＋（U₊−U_X1）＊（１−exp（−T_KH/RC））
＝U₊＊（１−exp（−T_KH/RC））
従ってU_X1に対して以下の式が得られる。
U_X1＝U₊＊（１−exp（T_H−T_KH/RC））
これにより第１の変換すべき電圧U_X1は、第１の変換期間T_Hにのみ依存することが得られる。その他の生じ得るパラメータは既知である。
変換すべき電圧U_Xが、比較器出力信号U_COMPがＨレベルを有するくらいに大きいならば、第２の方法ステップにおいて、第２の方法ステップの第１の分岐23によって切換スイッチ13が負の動作電圧GNDに切換られる。図５に示された信号経過33は、それに応じて第２の変換すべき電圧U_X2のもとで開始され、引き続きより低い電圧値に低下する。比較器14の下方のスイッチング閾値S_Lに達した場合には、比較器出力信号はＨレベルからＬレベルへ変化する。期間検出部15は、切換スイッチ13の切換とレベル変化との間に経過した期間を第２の変換期間T_Lとして検出する。
さらに以下の式が成り立つ。
S_L＝U_X2＊exp（−T_L/RC）… （４）
前記式（２）と（４）からさらに以下の式が成り立つ。
S_L＝U_X2＊exp（−T_L/RC）
＝Ｕ＋＊（−T_KL/RC）
従ってU_X2に対して以下の式が得られる。
U_X2＝U₊＊exp（（T_L−T_KL）/RC）
第２の変換すべき電圧U_x2は、それにより第２の変換期間T_Lだけにのみ依存する。その他のパラメータは既知である。
期間検出部15（これは結果信号として第１の変換期間T_Hか第２の変換期間T_Lを検出する）は、既に変換すべき電気信号に対する尺度であるこの期間を、結果信号16として有利にはマイクロプロセッサ17内でさらに、期間T_H又は例えば電圧出力又は電流出力に換算する計算部に供給する。指数関数の結果は有利にはテーブルによって求められる。このテーブルはここでは図示されていないマイクロプロセッサ17のメモリにファイルされている。

Claims (10)

1. 電圧をアナログ／デジタル変換するための方法において、
   第１のステップ（21）にて、その第１の端子が固定的な基準電位（GND）に接続されているコンデンサ（10）を、変換すべき電圧（U_X1,U_X2）まで充電し、該電圧（U_X1,U_X2）は、コンデンサ（10）の第２の端子に直接供給されるものであり、
   第２のステップにおいて、コンデンサ（10）の第２の端子を電流制限素子（12）を介して電圧源（U₊,GND）に接続させることによって再充電し、この場合コンデンサ（10）における電圧を比較電圧（S_H,S_L）と比較する比較器（14）が、電圧源（U₊,GND）の電圧の選択によって再充電の方向を定めており、
   第３のステップにおいて、コンデンサ（10）における電圧変化の期間（T_H,T_L）を比較電圧（S_H,S_L）に達するまで求め、
   前記求められた期間（T_H,T_L）を、変換すべき電圧（U_X1,U_X2）に対する尺度として評価することを特徴とする方法。
2. 前記比較器（14）に、上方の閾値（S_H）と下方の閾値（S_L）を生ぜしめるヒステリシスを設ける、請求の範囲第１項記載の方法。
3. 前記比較器（14）の少なくとも１つのスイッチング閾値（S_H,S_L）を先行する方法ステップにて学習させる、請求の範囲第１項記載の方法。
4. 電圧をアナログ／デジタル変換するための装置において、
   変換すべき電圧（U_X1,U_X2）がコンデンサ（10）の第２の端子に印加されており、該コンデンサ（10）の第１の端子は固定的な基準電位（GND）に接続されており、
   前記コンデンサ（10）は、再充電のために、切換スイッチ（13）と電流制限素子としての積分抵抗（12）を介して電圧源（U₊,GND）に接続可能であり、
   前記切換スイッチ（13）は、比較器（14）によって切換られており、該比較器（14）はコンデンサ（10）における電圧を比較電圧（S_H,S_L）と比較しており、この場合再充電の方向は電圧源（U₊,GND）の電圧の選択によって定められ、
   比較器出力信号（U_COMP）は、期間検出部（15）に供給され、該期間検出部（15）は、コンデンサ（10）における電圧変化の期間（T_H,T_L）を比較電圧（S_H,S_L）に達するまで求め、
   前記求められた期間（T_H,T_L）が、変換すべき電圧（U_X1,U_X2）に対する尺度として評価されることを特徴とする装置。
5. 変換すべき電圧（U_X1,U_X2）が入力抵抗（11）を介してコンデンサ（10）に接続可能である、請求の範囲第４項記載の装置。
6. 切換スイッチ（13）が高抵抗なスイッチング状態を有している、請求の範囲第４項記載の装置。
7. 電圧源（U₊,GND）の電圧が正又は負の作動電圧に相応している、請求の範囲第４項記載の装置。
8. 切換スイッチ（13）、比較器（14）、並びに時間検出部（15）がマイクロプロセッサ（17）内に含まれている、請求の範囲第４項記載の装置。
9. 比較器（14）が論理回路の入力側回路である、請求の範囲第４項又は８項記載の装置。
10. 前記入力側回路がマイクロプロセッサ（17）のインプットポートに含まれている、請求の範囲第９項記載の装置。

Images