JP3552779B2

JP3552779B2 - 位相差測定装置

Info

Publication number: JP3552779B2
Application number: JP06267695A
Authority: JP
Inventors: 晃森田; 弘幸吉村
Original assignee: Endress and Hauser Flowtec AG
Current assignee: Endress and Hauser Flowtec AG
Priority date: 1995-03-22
Filing date: 1995-03-22
Publication date: 2004-08-11
Anticipated expiration: 2019-08-11
Also published as: JPH08262075A

Description

【０００１】
【産業上の利用分野】
この発明は、２つの信号の特定周波数における位相差を測定する位相差測定装置、特にその誤差補正方法に関する。
【０００２】
【従来の技術】
従来、この種の補正方法としては、事前に専ら人間が介在することにより、測定する２つの信号のうちの一方を位相差測定部の２つの入力に同時に入れ、それを補正用信号として利用し、そのときの位相差測定部の測定値をオフセットとして取り扱い、測定中はそのオフセット分を測定値から差し引いて補正するようにしているのが普通である。
【０００３】
【発明が解決しようとする課題】
しかしながら、高精度が要求される位相差測定では、測定信号の周波数，振幅，ＤＣレベルの変化が位相差測定における誤差となっている。このため、補正に使用する基準位相差は同じ周波数，同じ振幅，同じＤＣレベルであることが必要となる。従来は、１つの信号を利用して位相差０の基準位相差（補正用信号）を作っているため、測定する信号の周波数，振幅が頻繁に変化する信号の位相差を測定する場合には、人が頻繁に基準位相差０に設定しなければならないことになる。また、この基準位相差を同一信号より生成しているため、２つの測定信号に振幅，ＤＣレベルをそれぞれ合致させることができず、誤差の原因ともなっている。さらに、測定する位相差が０°から大きく異なっている場合は、位相差０の基準では精度が十分に満たされないという問題もある。
したがって、この発明の課題は、位相差測定誤差を補正することにより、測定信号の周波数，振幅，ＤＣレベルが変化しても精度を確保し得るようにすることにある。
【０００４】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、２つの信号の特定周波数における位相差を測定する位相差測定装置において、
２つの測定信号の一方を利用し、測定信号と同じ周波数で１種類以上の位相差を設定可能な補正用信号を生成する補正用信号生成手段と、測定信号と補正用信号とを切り換える切換手段と、測定信号と補正用信号の各位相差を測定する位相差測定手段と、前記切換手段を制御して位相差測定手段からの測定値を補正する補正制御手段とを設けたことを特徴としている。
この請求項１の発明では、前記補正用信号生成手段は、前記２つの測定信号の一方を２値化する２値化手段と、その２値化された信号周波数を逓倍する逓倍手段と、その逓倍された出力にもとづき測定信号の一周期で一巡するアドレスを生成するアドレス生成手段と、このアドレス生成手段から出力されるアドレスで一周期の正弦波を表わすデータを予め格納した少なくとも１つの記憶手段と、この記憶手段から出力される正弦波データをアナログ信号に変換する２つのＤ／Ａ変換器とを含むことができる（請求項２の発明）。
【０００５】
上記請求項１または２の発明では、前記２つの測定信号の振幅をそれぞれ検出する第１，第２の振幅検出手段と、２つの補正用信号の振幅をそれぞれ検出する第３，第４の振幅検出手段と、第１振幅検出手段からの出力と第３振幅検出手段からの出力とを比較する第１の比較手段と、第２振幅検出手段からの出力と第４振幅検出手段からの出力とを比較する第２の比較手段と、各比較結果をもとに各測定信号と補正用信号の振幅を互いに一致させる１対の振幅制御手段とを付加することができ（請求項３の発明）、または、前記２つの測定信号のＤＣレベルをそれぞれ検出する第１，第２のレベル検出手段と、２つの補正用信号のＤＣレベルをそれぞれ検出する第３，第４のレベル検出手段と、第１レベル検出手段からの出力と第３レベル検出手段からの出力とを比較する第１の比較手段と、第２レベル検出手段からの出力と第４レベル検出手段からの出力とを比較する第２の比較手段と、各比較結果をもとに各測定信号と補正用信号のＤＣレベルを互いに一致させる１対のレベル制御手段とを付加することが可能である（請求項４の発明）。
【０００６】
また、請求項２の発明では、前記アドレス生成手段により生成されたアドレスをシフトするシフト手段と、そのシフト量を設定して少なくとも１種類以上の位相差信号を生成する設定手段とを付加することができ（請求項５の発明）、さらに、請求項１の発明では、前記位相差測定手段へ基準信号が入力されていることを、前記補正制御手段に対して通知する通知手段と、この通知手段による入力があったときの位相差測定手段の測定値を記憶する記憶手段と、その記憶値と位相差測定手段の測定値との差を求め、この差にもとづき基準信号で生じる位相差のキャンセルを行なう調整手段とを付加することができる（請求項６の発明）。
【０００７】
請求項７の発明では、２つの信号の特定周波数における位相差を測定する位相差測定装置において、
予め設定した周波数のディジタルクロックを生成するクロック生成手段と、そのクロックをもとに周期性を持つアドレスを生成するアドレス生成手段と、このアドレス生成手段により生成されたアドレスをシフトするシフト手段と、前記アドレス生成手段およびシフト手段により生成された一巡のアドレスで一周期の正弦波を表わすデータを予め格納した少なくとも１対の記憶手段と、この１対の記憶手段からそれぞれ出力される正弦波データをアナログ信号に変換する２つのＤ／Ａ変換器と、測定信号とＤ／Ａ変換器出力信号とを切り換える切換手段と、２つの測定信号の一方の周波数を検出する周波数検出手段と、２つの測定信号の振幅をそれぞれ検出する２つの振幅検出手段と、２つの測定信号のＤＣレベルをそれぞれ検出する２つのレベル検出手段と、周波数，Ｄ／Ａ変換器の振幅，ＤＣレベルおよびＤ／Ａ変換器の出力の位相差の関係を予め測定し補正データを求めて記憶しておき、測定時に測定信号に近い周波数，振幅，ＤＣレベルおよび位相差の条件から補正データを検索し補間する補正制御手段とを設けたことを特徴としている。
【０００８】
【作用】
２つの測定信号と同じ周波数，振幅，ＤＣレベルであるか、またはそのうちの１つの項目のみが同じで位相差が既知で一定な補正用信号源を、位相差測定器の補正装置に設けておき、請求項１の発明のように、時分割処理により補正用信号と測定信号を測定しながら補正するか、または請求項７の発明のように、予め補正用信号を測定して記憶しておいた補正データにより補正し、周波数，振幅，ＤＣレベルの少なくとも１つが変化した場合の誤差を補正し得るようにする。
また、請求項２または５の発明のようにすることにより、補正用信号の位相差を任意に設定可能とし、さらに、請求項３の発明のようにすることにより、測定信号と補正用信号の振幅（ＡＣレベル）を一致させるか、もしくは請求項４の発明のようにすることにより、測定信号と補正用信号のＤＣレベルを一致させるようにする。加えて、請求項６の発明の如くすることにより、オフセット調整を可能とする。
【０００９】
【実施例】
図１はこの発明の第１実施例を示すブロック図である。
同図において、１はコンパレータ、２は逓倍回路としてのＰＬＬ（フェーズ・ロック・ループ）回路、３Ａ〜３Ｄは振幅検出回路、４Ａ，４Ｂは直流（ＤＣ）レベル検出回路、５Ａ，５ＢはＤＣレベル比較回路、６Ａ，６Ｂは切換器としてのリレー、７は位相差測定部、８は補正制御装置、９Ａ，９Ｂは振幅比較一致回路、１０Ａ，１０ＢはＤＣレベル制御回路、１１はアドレス生成回路、１２はアドレスシフト回路、１３は取り込みタイミング生成回路、１４Ａ，１４ＢはサインテーブルとしてのＲＯＭ、１５Ａ，１５Ｂはディジタル／アナログ（Ｄ／Ａ）変換器、１６Ａ，１６Ｂは振幅制御回路である。
【００１０】
測定信号１，２として同一周波数の正弦波を入力し、その２つの信号の位相差を求める場合の例である。ここでは、２つの測定信号のうちの測定信号２を、コンパレータ１によりその中心値においてコンパレートした信号を、ＰＬＬ回路２で例えば１６３８４倍に逓倍する。この信号をもとに、アドレス生成回路１１は１６３８４個のアドレスを生成し、このアドレスによりＲＯＭ１４Ａ，１４Ｂからデータを読み出す。
【００１１】
このとき、ＲＯＭ１４Ａ，１４Ｂには、１６３８４アドレスで１周期となるような正弦波の振幅値データを入れておくこととする。また、その値の大きさは、分解能を上げるために表現できるビット数をフルに使用して規格化してあるものとする（８ビットデータの場合、０から２５５まで使用するということ）。さらに、ＲＯＭ１４Ａと１４Ｂの位相差は、補正制御装置８からの位相差設定信号をもとに、ＲＯＭ１４Ａのアドレスをアドレスシフト回路１２によってシフトし、参照するデータをＲＯＭ１４Ａと１４Ｂとで互いにずらすことにより実現する。この位相差の設定分解能はＰＬＬ回路２の倍率によって決定され、この例では３６０度／１６３８４＝０．０２１９７３度である。
【００１２】
ＲＯＭ１４Ａ，１４Ｂから出力される、位相差設定信号に対応した位相差を持つディジタルデータはＤ／Ａ変換器１５Ａ，１５Ｂに与えられ、ここでアナログ信号に変換されて補正用信号となる。このとき、Ｄ／Ａ変換器１５Ａ，１５Ｂの出力信号の同期をとるため、ＰＬＬ回路２からの出力によりタイミング生成回路１３にて作られる取り込みタイミング信号が利用される。
【００１３】
こうして、Ｄ／Ａ変換器１５Ａ，１５Ｂの出力には、位相差設定信号に対応した位相差を持つ信号が生じることになるが、補正に使用するにはその振幅も測定信号に合わせる必要がある。その調整は、Ｄ／Ａ変換器の振幅基準信号を変化させて、１ビット当たりの大きさ（例えば電圧）を変更する方法を採用する。これは、振幅のみを変化させ、信号の位相差（時間遅れ）を変化させることはない点を利用するものである。
【００１４】
そこで、測定信号１，２については振幅検出回路３Ａ，３Ｂにより振幅を検出し、Ｄ／Ａ変換器１５Ａ，１５Ｂからの振幅を振幅検出回路３Ｃ，３Ｄによりそれぞれ検出する。そして、振幅検出回路３Ａと３Ｃの信号を振幅比較一致回路９Ａで、また、振幅検出回路３Ｂと３Ｄの信号を振幅比較一致回路９Ｂでそれぞれ比較し、測定信号とＤ／Ａ変換器出力（補正用信号）の振幅誤差を求める。振幅制御回路１６Ａ，１６Ｂではこれらの誤差をもとに、Ｄ／Ａ変換器１５Ａ，１５Ｂの振幅基準信号（ＴＯＰ側）を制御し、誤差が小さくなるようにする。
【００１５】
以上が、信号の振幅（ＡＣ：交流成分）の大きさを合わせるメカニズムであるが、これと同様にしてＤＣレベル検出回路４Ａ〜４Ｄ，ＤＣレベル比較回路５Ａ，５ＢおよびＤＣレベル制御回路１０Ａ，１０Ｂ等により、測定信号とＤ／Ａ変換器出力（補正用信号）のＤＣ的な大きさ、つまり信号の中心またはＤＣレベルを合わせる。信号のＤＣレベルは、Ｄ／Ａ変換器に対する振幅基準信号のＴＯＰとＢＯＴＴＯＭの差を一定にしたまま、平行にシフトすることで調節する。
このようにして作られたＤ／Ａ変換器出力（補正用信号）は、測定信号１，２とは周波数，振幅およびＤＣレベルが同一で、位相差は位相差設定信号に対応した既知の値となっている。したがって、この信号を用いて位相差測定部７の補正を行なうわけである。
【００１６】
図２は補正手順を示すフローチャートである。
これは、位相差設定信号がα１，α２のときの補正信号α１’，α２’および測定信号（位相差をα’とする）の３つを、時分割で交互に測定する。その切り換えは、補正制御装置８により位相差設定信号とリレー切換信号とを制御することにより、行なう。この場合、測定信号の位相差が変化したときの応答性を低下させないよう、補正信号（位相差α１’とα２’）の測定時間は、補正精度を満たす範囲で測定信号（α’）の測定時間に比べて十分小さくするものとする。
【００１７】
このようにして、位相差α１’，α２’，α’を測定し、これらの測定結果をもとに、図３に示すような補正をする。なお、位相差α１’，α２’は測定する位相差の上限，下限に対応していることが、精度的な面からも望ましい。
図３の横軸は位相差測定部７により得られた測定結果α１’，α２’，α’を表わし、縦軸は設定した位相差α１，α２と補正により得られる測定結果αを表わしている。図３において、既知なのはα１’，α２’，α’，α１，α２であり、これらをもとにαを求める。具体的には、（α１’，α１）と（α２’，α２）の２点を通る直線を求め、その直線上にある横軸の値がα’に対応する点の縦軸の値αを求める。こうして求めたαは、周波数，振幅，ＤＣレベル変化によって生じる位相差測定誤差を補正した、測定信号の正確な位相差となる。
【００１８】
以上のように補正すれば、周波数，振幅，ＤＣレベルによる誤差の影響を除去することができるが、測定信号１，２の間にオフセット的な位相差が生じていることがあり、位相差測定のアプリケーションによっては、測定信号１，２に一定の位相差がある場合の測定結果が、位相差０になることを要求する場合がある。その対策としては、基準とする一定の位相差信号が測定信号１，２として入力されているときを基準０信号であるとして、入力装置により補正制御装置８に伝え、そのときの補正済データを補正制御装置８内の不揮発性メモリ８等に記憶しておき、その値を補正済データに対して一律に引き算することで対応する。
【００１９】
上記の第１実施例では、測定信号と補正信号を時分割で切り換えて周波数，振幅，ＤＣレベル変化による誤差成分を除去しているが、測定信号の位相差が急激に変化するアプリケーションでは、時分割処理による応答性の低下が問題となる可能性がある。そこで、第２実施例として、予め補正で使用するデータを１通り取得しておき、これにもとづき位相差測定の補正を行なう、いわゆるオフライン式の例について示す。この方法は、測定前の補正データ取得に時間が掛かることと、経年変化を補正できない不利はあるが、測定結果の応答性はほとんど低下しない利点を有している。
【００２０】
図４にその第２実施例を示す。
ここでは、補正用信号の周波数は水晶発振器２０の発振周波数（ＯＳＣ）、分周器２２Ａ，２２Ｂの比率（Ｎ／Ｍ）、Ｄ／Ａ変換器から出力される正弦波１周期に必要なアドレス生成回路１１のクロック数（ＣＹＣ）などによって決定される。つまり、補正用信号の周波数ｆ＝ＯＳＣ＊（Ｎ／Ｍ）／（ＣＹＣ）である。補正用信号の振幅，ＤＣレベルおよび位相差の制御方法は第１実施例と同じであるが、振幅，ＤＣレベルのコントロールなどを、補正制御装置８により行なっている点が第１実施例と異なっている。
【００２１】
補正制御装置８は上述のように、測定に使用する範囲の補正データをその測定前に予め取得しておくようにする。この補正データは補正用信号の周波数，振幅，ＤＣレベルおよび位相差という４次元のテーブルになるため、各次元のサンプル数を増やすと、極端に補正データがぼう大となるので、各次元のサンプル数を減らしておく必要がある。このため、補正データにはすべての測定時の条件と完全に一致するものはないので、この場合は、補正データに記録してある各条件のうちそれぞれの次元で近接している２つのデータより直線補間する方法をとり、補正データ数を増やすことなく補正精度を向上させる。
このようにして、検索，補間した補正データを位相差測定部７の位相差測定値から差し引くことで、周波数，振幅，ＤＣレベルによる誤差の補正を行なうことができる。
【００２２】
上記第１，第２実施例はリアルタイム性という意味の相違はあるが、本質的には周波数，振幅，ＤＣレベルによる誤差を補正するものである。次の第３実施例は周波数変化による誤差だけしか補正できないが、回路構成を簡単化し得る利点を有している。これは、周波数変化による誤差が支配的で、振幅，ＤＣレベル変化による誤差がほとんど生じないような場合の、位相差測定値の補正時に利用して好適である。図５にその構成例を示す。
【００２３】
すなわち、測定信号のうちの一方をゲイン１倍の差動アンプ３１の＋側入力に接続し、−側入力は接地しておく。そして、補正制御装置８からリレー６Ａ，６Ｂを制御して測定信号と差動アンプ３１による補正信号とを時分割で切り換え、補正信号の測定結果を位相差０または１８０度の基準とし、測定信号の位相差を補正するものである。
【００２４】
この例は、位相差１８０度の基準信号発生器として差動アンプ３１を使用しているが、この他に位相差１８０度の基準信号発生器としてはトランスが考えられる。また、容易に作れる基準信号としては、一方の測定信号を位相差測定部の両方の入力端子に接続し、位相差０度の基準信号とすることが考えられる。基準信号の位相差として０度を使用するか、１８０度を使用するかは測定する位相差に近いことや、補正する精度や追加する回路規模等から判断すれば良い。いずれの場合でも、測定信号の周波数，振幅，ＤＣレベルの変化により基準信号の位相差が変化する大きさは、補正する位相差測定部の誤差よりも十分に小さいものを選ぶ必要がある。
【００２５】
【発明の効果】
この発明によれば、以下のような効果を期待することができる。
２つの測定信号と同じ周波数，振幅，ＤＣレベルか、またはそのうちの１つの項目のみが同じで位相差が既知の一定な補正用信号源を、位相差測定器の補正装置に設けておき、請求項１の発明のように、時分割処理により補正用信号と測定信号を測定しながら補正するか、または請求項７の発明のように、予め補正用信号を測定して記憶しておいた補正データにより補正することで、周波数，振幅，ＤＣレベルの少なくとも１つが変化した場合の誤差を補正し得るようにする。
また、請求項２または５の発明のようにすることで、補正用信号の位相差を任意に設定可能とし、さらに、請求項３の発明のようにすることで、測定信号と補正用信号の振幅（ＡＣレベル）を一致させるか、もしくは請求項４の発明のようにすることで、測定信号と補正用信号のＤＣレベルを一致させるようにする。加えて、請求項６の発明の如くすることで、オフセット調整も可能となる。
【図面の簡単な説明】
【図１】この発明の第１実施例を示すブロック図である。
【図２】図１に示す補正制御装置の処理手順を示すフローチャートである。
【図３】図１に示す補正制御装置の処理方法を説明するための説明図である。
【図４】この発明の第２実施例を示すブロック図である。
【図５】この発明の第３実施例を示すブロック図である。
【符号の説明】
１…コンパレータ、２…ＰＬＬ回路、３Ａ〜３Ｄ…振幅検出回路、４Ａ〜４Ｄ…ＤＣレベル検出回路、５Ａ，５Ｂ…ＤＣレベル比較回路、６Ａ，６Ｂ…リレー、７…位相差測定部、８…補正制御装置、９Ａ，９Ｂ…振幅比較一致回路、１０Ａ，１０Ｂ…ＤＣレベル制御回路、１１…アドレス生成回路、１２…アドレスシフト回路、１３…取り込みタイミング生成回路、１４Ａ，１４Ｂ…ＲＯＭ、１５Ａ，１５Ｂ…Ｄ／Ａ、１６Ａ，１６Ｂ…振幅制御回路、２０…周波数検出回路、２１…水晶発振器、２２Ａ，２２Ｂ…分周器、２３…位相比較器、２４…ＶＣＯ３１…差動アンプ。

Claims

２つの信号の特定周波数における位相差を測定する位相差測定装置において、
２つの測定信号の一方を利用し、測定信号と同じ周波数で１種類以上の位相差を設定可能な補正用信号を生成する補正用信号生成手段と、測定信号と補正用信号とを切り換える切換手段と、測定信号と補正用信号の各位相差を測定する位相差測定手段と、前記切換手段を制御して位相差測定手段からの測定値を補正する補正制御手段とを設けたことを特徴とする位相差測定装置。
前記補正用信号生成手段は、前記２つの測定信号の一方を２値化する２値化手段と、その２値化された信号周波数を逓倍する逓倍手段と、その逓倍された出力にもとづき測定信号の一周期で一巡するアドレスを生成するアドレス生成手段と、このアドレス生成手段から出力されるアドレスで一周期の正弦波を表わすデータを予め格納した少なくとも１つの記憶手段と、この記憶手段から出力される正弦波データをアナログ信号に変換する２つのＤ／Ａ変換器とを含むことを特徴とする請求項１に記載の位相差測定装置。
前記２つの測定信号の振幅をそれぞれ検出する第１，第２の振幅検出手段と、２つの補正用信号の振幅をそれぞれ検出する第３，第４の振幅検出手段と、第１振幅検出手段からの出力と第３振幅検出手段からの出力とを比較する第１の比較手段と、第２振幅検出手段からの出力と第４振幅検出手段からの出力とを比較する第２の比較手段と、各比較結果をもとに各測定信号と補正用信号の振幅を互いに一致させる１対の振幅制御手段とを付加したことを特徴とする請求項１または２のいずれかに記載の位相差測定装置。
前記２つの測定信号のＤＣレベルをそれぞれ検出する第１，第２のレベル検出手段と、２つの補正用信号のＤＣレベルをそれぞれ検出する第３，第４のレベル検出手段と、第１レベル検出手段からの出力と第３レベル検出手段からの出力とを比較する第１の比較手段と、第２レベル検出手段からの出力と第４レベル検出手段からの出力とを比較する第２の比較手段と、各比較結果をもとに各測定信号と補正用信号のＤＣレベルを互いに一致させる１対のレベル制御手段とを付加したことを特徴とする請求項１または２のいずれかに記載の位相差測定装置。
前記アドレス生成手段により生成されたアドレスをシフトするシフト手段と、そのシフト量を設定して少なくとも１種類以上の位相差信号を生成する設定手段とを付加したことを特徴とする請求項２に記載の位相差測定装置。
前記位相差測定手段へ基準信号が入力されていることを、前記補正制御手段に対して通知する通知手段と、この通知手段による入力があったときの位相差測定手段の測定値を記憶する記憶手段と、その記憶値と位相差測定手段の測定値との差を求め、この差にもとづき基準信号で生じる位相差のキャンセルを行なう調整手段とを付加したことを特徴とする請求項１に記載の位相差測定装置。
２つの信号の特定周波数における位相差を測定する位相差測定装置において、
予め設定した周波数のディジタルクロックを生成するクロック生成手段と、そのクロックをもとに周期性を持つアドレスを生成するアドレス生成手段と、このアドレス生成手段により生成されたアドレスをシフトするシフト手段と、前記アドレス生成手段およびシフト手段により生成された一巡のアドレスで一周期の正弦波を表わすデータを予め格納した少なくとも１対の記憶手段と、この１対の記憶手段からそれぞれ出力される正弦波データをアナログ信号に変換する２つのＤ／Ａ変換器と、測定信号とＤ／Ａ変換器出力信号とを切り換える切換手段と、２つの測定信号の一方の周波数を検出する周波数検出手段と、２つの測定信号の振幅をそれぞれ検出する２つの振幅検出手段と、２つの測定信号のＤＣレベルをそれぞれ検出する２つのレベル検出手段と、周波数，Ｄ／Ａ変換器の振幅，ＤＣレベルおよびＤ／Ａ変換器の出力の位相差の関係を予め測定し補正データを求めて記憶しておき、測定時に測定信号に近い周波数，振幅，ＤＣレベルおよび位相差の条件から補正データを検索し補間する補正制御手段とを設けたことを特徴とする位相差測定装置。