JPS60157014A - エンコ−ダ読取信号の内挿方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、エンコーダ読取信号の内挿方法および装置に
関する。殊に、本発明は、エンコーダから得られる少く
とも２つの周期的波形信号をもとに高分解能の測定を可
能にする内挿方法および装置に関する。

（従来技術） 測長あるいは測角のための器械において自動読取を行う
ためのエンコーダは、検出部から位相が９０°異なる正
弦波に近い２つの信号を発生ずる。

そして、エンコーダの演算処理部では、この２つの信号
を組合せて種々の位相の信号を形成し、それらの信号が
ゼロになる点を計数することにより基準位置からの変位
量を得ている。この方法では、測定の精度すなわち分解
能は、信号の数を増加させることにより高められるので
あるが、現実にはゼロ値検出回路のオフセット電圧ある
いはドリフトなどのために分解能を大巾に高めることが
できない。

（発明の目的） 本発明は、従来の方法におけるような制約がなく、分解
能を飛躍的に高めることができるようなエンコーダ読取
信号の内挿方法および装置を提供することを目的とする
。

（発明の構成） 本発明によるエンコーダ読取信号の内挿方法は、位置変
化に応じてエンコーダ検出部から得られる、互いに位相
の異る複数の周期的波形信号により移動位置を検出する
だめのものであって、周期的波形信号の値がゼロになる
点によって一つの波形信号の一周期を複数の内挿区間に
分割するとともに、一つの内挿区間に一方が正で他方が
負となる２つのほぼ同方向に変化すべき信号が存在する
ようにし、測定点を含む内挿区間における該測定点の位
置を、該測定点における上記同方向に変化する２つの信
号の値Ｘｐ　、Ｙｐ　と、前記内挿区間の長さをエンコ
ーダの位置変化量で示される量αとから該内挿区間内の
測定点の移動量ｌを、式（Ｘｐ／（Ｘｐ　Ｙｐ　）　）
αに基づく演算を行なってめることを特徴とする。

本発明の内挿方法は、−周期内の内挿を各信号がゼロに
なる位置に従って各内挿区間に分割し内挿区間において
選ばれる２つの信号の直線性に着目したものであり、そ
の信号変化が直線性を失なう部分では測定誤差を生ずる
ことが考えられる。

この誤差の可能性を防ぐためには、２つのエンコーダ検
出信号の加算および減算により合成信号すなわち仮想信
号を形成し、４５°位相差の信号を得て、上口値に近い
部分すなわち直線性の高い信号部分のみを用いるように
すればよい。また、本発明の内挿方法においては、測定
点を含む内挿区間で選ばれる２つの信号の判別により、
その内挿区間が内挿される一周期のうちの何番目のもの
であるかを知ることもできる。

さらに、本発明は、上述したような内挿方法を実施する
装置をも提供する。すなわち、本発明の装置は、周期的
に変動する少くとも２つの信号をもとに移動位置を検出
するためのものであって、信号の各々がゼロになる点に
よって分割した複数の内挿区間のうちの測定点を含む内
挿区間において一方が正で一方が負でありかつほぼ同一
方向に変化する２つの信号のうちの一方の信号の値から
他方の信号の値を減じて減算信号を発生する減算手段と
、前記一方の信号の値を前記減算信号で割り除算信号を
発生する除算手段と、前記除算信号にあらかじめ定めら
れた係数を掛けて内挿結果を得る乗算手段とからなるこ
とを特徴とする。

（発明の効果） 本発明においては、複数の信号のゼロ点により分割され
る内挿区間において、測定点の位置が、その内挿区間で
選ばれる２つの信号の値を基にした仕例演算式により算
出されるので（従来のように信号のゼロ点の計数を行な
うものに比し、分解能を大巾に高めることができる。

（実施例の説明） 以下、本発明の実施例を図について説明する。

〈内挿の原理〉 」１位測定 エンコーダの検出部は、従来の装置と同様に位相が９０
°異る２つの正弦波に近い波形の信号を発生する。その
うち一つの信号波形について、測定点までの波形の数を
数えることにより、上位測定を行う。

中位測定 測定点を含む一周期を複数の内挿区間に分割し、測定点
が含まれる内挿区間を検出する。このためには、エンコ
ーダの検出部が発生する２つの信号波形と、これら信号
波形の一方の反転信号が用いられる。第１図に、エンコ
ーダ検出部の信号波形およびその反転信号を三角波に近
似して示す。図において、エンコーダ検出部の出力信号
はａ、ｂで示され、信号ａの反転信号が１で示される。

信号ａ、ｂのゼロクｏス点ａ　Ｏ＋　ｂ　ｏ　＋　ａ　
ｌ　＋、　ｂ　Ｉ＋　８２により、測定点を含む一周期
が４個の内挿区間０．１．２．３　に分割される。後述
するように、エンコーダ検出部からの信号によりさらに
多くの仮想信号を形成すると、内挿区間はもっと細がく
分割できる。

このようにして分割された内挿区間のうら、との内挿区
間に測定点ｐが含まれているがを検出することにより、
中位測定が行われる。このために各内挿区間を決める２
つの信号を対として順次選択（以下これを走査という）
し、一方が正で他方が負になるまでの走査回数ｎを得、
測定点ｐが含まれる内挿区間の番号Ｎｐ　（信号ａのゼ
ロクロス点ａ、から測定点ｐを含む内挿区間までの内挿
区間の個数を意味する）をめる。たとえば、第１図の例
では、次表のような信号組合せと走査回数が得られる。

Ｘ信号　Ｙ信号　走査回数 ａ　ｂ　Ｏ ｂ　ａ　１ 信号組合せが王道のばあいには、３番目に発生ずる信号
組合せの走査回数には２とし、信号組合せが回通のばあ
いには、３番目および４番目に発生ずる信号組合せの走
査回数ｎは、それぞれ２および３とする。このようにし
て辱られる走査回数ｎから、測定点ｐを含む内挿区間Ｎ
ｐを演算する。

すなわち、内挿区間を決める一対の信号のうち、位相が
進んだガの信号をＸ信号とし、遅れた方の２　信号をＹ
信号として、Ｘ信号が正でＹ信号が負のばあいにはＮ、
＝ｎにより、またＸ信号が負でＹ信号が正のばあいには
Ｎｐ＝ｎ＋　ＮＭ　／２　（ただしＮ。は−周期内の内
挿区間の数）により内挿区間番号Ｎ、を得ることができ
る。たとえば、第１図の測定点ｐの場合、Ｘ信号をａ、
Ｙ信号をｂに選択した時、すなわち走査回数ｎ＝ｏの時
はＸ信号は正、Ｙ信号は負の信号が得られる。従って〜
、−、ｎ＝Ｑとなる。また測定点がｐ′の位置にある場
合は、Ｘ信号をす、Ｙ信号をｉと選択した時、すなわち
走査回数ｎ＝ｌの時はＸ信号に負、下位測定 中位測定において分割された内挿区間のうち、測定点が
含まれる内挿区間において、該測定点がどの位置にある
かを知ることにより、内挿の行われる一周期の中での測
定点の位置を高分解能で検出するものである。一つの内
挿区間の大きさをエンコーダの回転角また移動量で示し
た値をαとすると、測定点を含む内挿区間の始点は、内
挿が行われる一周期の始点ａ、からαＮｐだけ離れた位
置にある。そして、測定点を含む内挿区間において、中
位測定の項で述べたようにして選ばれる２つの信号すな
わちＸ信号、Ｙ信号はほぼ平行である、と考えてよいが
ら、内挿区間の始点から測定点までの回転角または移動
量ｌは、次式で表すことができる。

ここに、Ｘ、　、Ｙ、はＸ信号およびＹ信号の測定点ｐ
における値とする。

したがって、内挿の行われる一周期の始点ａ。がら測定
点ｐまでの回転角または移動量βは、次式％式％ 実際のエンコーダでは、光の回折現象や平行光以外の光
による影響などにより理想的な三角波は得られぴい。そ
して、これらの影響が大きければ大きいほど波形が正弦
波に近づく、このため、ゼロクロス点近傍を除いて直線
性がくずれるので、２つの波形を合成して仮想の信号を
作り、これらの信号のうちゼロクロス点近傍のもののみ
を使うようにすることが望ましい。一般に、エンコーダ
検出部からは９０°異なる２つの信号が出力され、ａ＝
Ａ−ｓｉｎ　θ＋Ｏａ で表される。ここでΔ＞Ｏ，Ｂｏｏであり、ｏ８とＯｂ
　は信号ａ、ｂそれぞれのゼロレベルのメツセラ“ト値
を示し、ここでは０６　二〇、二〇々する。

２つの信号を合成した信号１は、 ｌ＝　ａ　Ｋａ　十ｂ　Ｋｂ　＝　Ｋａ　Ａ　−ｓ＋ｎ
　θ＋で表される。ここで、Ｋ、、に、は２つの信号ａ
。

ｂを加える時の割合を定める係数である。

（４）式は次のように表される。

（５）式からＫａ、Ｋ、を適当に設定することにより、
任意の正弦波を得ることが可能である、ということが理
解される。Ａ＝Ｂとし、 が得られる。これらの波形を第２図に示す。

このような仮想信号を用いることにより、信号の一周期
をさらに細かな内挿区間に分割でき、直線精度の高い信
号部分のみを使用して内挿の精度を高めることができる
。

〈振幅とゼロレベルの補正〉 すでに述べたとおり、内挿は２つの信号レベルの検出に
より、行うものであり、２つの信号のゼロレベルや両者
の振幅の関係は常に一定であることが重要である。しか
しながら、実際のエンコーダ検出部から得ら“れる２つ
の信号は、発光ダイオードの光量変化や温度変化にとも
なうゼロレベルの変化すなわちドリフトとか移動板とス
データ板の間隔変化による振幅の変化などがあり、さら
にはパターンの不均一によるゼロレベルの変化や振幅の
変化を伴うのが普通である。したがって、エンコーダ検
出部から得られる信号を用いて直接内挿読取を行うと、
それらゼロレベル変化や振幅変化が影響して高精度な結
果が得られなくなる恐れがある。したがって、正確度が
高い測定結果を得るためには、信号の振幅とゼロレベル
の補正を行うことが必要である。

エンコーダ検出部から得られる二つの信号は、いずれも
正弦波に近い波形をもら、位相は互いに９０°だけ異な
っているが、二つの信号がこのような関係にあるばあい
、一方の信号が上口値のとき他方の信号は最大または最
小の値すなわち極値をとり、また各々の信号はゼロ値近
傍で最大の変化率を、極値近傍で最少の変化率を示すこ
とになる。

このような点にＢ　ＩＩ’ｌすると、互いの信号を利用
して各信号の極値を１分ることが可能となる。さらに詳
細に述べると、たとえば第２図において、信号ａ、ｂは
ともに正弦波形であり、信号しは信号ａに対し位相が９
０°だけ遅れている。そして、信号ａのセロクロス点ａ
。においでは信号すは最小値となり、セロクロス点ａ１
において最大値となる。同様に、信号すのゼロクロス点
す。、　ｂ＋において信号ａはそれぞれ最大値、最小値
をとる。そこで、一方の信号のゼロクロス点を検出し、
そのときの他方の信号の値をその信号の極値と考えてよ
い。このばあい、信号のゼロレベルの変動の影響が入る
が、信号の変化率は極値近傍で最小となるので、その誤
差は極めて小さい。

第（３）式で示される信号ａ、ｂの極値をそれぞれａｌ
ｌｌａＸ　＋ａｍｉ。＋　ｂｍａＮ　＋ｂｍｉ。とする
と、信号ａの振幅ＡとゼロレベルＯａ　は、 ど で表され、また信号すの振幅Ｂとゼｌ」レベル０１゜は
、 で表される。したがって、ゼロレベルの補正は、信号ａ
からＯａ　を減じ、また信号すからｏｂ　を減じること
で行えばよい。２つの信号の振幅バラ、ンスの補正は、
ＡとＢの比からゼロレベルの補正された２つの信号の一
方を補正する。つまり、信号（ｂ−Ｏｂ）にΔ／Ｂを乗
じるか、あるいは信号（ａ−〇、）にＢ／Ａを乗じるこ
とにより補正を行う。この補正の関係を式で示すと 又は、 となる。

このようにして補正された２つの信号ａ’、ｂ’はゼロ
レベルが真の零となり、振幅がともにＡ。

Ｂのいずれかになる。したがって、ゼロレベルの変化や
振幅のバランス変化を有する２つの信号は、補正後にお
いてゼロレベルの変化がなく、また両信号の振幅の関係
が常に一定に保たれる。

〈具体的な構成〉 全体構成 第３図は本発明を実施した制御回路の一例を示すもので
ある。図示された制御回路は、測定部１０゜補正部２０
．仮想信号発生部３ｏおよび内挿部４゜からなる。

測定部１０ 測定部１０は信号ａを人力きする比較器ＣＭＰＩと信号
すを人力する比較器ＣＭＰ２を有する。これら比較器Ｃ
ＭＰＩ　、　ＣｕＦ２は第５図に示すように、それぞれ
の入力信号を、その信号のゼロクロス点に立し」二りあ
るいは立ち下りを有する矩形波に変換する。

比較器ＣＭＰＩ　、　ＣｕＦ２の出力は方向判別器ＲＬ
に与えられる。方向判別器ＲＬは比較器ＣＭＰ、１　、
　ＣｕＦ２がらの矩形波信号の位相関係からエンコーダ
の移動方向あるいは回転方向が右方向であるか、左方向
であるかを判別し、たとえば右方向であるばあいには出
力端子［ＪＰに、左方向であるばあいには出力端子ＤＮ
に出力パルスを発生する。方向判別器ＲＬの出力は、比
較器ＣＭＰＩ　、　ＣｕＦ２の出力である矩形波の一方
、たとえば位相が進んだ方の矩形波に対応したパルスの
形であり、この出力はアップダウンカウンタ口ＤＣに人
力され、パルス数が計数される。

この計数によりエンコーダの移動量が測定できる。

アップダウンカウンタＵＤＣの出力は制御部ＣＴＬ　に
与えられ、制御部ＣＴＬはカウンタＩＩＤＣの出力を回
転角度あるいは直線移動量に換算しこれを後述する内挿
読取による演算結果と合成して表示部ＤＳＰに表示する
。

補正部２０ 補正部２０は、信号ａを入力とするサンプルホールド回
路５ｔ（１，ＳＨ２と、信号すを入力とするシンプルホ
ールド回路ＳＨ３，，５）１４を有する。さらに、測定
部１０の比較器ＣＭＰＩの出力を受けるパルス発生器Ｐ
Ｏ３Ｉと比較器ＣＭＰ２の出力を受けるＰＯ３２とが設
けられる。このパルス発生器は、第４図に示すようにエ
クスクル−シブオア回路２１を有し、このエクスクル−
シブオア回路２１の一方の入力端子には比較器の矩形波
出力がそのまま与えられ、他方の入力端子には比較器出
力が抵抗２２を介して接続され、この抵抗２２とエクス
クル−シブオア回路２１の入力端子との接続部はコンデ
ンサ２３を介して接地される。このパルス発生器ＰＯ８
Ｉ　、　ＰＯ３２は、比較器ＣＭＰＩ、　ＣｕＦ２の出
力の立ち上り点および立ち下り点で立ち上るパルス出力
を発生する。すなわち、パルス発生器　ＰＯ３Ｉは信号
ａのゼロクロス点でパルスを発生し、パルス発生器ＰＯ
３２は信号すのゼロクロス点でパルスを発生する。

パルス発生器ＰＯ３２の出力は、２個のアンドゲート△
１．Δ２の各一方の入力端子に接続される。

アントゲ−）ＡＩの他方の入力端子は比較器ＣＭＰＩの
出力に接続され、アンドゲートΔ２の他方の入力端子゛
はインバータ１１を介して比較器ＣＭＰＩの出力に接続
される。したがって、アントゲ−）ＡＩは、第５図に示
すように、信号すがゼロクロス点にあるとき、すなわち
信号ａが極値となるときであって、しかも信号ａが正の
値をとるときに出ヵを発生する。換言すれば、アンドゲ
ートＡ１は、信号ａが最大値をとるときに出力を発生す
る。同様に、アンドゲートΔ２は、信号すが最小値をと
るときに出力を発生する（第５図）。これらアンドゲー
トΔ１．Δ２の出力は、それぞれサンプルホールド回路
ＳＨＩ、ＳＨ２に入力される。

同様にして、パルス発生器ＰＯ３Ｉの出力は、２個のア
ンドゲートΔ３．Δ４の各一方の入力端子に接続され、
アントゲ−）Ａ３の他方の入力端子は直接に、アンドゲ
ートΔ４の他方の入力端子はインバータＩ２を介して、
比較器ＣＭＰ２の出力にそれぞれ接続されている。アン
トゲ−）Ａ３は信号すが最大値のときに、アントゲ−）
Ａ４は信号すが最小値のときに出力を発生する（第５図
）。そして、アントゲ−）Ａ３．Ａ４の出力は、それぞ
れ勺ンプルホールド回路ＳＨ３，３Ｈ４に入力される（
第５図）。

サンプルホールド回路ＳＤＩ　は、アンドゲートＡ１か
らパルスを受けたときに信号ａをサンプルし、パルス入
力がない期間はサンプルされた信号をそのままホールド
する。したがって、サンプルホールド回路ＳＨＩ　は、
信号ａのほぼ最大値すなわち信号ａｍａｘ　を出力する
。同様に、サンプルホールド回路ＳＨ２は信号ａのほぼ
最小値である信号ａｍｌ。

を、サンプルホールド回路ＳＨ３，５１１４は信号すの
ほぼ最大値およびほぼ最小値であるｂｍａ）ｌ　＋　１
１ｍ１ｎをそれぞれ出力する。このようにしてサンプル
される信号の最大値および最小値は、信号のゼロレベル
の変動の影響を受けるので、真の最大値および最小値と
は異なるが、前述したように、極値付近での信号レベル
の変化率は非常に小さいので、その誤差は微少である。

したがって、以下の説明では、このサンプルされた信号
を最大値または最小値として取扱う。

サンプルホールド回路ＳＨＩ、ＳＨ２の出力は加算器へ
ＤＩ　の二つの入力端子にそれぞれ接続され、両者の加
算値である加算器Ａｌの出力は減算器ＳＢ２　の負側入
力端子に与えられる。減算器ＳＢ２の正側入力端子には
信号ａが人力され、減算器５ＩＪ２　は信号ａから加算
器ＡＤＩ　の出力を減じた値の出力を発生ずる。また、
サンプルホールド回路ＳＨＩ、　５ＩＩ２の出力は、減
算器ＳＢＩ　の正側および負側の入力端子に接続される
。同様に、サンプルホールド回路Ｓ　Ｈ３。

５１１４　の出力は加算器へ０２に入力され、両者の加
算値である加算器ＡＤ２の出力は減算器Ｓ［１４の負側
入力端子に与えられる。減算器ＳＢ４　の正側入力端子
には信号すが人力され、信号すから加算器＾Ｄ４　の出
力を減じた値の出力が減算器ＳＢ４で得られる。

また、サンプルホールド回路５）１３．５ＩＩ４　の出
力は、それぞれ減算器ＳＢ３　の正側および負側入力端
子に接続される。

加算器ＡＤＩ、　ＡＤ２および減算器ＳＢＩ、　ＳＢ３
　は演算増幅器により構成され、それらの利得をすべて
２に設定すると、各々の出力は次のようになる。

加算器ＡＤＩの出力＝（ＦＬｍｍｘ　”　ａｎｔ、）／
２減算器ＳＢＩの出力−（ａ＋ｎａｓ　−ａｍ＋。）／
２加算器ＡＤ２の出力＝（ｂｍａ、、”　ｂｍｔ、）／
２減算器ＳＢ３の出力−（ｂ、、、、−ｂ、、、、）／
２すなわち、加算器ＡＤＩ、　ＡＤ２　の出力は、それ
ぞれ信号ａ、ｂのゼロレベル０．　、０．を表し、減算
器ＳＢＩ、　ＳＢ３の出力は、それぞれ信号ａ、ｂの振
幅Δ。

Ｂを表すものとなる。

減算器ＳＢ２は、信号ａからゼロレベル０６　を減じた
、すなわちゼロレベル補正が行われた信号を出力する。

同様に、減算器Ｓ［Ｉ４　は、信号すにゼＴ、ルベル補
正が行われた信号を出力する。減算器Ｓ［１ＬＳＢ３　
の出力は割算器ＤＶＩ　に人力され、その出力として振
幅Ａ、Ｂの比Ａ／［１の信号が得られる。減算器ＳＢ４
の出力は乗算器ＭＰＩ　に与えられ、さらに乗算器ＭＰ
Ｉ　には割算器Ｄｖ１　の出力も与えられており、該乗
算器ＵＰＩ　は、減算器ＳＢ４の出力信号と割算器Ｄν
１の出力信号の積に相当する信号を発生ずる。

すなわち、乗算器ＭＰＩ　の出力は、信号すに十ロレベ
ル補正および振幅補正が加えられた信号が現われる。し
たがって、減算器ＳＢ２および乗算器ＭＰＩからはそれ
ぞれ次の信号ａ’、ｂ’が出力される。

ａ　’　＝　Ａｓ１ｎ　θ ｂ’＝　Ａｓ１ｎ　（θ−π／２） エンコーダ検出部からの信号ａ、ｂと補正後の信号ａ’
、ｂ’をそれぞれ第５図に示す。

仮想信号発生部３０ 仮想信号発生部３０は、補正部２０の減算器ＳＢ２の出
力き乗算器ＭＰＩ　の出力とを人力とする加算器へＤ３
　、および乗算器ＭＰＩ　の出力が正側入力端子に、減
算器ＳＢ２の出力が負側入力端子にそれぞれ与えられる
減算器ＳＢ５を有する。加算器へＤ３　と減算器ＳＢ５
　は、利得が１７ａに設定されており、したがって、こ
れらの出力は次のようになる。

加算器へＢ３ｃ’＝Δ５．。（θ−π／４）減算器Ｓ口
５　ｄ’＝ＡＳｔｏ（θ−３π／４）内挿部４０ 内挿部４０はアナログスイッチで構成される信号切換器
Ｍｌ’Ｘ　を有し、この信号切換器ＭＰＸ　に減算器Ｓ
Ｂ２からの信号ａ′１乗算器ＭＰＩ　からの信号ｂ′。

加算器へ〇３からの信号Ｃ′および減算器ＳＢ５からの
信号ｄ′がそれぞれ人力される。さらに、内挿部４０に
は、減算器ＳＢ２からの信号を反転させて反転信号ａ′
を発生する減算器ＳＢ６　が設けられ、この減算器ＳＢ
６の出力信号ａ′も信号切換器ＭＰＸに人力される。第
６図に信号切換器ＭＰＸ　への入力信号ａ’、ｂ’、ｃ
’、ｄ’、ａ’を示す。

信号切換器ＭＰＸの動作を制御するためにカウンタＣＮ
Ｔが設けられており、信号切換器ＭＰＸ　は、カウンタ
ＣＮＴの出力信号に従って、入力信号ａ′。

ｂ’、ｃ′、ｄ　、ａ’のうちから２つの信号を選び信
号Ｘ、Ｙとして出力する。カウンタＣＮＴ　は２ビツト
のバイナリカウンタであり、制御部ＣＴＬからのリセッ
ト信号Ｒによりリセットし、また発振器Ｏ３Ｃの出力信
号を計数するように接続されている。内挿読取を行なう
にあたり、まず制御部ＣＴＬからのリセット信号Ｒが発
生し、次にこれを解除する。カウンタＣＮＴ　は、制御
部ＣＴＬ　からリセット信号Ｒが解除されたとき動作を
開始し、発振器ＯＳ　Ｃ：の信号をタロツクとして計数
する。これによる旧教値は前記の走査回数に対応する。

第６図ｔこ示ず信号のばあい、走査回数ｎと信号Ｘ、Ｙ
との関係は次表のとおりに信号が選択されるよう信号切
換器ＭＰＸが構成されている。

ｎ　Ｘ　Ｙ Ｏａ’　ｃ’ １　ｃ’　ｂ’ ２　ｂ’　ｄ’ ３　ｄ’　ａ’ カウンータ（ＥＮＴが計数を開始すると、その計数の進
行に伴って信号ｘ、Ｙの内容は上記の表にしたがって順
次変化する。

信号Ｙは比較器ＣＭＰ３に、信号Ｘは比較器ＣＭＰ４に
それぞれ入力され、比較器ＣＭＰ３．　ＣｕＦ２の出力
はエクスクル−シブオア回路ＢＯの二つの入力端子にそ
れぞれ与えられる。比較器ＣＭＰ３．　ＣｕＦ２はその
入力が正のときハイ、負のときローレベルの出力を発生
しエクスクル−シブオア回路ＢＯは、比較器ＣＭＰ３゜
ＣｕＦ２の出力の一方がハイ、他方がローのときにハイ
レベル出力を発生する。エクスクル−シブオア回路ＢＯ
のハイレベル信号は選択走査終了信号Ｅとしてカウンタ
ＣＮＴ　と制御ａｃＴｔ、に入力される。すなわち、カ
ウンタＣＮＴ　は、制御部ＣＴＬのリセット信号Ｒが解
除されることで計数を開始し、信号切換器ＭＰＸ　はカ
ウントの進行に伴って信号Ｘ、Ｙの組合せを前述の表の
ように順次切換えて出力する。

そして信号Ｘ、Ｙのうち一方が正で他方が負となったと
ころでエクスクル−シブオア回路ＢＯより選択の走査終
了信号Ｅが発生し、これによりカウンタＣＮＴ　は計数
を停止する。この状態のカウンタｃＮＴの計数値は制御
部ＣＴＬ　に与えられる。また、比較器ＣＭＰ３の出力
は制御部ＣＴＬ　にも人力される。

カウンタＣＮＴ　は内挿区間の各々について一つづつ計
数が進み、計数値が３になったところで次は０に戻る。

本例においては５個の信号が用いられ、−周期が８個の
内挿区間に分割されている。カウンタＣＮＴのカウント
は信号ａ′の半周期ごとに繰り返されるように形成され
ている。この関係を第６図に走査回数ｎとして示す。次
に、信号Ｙの正負の関係をみると、信号ａ′が正の値を
とる半周期では、信号Ｙは常に負の値をとり、信号ａ′
が負のときには信号Ｙは正の値をとる。したがって、カ
ウンタＣＮＴのカウント値と比較器ＣＭＰ３の出力がら
内挿区間番号Ｎを知ることができる。たきえば、第６図
の例において、測定点ｐではカウンタＣＮＴの出力は“
１”であり、比較器ＣＭＰ３の出力はローであるから内
挿区間番号Ｎは“１″であると判別でき、測定点ｐ′で
は、−カウンタＣＮＴの出力は同様に“１”であるが、
比較器ＣＭＰ３の出力がノ＼イになるので、内挿区間Ｎ
はパ５”であると判別できる。

信号Ｘ、Ｙはそれぞれ減算器ＳＢ７　の正側および負側
入力端子に与えられ、両信号の差が減算器Ｓ［１７から
出力されて割算器ＤＶ２　に与えられる。また、信号Ｘ
は割算器ＤＶ２　にも人力され、この割算器ＤＶ２は信
号Ｘを減算器ＳＢ７　の出力で割った値の信号Ｘ／（Ｘ
−Ｙ）　を出力する。割算器ＤＶ２の出力はΔＤ変換器
八へＣに人力されディジタル値に変換されて制御部ＣＴ
Ｌ　に与えられる。

制御部ＣＴＬの機能 制御部ＣＴＬ　は、エクスクル−シブオア回路ＢＯから
ハイレベル信号を受けたとき、前述のようにカウンタＣ
ＮＴの出力と比較器ＣＭＰ３の出力とから、測定点ｐの
含まれる内挿区間の番号Ｎ、をめ、これにＡ／Ｄ変換器
八Ｄへからの信号Ｘ、　／（Ｘ、　−Ｙ、　）を加算し
、その値に係数αを乗することにより、信号ａ′の始点
ａ。から測定点ｐまでの回転角または移動量りをめる。

すなわち、第（２）式で示した β−（ＸＰ　／（Ｘｐ　−Ｙ、）　＋Ｎｐ　）　・　α
の演算結果を得る。次いで、制御部ＣＴＬ　は、この演
算結果にアップダウンカウンタＵＤＣからのカウント値
を加えて表示器ＤＳＰ　に表示する。

〈他の実施例〉 第７図は本発明の他の実施例を示すもので、第３図と同
一の構成には同一の符号を付して説明は省略する。本例
においては、内挿のための構成は補正タイミング発生部
５０とデータ読取部６０および制御部ＣＴＬ　’とから
なる。

補正タイミング発生部５０ 前例の補正部２０におけると同様に配置されたパルス発
生器ＰＯ３Ｉ　、　ＰＯ３２とアンドゲートＡ１．Ａ２
、Δ３．Ａ４を有する。

アントゲ−）Ａｌ、Ａ２．Δ３．Ａ４の出力信号はオア
ゲートＯＲに人力されるほか、う・ｙチ回路ＬＴにも与
えられている。各アンドゲートは前述のごとく信号ａ、
ｂのほぼ最大、あるいはほぼ最小の位置でパルスを発生
する。したがって、オアゲー）ＯＲの出力端子には、信
号ａ、ｂのほぼ最大、およびほぼ最小のすべての位置で
パルスが発生する。このオアゲー）ＯＲの出力信号は、
ラッチ回路ＬＴと制御部ＣＴＬ’に供給される。ラッチ
回路ＬＴにはオアゲートＯＲの出力信号に応じて、アン
ドゲートΔ１．Ａ２．Δ３．Ａ４のどのアンドゲートで
パルスが発生したかということが記憶される。制御部Ｃ
ＴＬ’では、オアゲートＯＲからの信号を割込信号ＩＮ
Ｔとして使用する。

データ読取部６０ 信号ａ、ｂを入力とする信号選択器ＭＰＸ　’とΔＤ変
換器ΔＤＣ，および記憶部ＲＡＭからなる。

この記憶部ＲＡＭは、制御部ＣＴＬ’に含まれるランダ
ムアクセスメモリと共用してもよい。

信号選択器ＭＰＸ　’は信号ａまたは信号すを、制御部
ＣＴＬ’からの信号ＭＳにしたがいＡ／Ｄ変換器ＡＤＣ
に供給する。Ａ／Ｄ変換器ΔＤＣは制御部ＣＴＬ’から
の信号ＳがハイになることによりＡ／Ｄ変換動作を開始
し、制御部ＣＴＬ’に与える信号へＥをローレベルにす
る。Ａ／’Ｄ変換動作が終了するとＡ／Ｄ変換器ＡＤＣ
は制御部ＣＴＬ　’に信号ＡＥをハイにして送る。記憶
部ＲＡＭは制御部ＣＴＬからのアドレス信号ΔＤＳと書
込信号Ｗにより所定の場所にΔ／Ｄ変換八Ｄへからのデ
ータを書込む。また、制御部からの読取信号ＲＤにより
、所定の場所の記憶内容を制御部ＣＴＬ’にバス信号Ｂ
ＵＳを通して送る。

制御部ＣＴＬ’ 制御部ＣＴＬ′の処理は、割込処理と演算処理に大別す
ることができる。

割込処理 オアゲー）ＯＲからの割込信号ＩＮＴが得られたとき、
次の動作を行う。

（ｉ）　一時記憶 信号選択器ＭＰＸ　’が現在選択している内容を一時的
に内部に記憶する。

（１１）割込要求の解読 ラッチ回路ＬＴの内容により、割込要求の内容が信号ａ
の最大、最小信号すの最大、最小のいずれかであるか（
ａｍ６Ｈ，ａ＋＊ｔｎ＋　ｂｌｌａ）Ｉ＋　ｌ）ｍｌ。

）を判別する。

（ｉｉｉ　）信号ａ、ｂの選択 割込要求の解読の結果がａｍａｘ　かａ□１．、の場合
、信号選択器ＭＰＸ　’を信号ａ選択にセットし、逆に
ｂｆｆｉａＸ　＋　ｌ）ｍｉｈ　の場合、信号選択器Ｍ
ＰＸ　′を信号す選択にセットする。

（ｉｖ）　記憶部への書込み 信号Ｓをまずローにし、続いてハイにする。

そして信号ＡＥがハイになるのを待つ。また、割込要求
の解読にしたがって、ａｍａｘ、ａイ８．、。

ｂ　ｍ　ａ　ｘ　＋　ｂ　ｍ　ｉ。のいずれかに対応す
る記憶部ＲＡＭのアドレスを、アドレス信号ΔＤＳを通
して記憶部ＲＡＭに送る。そして、信号ＡＥがハイとな
ると、記憶部ＲＡＭへ書込信号Ｗを使用してハイのパル
スを送り、Ａ／Ｄ変換器の出力データを記憶部ＲＡＭに
書込む。そして信号ＳをローにしてＡ／Ｄ変換器をリセ
ットさせる。。

（ｖ）割込処理に入った時の、一時的に記憶した一内容
にしたがい、信号選択器ＭＰＸ　’をもとへもどす。さ
らに信号ＳをハイにしてＡ／Ｄ変換器を動作させる。す
なわち、割込処理に移る前にＡ／Ｄ変換器が動作してい
たと想定して、ちとへもどす意味でこの動作を行う。

割込信号ＩＮＴはｂ　ｍｉ。＋　ａｍａｘ＋　ｂｍａ’
ｘ＋　ａｍ＋ｈ＋の順で、順次発生する。従って、上記
の割込処理により、記憶部の所定の場所にａ□＋＋、ａ
ｆｆｌｌ、。

ｂ　ｆｆ１ａｌｌ＋　ｂｍ＋ｎ　のデータが書込まれる
。

演算処理 演算処理中には、次の動作が繰り返される。ただし、演
算処理中に割込信号ＩＮＴが発生ずると、割込処理へ移
り、割込処理が終わるともとへもとる。

（１）信号ａの測定 信号ＭＳを用い信号選択器ＭＰＸ　′を信号ａ選択にセ
ットする。

次に信号Ｓをローがらハイにし、Ａ／Ｄ変換器を動作さ
せ、信号ＡＥがハイになるのを待つ。

信号△Ｅがハイになるき、信号ＡＤＳ、Ｗを使用して記
憶部ＲＡＭの所定の場所にＡ／Ｄ変換器の出力データ（
信号ａのデータ）を書込む。

（ｉｉ）信号すの測定 信号ＭＳを用い信号選択器ＭＰＸ　’を信号す選択にセ
ットする。“信号ａの測定”と同様にして、記憶部の所
定の場所に信号すのデータを書込む。

（ｉｉｉ　）　データ転送 記憶ｇＶ、ＲＡ　Ｍへａ□９のアドレスを信号ＡＤＳを
通して送り、また信号ＲＤをハイにしてａ□８のデータ
を制御部内ＣＴＬ’のＲＡＭに移す。

同様にして、ａｖｈ＋、、、　ｌ）ｍａｙ、ｌ）−＋ｈ
　、　ａ　、　ｌ）　ノア”−タを制御部ＣＴＬ　′内
のＲＡＭに移す。

（ｉｖ）　補正演算 信号ａのセロレベル帆　、振幅Δと、信号ｂノセロレベ
ルｏｂ、振幅Ｂとを式（８）、　（９）、　（１０）。

（１１）に従い演算する。次に補正された信号のデータ
ａ’、ｂ’を次式によりめる。

ａ’−（ａ−Ｏａ　） Δ ｂ　’−−（ｂ−０，） ここでＯａ、Δ、Ｏｂ　、Ｂ、ａ’、ｂ’は必要により
制御部ＣＴＬ　’内のＲＡＭに記憶するものとし、特に
明記しない。以下他のデータに関しても同様とする。

（ｖ、）　仮想信号作成 仮想信号ｃ’、ｄ’を次式によりめる。

（■１）測定点ｐを含む内挿区間Ｎｐ　の演算信号ａ′
の反転信号ｉ′を”ｍ　’−〇−ａ’からめる。

信号Ｘ、、Ｙ、　としてのデータを順次゛に次の組合せ
に従い、データａ’、ｂ’、ｃ’、ｄ’。

ａ′から得て、一方が正で他方が負であるかを調べる。

また同時にそれに対応する値を走査回数ηに入れる。

Ｘ、　Ｙ、　ｎ ａ’　ｃ’　Ｏ ｃ”　ｂ　’　１ ｂ’　ｃｌ’　２ ｄ’　ａ’　３ 一方が正で他方が負になったとき、この動作を終了させ
る。そして信号Ｙ、が正か負かを判定し、負ならＮ　ｐ
　”　ｎ　％正ならこの実施例においてはＮ８−８であ
る。

（ｖｊ）　内挿の演算 式（２）にしたがい基準点ａ。に対する測定位置ｐの回
転角または移動量βをめる。

（ｖｎｉ）　アップダウンカウンタＵＤＣから得られる
回転角または移動量とβを合成して表示する。

【図面の簡単な説明】

第１図は本発明の内挿の原理を説明するだめの波形図、
第２図は仮想信号の作成例を示す波形図、第３図は本発
明を適用したエンコーダ読取信号の処理回路を示すブロ
ック図、第４図は第３図の回路に用いられるパルス発生
器の一例を示す回路図、第５図はエンコーダ読取信号の
一振幅およびゼロレベル補正を示す波形図、第６図は仮
想信号をエンコーダ読取信号および反転信号とともに示
す波形図、第７図は他の実施例による処理回路のブロッ
ク図である。 １０　測定部、　２０　補正部、− ３０仮想信号発生部、　４０　内挿部、ＣＴＬ　制御部
、　ＤＳＰ　表示部、 ＣＭＰＩ、　ｆｌ：ＭＰ２．　ＣＭＰ３．　ＣＭＰ４　
比較器、ＰＯ３Ｉ、ＰＯ３２パルス発生器、 ＡＩ、Ａ２．Ａ３．Ａ４　アンドゲート、ＳＢＩ、　Ｓ
Ｂ２．　ＳＢ３．　ＳＢ４．　ＳＢ５．　ＳＢ６．ＳＢ
７　減算器、ＣＮＴ　カウンタ。 第５図 第６図

Claims (7)

【特許請求の範囲】
1. （１）位置変化に応じてエンコーダ検出部から得られる
   、互いに位相の異る複数の周期的波形信号により移動位
   置を検出するエンコーダの読取信号の内挿方法において
   、前記周期的波形信号の値がゼロになる点によって一つ
   の波形信号の一周期を複数の内挿区間に分割し測定点を
   含む内挿区間における該測定点の位置を、該内挿区間に
   おいて一方が正で他方が負であり、かつほぼ同一方向に
   変化すべき２つの信号値Ｘｐ　、Ｙｐと、前記内挿区間
   の長さをエンコーダの位置変化量で示される量αとから
   該内挿区間内の測定点の移動量ｌを、式Ｉｔ　＝　（Ｘ
   ｐ　／（Ｘｐ　Ｙｐ　）　）に基づく演算を行なってめ
   ることを特徴とするエンコーダ読取信号の内挿方法。
2. （２）位置変化に応じてエンコーダ検出部から得られる
   、互いに位相の異る複数の周期的波形信号により移動位
   置を検出するエンコーダの読取信号の内挿方法において
   、前記周期的波形信号の一つを基準信号として選び、前
   記周期的波形信号の各々の値がゼロとなる点によって前
   記基準信号の一周期を複数の内挿区間に分割するととも
   に、各内挿区間で同方向になるべき２つの信号を対とし
   、この対なる２つの信号の正負状態を検出することによ
   り一前記基準信号の一周期の始点から前記測定点を含む
   内挿区間までの内挿区間数Ｎｐを判別し、前記測定点に
   おける上記同方向に変化する２つの信号の値ＸＰ、　Ｙ
   、　と、前記内挿区間をエンコーダの位置変化量で示さ
   れる量αと前記基準信号の一周期の始点から１１ｑ記測
   定点の位置を、 式β”　Ｃ（Ｘｐ　／（Ｘｐ’　Ｙｐ　）　）　＋Ｎｐ
   　］　・（Ｘに基づく演算を行なってめることを特徴と
   するエンコーダ読取信号の内挿方法。
3. （３）前記第２項の内挿方法において、位相が互いに９
   ０°異る少くとも２つの周期的波形信号の合成により仮
   想信号を形成し、前記周期的波形信号と仮想信号とによ
   り測定点の位置をめるエンコーダ読取信号の内挿方法。
4. （４）前記第２項または第３項の内挿方法において、前
   記周期的波形信号の少くとも一つから反転信号が形成さ
   れるエンコーダ読取信号の内挿方法。
5. （５）周期的に変動する少くとも２つの信号をもとに移
   動位置を検出するエンコーダ読取信号の内挿装置におい
   て、前記信号の各々がゼロになる点によって分割した複
   数の内挿区間のうちの測定点を含む内挿区間において一
   方が正で一方が負でありかつほぼ同一方向に変化する２
   つの信号のうちの一方の信号の値から他方の信号の値を
   減じて減算信号を発生する減算手段と、前記一方の信号
   の値を前記減算信号で割り除算信号を発生する除算手段
   と、前記除算信号にあらかじめ定められた係数を掛けて
   内挿結果を得る乗算手段とからなること養特徴とするエ
   ンコーダ読取信号の内挿装置。
6. （６）位相が互いに９０°異る、２つの周期的に変動す
   るエンコーダ読取信号をもとに移動位置を検出するエン
   コーダ読取信号の内挿装置において、前記２つの信号の
   うち位相が進んだ方の信号を基準信号とするとともにそ
   の信号の反転信号を形成して基準信号に対し１８０°位
   相の異る信号を得る信号形成手段と、前記信号の各々が
   七〇になる点によって前記基準信号の一周期を分割した
   複数の内挿区間のうちの測定点を含む内挿区間において
   一方が正で一方が負でありかつほぼ同一方向に変化すべ
   き２つの信号を選び内挿区間の番号を得る手段と、前記
   選ばれた２つの信号のうちの一方の信号の値から他方の
   信号の値を派じて減算信号を発生する減算手段と、前記
   一方の信号の値を前記減算信号で割り除算信号を発生ず
   る除算手段と、前記除算信号にあらかじめ定められた係
   数を掛けて内挿結果を得る乗算手段とからなることを特
   徴とするエンコーダ読取信号の内挿装置。
7. （７）前記第６項の内挿装置において、前記信号形成手
   段は、前記２つのエンコーダ読取信号を加えて第１合威
   信号を得る加算手段とこれら信号を差し引いて第２合威
   信号を得る減算手段とを備えた内挿装置。