JPH07333005A - エンコーダの内挿回路 - Google Patents
エンコーダの内挿回路Info
- Publication number
- JPH07333005A JPH07333005A JP14870294A JP14870294A JPH07333005A JP H07333005 A JPH07333005 A JP H07333005A JP 14870294 A JP14870294 A JP 14870294A JP 14870294 A JP14870294 A JP 14870294A JP H07333005 A JPH07333005 A JP H07333005A
- Authority
- JP
- Japan
- Prior art keywords
- output
- detector
- phase
- memories
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Abstract
(57)【要約】
【目的】 検出器出力信号が正弦波からずれていても高
精度の内挿を可能としたエンコーダの内挿回路を提供す
る。 【構成】 検出器１１から出力されるＡ，Ｂ相出力信号
の波形にそれぞれ相似した波形データを記憶したメモリ
１３ａ，１３ｂを有し、これらのメモリをアドレスを所
定周期で更新して読出して、それぞれ第１、第２の乗算
型Ｄ／Ａコンバータ１６ａ，１６ｂのデータ入力に与
え、検出器１１のＡ，Ｂ相出力信号をそれぞれ第１、第
２の乗算型Ｄ／Ａコンバータ１６ａ，１６ｂのリファレ
ンス入力に与えて、２信号の乗算を行う。乗算結果は加
算器１７により合成した後、低域通過フィルタ１８を介
して電圧比較器１９に送る。電圧比較器１９はゼロクロ
ス点を検出してゼロクロス点でレベル変化する矩形波出
力を出す。その矩形波のエッジ位相を位相検出器２０と
計数表示器２１により検出する。
精度の内挿を可能としたエンコーダの内挿回路を提供す
る。 【構成】 検出器１１から出力されるＡ，Ｂ相出力信号
の波形にそれぞれ相似した波形データを記憶したメモリ
１３ａ，１３ｂを有し、これらのメモリをアドレスを所
定周期で更新して読出して、それぞれ第１、第２の乗算
型Ｄ／Ａコンバータ１６ａ，１６ｂのデータ入力に与
え、検出器１１のＡ，Ｂ相出力信号をそれぞれ第１、第
２の乗算型Ｄ／Ａコンバータ１６ａ，１６ｂのリファレ
ンス入力に与えて、２信号の乗算を行う。乗算結果は加
算器１７により合成した後、低域通過フィルタ１８を介
して電圧比較器１９に送る。電圧比較器１９はゼロクロ
ス点を検出してゼロクロス点でレベル変化する矩形波出
力を出す。その矩形波のエッジ位相を位相検出器２０と
計数表示器２１により検出する。
Description
【０００１】
【産業上の利用分野】本発明は、変位検出や角度検出を
行うエンコーダに用いられる、高分解能測定を行うため
の内挿回路に関する。
行うエンコーダに用いられる、高分解能測定を行うため
の内挿回路に関する。
【０００２】
【従来の技術】エンコーダにおいては、検出器から出力
される正弦波に近似した２相信号（互いに９０°位相の
異なるＡ相信号とＢ相信号）を内挿して分解能を上げる
内挿回路が用いられる。この種の内挿回路として例え
ば、エンコーダの変位や角度をキャリア信号の位相に変
換し、その位相を検出して計数するものが知られてい
る。図２は、そのような内挿回路のブロック構成を示
す。検出器３０は例えば光電式であって、図３に示すよ
うにメインスケール３１とインデックススケールを兼ね
た二つの受光素子３２ａ，３２ｂを有する。
される正弦波に近似した２相信号（互いに９０°位相の
異なるＡ相信号とＢ相信号）を内挿して分解能を上げる
内挿回路が用いられる。この種の内挿回路として例え
ば、エンコーダの変位や角度をキャリア信号の位相に変
換し、その位相を検出して計数するものが知られてい
る。図２は、そのような内挿回路のブロック構成を示
す。検出器３０は例えば光電式であって、図３に示すよ
うにメインスケール３１とインデックススケールを兼ね
た二つの受光素子３２ａ，３２ｂを有する。
【０００３】スケール移動に伴って、二つの受光素子３
２ａ，３２ｂからは位相が９０°ずれたＡ相出力信号Ｉ
A とＢ相出力信号ＩB が得られる。これらの出力信号は
入力アンプ３３で増幅される。キャリア発生回路３４か
ら発生されるキャリア信号がそれぞれ乗算器３５ａ，３
５ｂによって出力信号及びＢ相出力信号により変調され
て、その出力が加算器３６により合成される。合成出力
の位相は位相検出回路３７により検出され、その検出結
果が計数表示器３８により計数表示される。この様な原
理による内挿回路は例えば、特公平５−１８３６４号公
報に示されている。
２ａ，３２ｂからは位相が９０°ずれたＡ相出力信号Ｉ
A とＢ相出力信号ＩB が得られる。これらの出力信号は
入力アンプ３３で増幅される。キャリア発生回路３４か
ら発生されるキャリア信号がそれぞれ乗算器３５ａ，３
５ｂによって出力信号及びＢ相出力信号により変調され
て、その出力が加算器３６により合成される。合成出力
の位相は位相検出回路３７により検出され、その検出結
果が計数表示器３８により計数表示される。この様な原
理による内挿回路は例えば、特公平５−１８３６４号公
報に示されている。
【０００４】
【発明が解決しようとする課題】上述した従来の内挿回
路では、検出器の出力信号が変位や角度に対して正弦波
となることを仮定している。しかし実際に検出器から出
力される２相信号は三角波や台形波に近い歪んだもので
あることが多い。図４は、図３の検出器出力波形の例で
ある。メインスケール３１とインデックススケール（図
３の場合受光素子３２ａ，３２ｂがインデックススケー
ルを兼ねる）の間隙がメインスケール３１のピッチに比
べて極端に狭い場合には、出力信号は破線で示すような
三角波や台形波になる。間隔が広くなると、光の回折の
効果で実線で示すように波形の角がとれて、正弦波に近
づく。検出器からの２相出力信号が正弦波からずれたも
のであると、正弦波のキャリア信号とのズレが大きくな
り、内挿精度が確保できなくなる。特に内挿数を多くし
て高分解能を実現しようとするとする場合には、この正
弦波からのズレが高精度を確保する上で大きな障害とな
る。
路では、検出器の出力信号が変位や角度に対して正弦波
となることを仮定している。しかし実際に検出器から出
力される２相信号は三角波や台形波に近い歪んだもので
あることが多い。図４は、図３の検出器出力波形の例で
ある。メインスケール３１とインデックススケール（図
３の場合受光素子３２ａ，３２ｂがインデックススケー
ルを兼ねる）の間隙がメインスケール３１のピッチに比
べて極端に狭い場合には、出力信号は破線で示すような
三角波や台形波になる。間隔が広くなると、光の回折の
効果で実線で示すように波形の角がとれて、正弦波に近
づく。検出器からの２相出力信号が正弦波からずれたも
のであると、正弦波のキャリア信号とのズレが大きくな
り、内挿精度が確保できなくなる。特に内挿数を多くし
て高分解能を実現しようとするとする場合には、この正
弦波からのズレが高精度を確保する上で大きな障害とな
る。
【０００５】本発明は上記の点に鑑みなされたもので、
検出器出力信号が正弦波からずれていても高精度の内挿
を可能としたエンコーダの内挿回路を提供することを目
的としている。
検出器出力信号が正弦波からずれていても高精度の内挿
を可能としたエンコーダの内挿回路を提供することを目
的としている。
【０００６】
【課題を解決するための手段】本発明は、エンコーダの
検出器から出力される９０°位相の異なる第１及び第２
の二つの出力信号を内挿して高分解能の変位または角度
検出を行う内挿回路であって、前記検出器から出力され
る第１及び第２の出力信号の波形にそれぞれ相似した波
形データがディジタルデータとして記憶された第１及び
第２のメモリと、これら第１及び第２のメモリのアドレ
スを所定周期で更新してアクセスするアクセス手段と、
前記検出器の第１及び第２の出力信号がそれぞれリファ
レンス入力に、前記第１及び第２のメモリの出力データ
がそれぞれデータ入力に供給されて、これらデータ入力
とリファレンス入力を乗算してアナログ出力を出す第１
及び第２の乗算型Ｄ／Ａコンバータと、これら第１及び
第２の乗算型Ｄ／Ａコンバータの出力を合成する加算手
段と、この加算手段の出力信号から高周波成分を除去す
る低域通過フィルタと、この低域通過フィルタの出力の
ゼロクロス点を検出してゼロクロス点でレベル変化する
矩形波出力を得る電圧比較手段と、この電圧比較手段の
出力矩形波のエッジ位相を検出する位相検出手段と、こ
の位相検出手段から出力される位相変化分を積算する計
数手段とを有することを特徴としている。
検出器から出力される９０°位相の異なる第１及び第２
の二つの出力信号を内挿して高分解能の変位または角度
検出を行う内挿回路であって、前記検出器から出力され
る第１及び第２の出力信号の波形にそれぞれ相似した波
形データがディジタルデータとして記憶された第１及び
第２のメモリと、これら第１及び第２のメモリのアドレ
スを所定周期で更新してアクセスするアクセス手段と、
前記検出器の第１及び第２の出力信号がそれぞれリファ
レンス入力に、前記第１及び第２のメモリの出力データ
がそれぞれデータ入力に供給されて、これらデータ入力
とリファレンス入力を乗算してアナログ出力を出す第１
及び第２の乗算型Ｄ／Ａコンバータと、これら第１及び
第２の乗算型Ｄ／Ａコンバータの出力を合成する加算手
段と、この加算手段の出力信号から高周波成分を除去す
る低域通過フィルタと、この低域通過フィルタの出力の
ゼロクロス点を検出してゼロクロス点でレベル変化する
矩形波出力を得る電圧比較手段と、この電圧比較手段の
出力矩形波のエッジ位相を検出する位相検出手段と、こ
の位相検出手段から出力される位相変化分を積算する計
数手段とを有することを特徴としている。
【０００７】本発明において例えば、第１及び第２のメ
モリは、それぞれ検出器の出力信号ピッチをアドレスＮ
個分に対応させて、実際に検出器から出力される信号波
形に相似の波形データを記憶するものであり、アクセス
手段は、基準クロックを発生するクロック源と、その基
準クロックを計数して計数値Ｎで出力データが繰り返さ
れるカウンタとから構成される。また本発明において好
ましくは、第１及び第２のメモリとして、書き換え可能
なメモリが用いられる。
モリは、それぞれ検出器の出力信号ピッチをアドレスＮ
個分に対応させて、実際に検出器から出力される信号波
形に相似の波形データを記憶するものであり、アクセス
手段は、基準クロックを発生するクロック源と、その基
準クロックを計数して計数値Ｎで出力データが繰り返さ
れるカウンタとから構成される。また本発明において好
ましくは、第１及び第２のメモリとして、書き換え可能
なメモリが用いられる。
【０００８】
【作用】本発明においては、検出器の出力信号に相似の
波形データを記憶した二つのメモリがキャリア信号発生
手段として用いられる。これらのメモリは、例えば検出
器の出力信号ピッチの変位や角度をアドレスＮ個分に対
応させて、検出器出力信号を波形データとして記憶した
ものとする。これらのメモリをそのアドレスを所定周期
で更新してアクセスすると、検出器の出力信号と同様の
高調波をもつキャリア信号をディジタルデータとして出
力することできる。そして、ふたつの乗算型Ｄ／Ａコン
バータを用いて、それぞれメモリからの出力データをデ
ータ入力とし、検出器の二つの出力信号をリファレンス
入力として与えて乗算を行い、その乗算結果を合成する
と、変位または角度を位相に変換した交流信号が得られ
る。この交流信号はメモリデータの離散値による高周波
成分を含むから、これを低域通過フィルタで除去し電圧
比較器でゼロクロス点を検出すると、所望の位相データ
がエッジに反映された矩形波信号が得られる。この矩形
波信号から位相検出、計数を行うことにより、変位また
は角度出力を得ることができる。
波形データを記憶した二つのメモリがキャリア信号発生
手段として用いられる。これらのメモリは、例えば検出
器の出力信号ピッチの変位や角度をアドレスＮ個分に対
応させて、検出器出力信号を波形データとして記憶した
ものとする。これらのメモリをそのアドレスを所定周期
で更新してアクセスすると、検出器の出力信号と同様の
高調波をもつキャリア信号をディジタルデータとして出
力することできる。そして、ふたつの乗算型Ｄ／Ａコン
バータを用いて、それぞれメモリからの出力データをデ
ータ入力とし、検出器の二つの出力信号をリファレンス
入力として与えて乗算を行い、その乗算結果を合成する
と、変位または角度を位相に変換した交流信号が得られ
る。この交流信号はメモリデータの離散値による高周波
成分を含むから、これを低域通過フィルタで除去し電圧
比較器でゼロクロス点を検出すると、所望の位相データ
がエッジに反映された矩形波信号が得られる。この矩形
波信号から位相検出、計数を行うことにより、変位また
は角度出力を得ることができる。
【０００９】このように本発明においては、検出器の出
力信号に相似の波形データを記憶した二つのメモリをキ
ャリア信号発生手段として用いているから、検出器出力
波形が正弦波からずれていても、それに対応させた波形
データを記憶しておくことによって、高い内挿精度を得
ることができる。また、メモリとして例えば、ＥＥＰＲ
ＯＭやＲＡＭのような書き換え可能なメモリを用いる
と、任意のエンコーダ検出器に対応させることが可能と
なる。
力信号に相似の波形データを記憶した二つのメモリをキ
ャリア信号発生手段として用いているから、検出器出力
波形が正弦波からずれていても、それに対応させた波形
データを記憶しておくことによって、高い内挿精度を得
ることができる。また、メモリとして例えば、ＥＥＰＲ
ＯＭやＲＡＭのような書き換え可能なメモリを用いる
と、任意のエンコーダ検出器に対応させることが可能と
なる。
【００１０】
【実施例】以下、図面を参照して、本発明の実施例を説
明する。図１は、本発明の一実施例にかかるエンコーダ
の内挿回路構成を示す。検出器１１は例えば図３に示し
たと同様な光電式検出器である。但し受光素子３２ａ，
３２ｂとは別にインデックススケールを持つものであっ
てもよい。ここで検出器１１は、図２における入力アン
プ３３に相当するアンプを含むものとして示している。
検出器１１には電源１２から電力が供給される。検出器
１１からは、互いに位相が９０°ずれた第１の出力信号
（Ａ相信号）ＶA と第２の出力信号（Ｂ相信号）ＶB が
得られる。
明する。図１は、本発明の一実施例にかかるエンコーダ
の内挿回路構成を示す。検出器１１は例えば図３に示し
たと同様な光電式検出器である。但し受光素子３２ａ，
３２ｂとは別にインデックススケールを持つものであっ
てもよい。ここで検出器１１は、図２における入力アン
プ３３に相当するアンプを含むものとして示している。
検出器１１には電源１２から電力が供給される。検出器
１１からは、互いに位相が９０°ずれた第１の出力信号
（Ａ相信号）ＶA と第２の出力信号（Ｂ相信号）ＶB が
得られる。
【００１１】検出器１１の２相出力に対応して、第１及
び第２のメモリ１３ａ及び１３ｂが設けられている。第
１のメモリ１３ａには、検出器１１の位置変化に対する
Ａ相出力信号波形と相似の波形データを、出力信号ピッ
チの変位や角度をアドレスＮ個分に対応させて記憶させ
てある。第２のメモリ１３ｂには、第１のメモリ１３ａ
の持つデータの一周期の１／４だけ位相のずれたデー
タ、即ちＢ相出力信号波形に相似の波形データを記憶さ
せてある。これらのメモリ１３ａ，１３ｂは例えば、Ｒ
ＯＭでもよいが、好ましくは書き換え可能なメモリ、例
えばＥＥＰＲＯＭ、ＥＰＲＯＭあるいはＲＡＭとする。
び第２のメモリ１３ａ及び１３ｂが設けられている。第
１のメモリ１３ａには、検出器１１の位置変化に対する
Ａ相出力信号波形と相似の波形データを、出力信号ピッ
チの変位や角度をアドレスＮ個分に対応させて記憶させ
てある。第２のメモリ１３ｂには、第１のメモリ１３ａ
の持つデータの一周期の１／４だけ位相のずれたデー
タ、即ちＢ相出力信号波形に相似の波形データを記憶さ
せてある。これらのメモリ１３ａ，１３ｂは例えば、Ｒ
ＯＭでもよいが、好ましくは書き換え可能なメモリ、例
えばＥＥＰＲＯＭ、ＥＰＲＯＭあるいはＲＡＭとする。
【００１２】これらの二つのメモリ１３ａ，１３ｂに共
通のアクセス手段として、基準クロックを発生するクロ
ック源１５と、その基準クロックを計数して計数値Ｎで
出力データが繰り返されるカウンタ１４とを有する。カ
ウンタ１４からの出力データにより、二つのメモリ１３
ａ，１３ｂのアドレスはインクリメントされて、検出器
出力信号波形と同様の高調波を持つ波形データが読み出
される。
通のアクセス手段として、基準クロックを発生するクロ
ック源１５と、その基準クロックを計数して計数値Ｎで
出力データが繰り返されるカウンタ１４とを有する。カ
ウンタ１４からの出力データにより、二つのメモリ１３
ａ，１３ｂのアドレスはインクリメントされて、検出器
出力信号波形と同様の高調波を持つ波形データが読み出
される。
【００１３】第１のメモリ１３ａの出力は第１の乗算型
Ｄ／Ａコンバータ１６ａのデータ入力に与えられ、検出
器１１のＡ相出力信号ＶA がそのリファレンス入力に与
えられて、二つの信号の乗算が行われる。同様に、第２
のメモリ１３ｂの出力は第２の乗算型Ｄ／Ａコンバータ
１６ｂのデータ入力に与えられ、検出器１１のＢ相出力
信号ＶB がそのリファレンス入力に与えられて、二つの
信号の乗算が行われる。
Ｄ／Ａコンバータ１６ａのデータ入力に与えられ、検出
器１１のＡ相出力信号ＶA がそのリファレンス入力に与
えられて、二つの信号の乗算が行われる。同様に、第２
のメモリ１３ｂの出力は第２の乗算型Ｄ／Ａコンバータ
１６ｂのデータ入力に与えられ、検出器１１のＢ相出力
信号ＶB がそのリファレンス入力に与えられて、二つの
信号の乗算が行われる。
【００１４】これらの乗算型Ｄ／Ａコンバータ１６ａ，
１６ｂから得られる出力信号は加算器１７により合成さ
れ、低域通過フィルタ１８を介して電圧比較器１９に送
られる。低域通過フィルタ１８は、メモリデータの離散
値が残っている階段波状出力の高周波成分を除去するた
めのものである。電圧比較器１９は、入力された交流信
号のゼロクロス点を検出して矩形波出力を得るもので、
その矩形波のエッジに所望の位相情報を持つ。これにつ
いては後述する。そして、主としてディジタル回路から
なる位相検出器２０及び計数表示器２１により、位相検
出と計数表示がなされる。例えば位相検出器２０は、位
相変化分をアップ／ダウンパルスまたはパラレルデータ
として出力し、計数表示器２１がその位相変化分データ
を積算して出力表示する。
１６ｂから得られる出力信号は加算器１７により合成さ
れ、低域通過フィルタ１８を介して電圧比較器１９に送
られる。低域通過フィルタ１８は、メモリデータの離散
値が残っている階段波状出力の高周波成分を除去するた
めのものである。電圧比較器１９は、入力された交流信
号のゼロクロス点を検出して矩形波出力を得るもので、
その矩形波のエッジに所望の位相情報を持つ。これにつ
いては後述する。そして、主としてディジタル回路から
なる位相検出器２０及び計数表示器２１により、位相検
出と計数表示がなされる。例えば位相検出器２０は、位
相変化分をアップ／ダウンパルスまたはパラレルデータ
として出力し、計数表示器２１がその位相変化分データ
を積算して出力表示する。
【００１５】例えば、検出器出力が三角波の場合、変位
をｘ、信号ピッチをλとして、検出器１１の二つの出力
信号ＶA （ｘ），ＶB （ｘ）は、次式数１で表される。
をｘ、信号ピッチをλとして、検出器１１の二つの出力
信号ＶA （ｘ），ＶB （ｘ）は、次式数１で表される。
【００１６】
【数１】
【００１７】一方、二つのメモリ１３ａ，１３ｂからそ
れぞれ読みだされるキャリア信号Ｖa （ｔ），Ｖb
（ｔ）は、キャリア周期をＴとして、次の数２で表され
る。
れぞれ読みだされるキャリア信号Ｖa （ｔ），Ｖb
（ｔ）は、キャリア周期をＴとして、次の数２で表され
る。
【００１８】
【数２】
【００１９】そうすると、加算器１７の出力信号ＶO
（ｘ，ｔ）は、次の数３で表される。
（ｘ，ｔ）は、次の数３で表される。
【００２０】
【数３】ＶO （ｘ，ｔ）＝ＶA （ｘ）・Ｖa （ｔ）＋Ｖ
B （ｘ）・Ｖb （ｔ）
B （ｘ）・Ｖb （ｔ）
【００２１】この様に表される加算出力信号ＶO （ｘ，
ｔ）のゼロクロス点は、下記数４を条件として計算でき
る。
ｔ）のゼロクロス点は、下記数４を条件として計算でき
る。
【００２２】
【数４】ＶO （ｘ，ｔ）＝０ ｄＶO （ｘ，ｔ）／ｄｔ＞０
【００２３】従って、ｘとｔの関係は、正の整数ｎを用
いて、下記数５で表される。
いて、下記数５で表される。
【００２４】
【数５】ｔ＝｛（ｘ／λ）＋ｎ｝Ｔ
【００２５】以上から、加算出力信号ＶO （ｘ，ｔ）の
ゼロクロス点の位相が変位ｘにリニアに対応することに
なる。
ゼロクロス点の位相が変位ｘにリニアに対応することに
なる。
【００２６】以上のようにしてこの実施例によれば、検
出器１１の出力波形に対応する波形データを予めメモリ
１３ａ，１３ｂに記憶しておいてキャリア信号データを
発生させ、乗算型Ｄ／Ａコンバータ１６ａ，１６ｂと加
算器１７を利用して２相出力信号で位相変調された交流
信号を得るようにしている。従って検出器１１の２相出
力信号が正弦波からずれていてもそれに影響されること
なく、高い内挿精度を得ることができる。
出器１１の出力波形に対応する波形データを予めメモリ
１３ａ，１３ｂに記憶しておいてキャリア信号データを
発生させ、乗算型Ｄ／Ａコンバータ１６ａ，１６ｂと加
算器１７を利用して２相出力信号で位相変調された交流
信号を得るようにしている。従って検出器１１の２相出
力信号が正弦波からずれていてもそれに影響されること
なく、高い内挿精度を得ることができる。
【００２７】またこの実施例によれば、乗算型Ｄ／Ａコ
ンバータ１６ａ，１６ｂとしてビット数の少ないものを
用いても、高い分解能が得られる。例えば、乗算型Ｄ／
Ａコンバータ１６ａ，１６ｂが６ビット程度のものであ
っても、その出力は低域通過フィルタ１８により滑らか
にされるため、スケールピッチ１００μm に対して、
０．１μm 程度の分解能で変位または角度を求めること
が可能である。またビット数の少ないＤ／Ａコンバータ
を用いれば、一般にビット数が少なければ高速であるか
ら、周波数の高いクロックで動作できる。そして高速ク
ロックで動作させれば、高速計数が可能であり、スケー
ルを高速で摺動させた場合にも対応することができる。
更に波形データを記憶するメモリ１３ａ，１３ｂとして
書き換え可能なメモリを用いれば、そのデータ書き換え
によって出力信号波形の異なる他の検出器にも適応でき
る。
ンバータ１６ａ，１６ｂとしてビット数の少ないものを
用いても、高い分解能が得られる。例えば、乗算型Ｄ／
Ａコンバータ１６ａ，１６ｂが６ビット程度のものであ
っても、その出力は低域通過フィルタ１８により滑らか
にされるため、スケールピッチ１００μm に対して、
０．１μm 程度の分解能で変位または角度を求めること
が可能である。またビット数の少ないＤ／Ａコンバータ
を用いれば、一般にビット数が少なければ高速であるか
ら、周波数の高いクロックで動作できる。そして高速ク
ロックで動作させれば、高速計数が可能であり、スケー
ルを高速で摺動させた場合にも対応することができる。
更に波形データを記憶するメモリ１３ａ，１３ｂとして
書き換え可能なメモリを用いれば、そのデータ書き換え
によって出力信号波形の異なる他の検出器にも適応でき
る。
【００２８】
【発明の効果】以上述べたように本発明によれば、キャ
リア信号発生手段として実際に検出器から出力される信
号波形と相似の波形データを記憶させたメモリを用い、
乗算型Ｄ／Ａコンバータと加算器を利用して位相変調信
号を得るようにすることで、エンコーダの検出器出力信
号が変位や角度に対して正弦波からずれた波形であって
も、高精度の内挿を可能とした内挿回路を得ることがで
きる。また本発明の内挿回路は、波形データを記憶する
メモリとして書き換え可能なものを用いることにより、
任意のエンコーダに適用できる。
リア信号発生手段として実際に検出器から出力される信
号波形と相似の波形データを記憶させたメモリを用い、
乗算型Ｄ／Ａコンバータと加算器を利用して位相変調信
号を得るようにすることで、エンコーダの検出器出力信
号が変位や角度に対して正弦波からずれた波形であって
も、高精度の内挿を可能とした内挿回路を得ることがで
きる。また本発明の内挿回路は、波形データを記憶する
メモリとして書き換え可能なものを用いることにより、
任意のエンコーダに適用できる。
【図１】 本発明の一実施例に係る内挿回路を示す。
【図２】 従来の内挿回路を示す。
【図３】 光電式エンコーダ検出器の構成を示す。
【図４】 エンコーダ検出器の出力信号波形を示す。
１１…検出器、１２…電源、１３ａ…第１のメモリ、１
ｂ…第２のメモリ、１４…カウンタ、１５…基準クロッ
ク源、１６ａ…第１の乗算型Ｄ／Ａコンバータ、１６ｂ
…第２の乗算型Ｄ／Ａコンバータ、１７…加算器、１８
…低域通過フィルタ、１９…電圧比較器、２０…位相検
出器、２１…計数表示器。
ｂ…第２のメモリ、１４…カウンタ、１５…基準クロッ
ク源、１６ａ…第１の乗算型Ｄ／Ａコンバータ、１６ｂ
…第２の乗算型Ｄ／Ａコンバータ、１７…加算器、１８
…低域通過フィルタ、１９…電圧比較器、２０…位相検
出器、２１…計数表示器。
Claims (3)
- 【請求項１】 エンコーダの検出器から出力される９０
°位相の異なる第１及び第２の二つの出力信号を内挿し
て高分解能の変位または角度検出を行う内挿回路であっ
て、 前記検出器から出力される第１及び第２の出力信号の波
形にそれぞれ相似した波形データがディジタルデータと
して記憶された第１及び第２のメモリと、 これら第１及び第２のメモリのアドレスを所定周期で更
新してアクセスするアクセス手段と、 前記検出器の第１及び第２の出力信号がそれぞれリファ
レンス入力に、前記第１及び第２のメモリの出力データ
がそれぞれデータ入力に供給されて、これらデータ入力
とリファレンス入力を乗算してアナログ出力を出す第１
及び第２の乗算型Ｄ／Ａコンバータと、 これら第１及び第２の乗算型Ｄ／Ａコンバータの出力を
合成する加算手段と、 この加算手段の出力信号から高周波成分を除去する低域
通過フィルタと、 この低域通過フィルタの出力のゼロクロス点を検出して
ゼロクロス点でレベル変化する矩形波出力を得る電圧比
較手段と、 この電圧比較手段の出力矩形波のエッジ位相を検出する
位相検出手段と、 この位相検出手段から出力される位相変化分データを積
算する計数手段とを有することを特徴とするエンコーダ
の内挿回路。 - 【請求項２】 前記第１及び第２のメモリは、それぞれ
前記検出器の出力信号ピッチをアドレスＮ個分に対応さ
せて波形データを記憶したものであり、 前記アクセス手段は、基準クロックを発生するクロック
源と、その基準クロックを計数して計数値Ｎで出力デー
タが繰り返されるカウンタとから構成されていることを
特徴とする請求項１に記載のエンコーダの内挿回路。 - 【請求項３】 前記第１及び第２のメモリは、書き換え
可能なメモリであることを特徴とする請求項１または２
に記載のエンコーダの内挿回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14870294A JPH07333005A (ja) | 1994-06-07 | 1994-06-07 | エンコーダの内挿回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14870294A JPH07333005A (ja) | 1994-06-07 | 1994-06-07 | エンコーダの内挿回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07333005A true JPH07333005A (ja) | 1995-12-22 |
Family
ID=15458692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14870294A Pending JPH07333005A (ja) | 1994-06-07 | 1994-06-07 | エンコーダの内挿回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07333005A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009085956A (ja) * | 2007-10-02 | 2009-04-23 | Dr Johannes Heidenhain Gmbh | 光学エンコーダ用のフォトダイオードアレイ，フォトダイオード検出システム及び光学エンコーダ |
| JP2012112704A (ja) * | 2010-11-22 | 2012-06-14 | Mitsubishi Electric Corp | 回転数計測装置 |
-
1994
- 1994-06-07 JP JP14870294A patent/JPH07333005A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009085956A (ja) * | 2007-10-02 | 2009-04-23 | Dr Johannes Heidenhain Gmbh | 光学エンコーダ用のフォトダイオードアレイ，フォトダイオード検出システム及び光学エンコーダ |
| JP2012112704A (ja) * | 2010-11-22 | 2012-06-14 | Mitsubishi Electric Corp | 回転数計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62162968A (ja) | 速度検出装置 | |
| JP2746178B2 (ja) | 測定装置の内挿回路 | |
| JP3220411B2 (ja) | エンコーダの内挿回路 | |
| JPH0489507A (ja) | 変位検出装置 | |
| US8271221B2 (en) | Phase detection device and position detection device | |
| JPH07333005A (ja) | エンコーダの内挿回路 | |
| JPS60157014A (ja) | エンコ−ダ読取信号の内挿方法および装置 | |
| JPH10132605A (ja) | 位置検出装置 | |
| JP2005098735A (ja) | 位置検出手段及びこれを用いた位置制御手段 | |
| JP2764722B2 (ja) | エンコーダの読取信号の内挿方法 | |
| JPS61110005A (ja) | 位置検出方法および装置 | |
| JP2003083768A (ja) | アブソリュートエンコーダ | |
| JP2001041772A (ja) | リニヤスケール測長装置 | |
| RU2127867C1 (ru) | Способ динамического измерения угловых перемещений | |
| JP3017927B2 (ja) | モータの位置検出装置 | |
| JPS601581B2 (ja) | サ−ボ機構における速度検出装置 | |
| JP3047946B2 (ja) | 正弦波余弦波信号の角度位置信号生成装置 | |
| JP2865219B2 (ja) | レゾルバを用いた位置検出装置 | |
| JPH0712510A (ja) | ヘテロダイン干渉計用位相差測定装置 | |
| SU1758875A1 (ru) | Преобразователь угла поворота вала в код | |
| JPS63172919A (ja) | 直角位相信号処理装置 | |
| JP3369500B2 (ja) | 電子式無効電力測定装置 | |
| JP2002162257A (ja) | リニヤスケール | |
| JPS63186109A (ja) | 測定装置の補間回路 | |
| JPH0384463A (ja) | 速度検出回路 |