JP3369500B2 - 電子式無効電力測定装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、無効電力を測定す
るための電子式無効電力量計、電子式無効電力計などの
電子式無効電力測定装置の改良に関するものである。 【０００２】 【従来の技術】無効電力を測定するためには、電圧と電
流のどちらか一方あるいは両方の位相を動かして両者の
間にπ／２の相対的な位相差を生じさせた後に、両者を
乗算する必要がある。従来の無効電力量計の回路例を図
８に示す。交流電圧Ｖの入力端子と乗算器１０１との間
に抵抗１０２とコンデンサ１０３とから構成される移相
回路１０４が設けられている。この移相回路１０４の働
きにより交流電圧Ｖがπ／２の位相差に相当する時間だ
け遅延される。交流電流Ｉと、移相回路１０４から出力
されるπ／２だけ遅延された交流電圧Ｖとは乗算器１０
１に入力されて、そこで乗算される。乗算器１０１のア
ナログ出力はローパスフィルタ１０５により直流化さ
れ、Ａ／Ｄ変換器１０６によりデジタル信号に変換され
て、累積加算器１０７に入力され、そこで累積された結
果が、無効電力量として無効電力量表示器１０８に送ら
れて表示される。 【０００３】 【発明が解決しようとする課題】従来の無効電力量計に
おける抵抗とコンデンサを組み合わせた移相回路は、受
動素子を組み合わせたアナログ回路であり、入力される
信号の周波数が変わると出力信号の振幅や移相量が変化
してしまう。そのため、広範囲の信号周波数に対応して
正確な無効電力量を計測することはできないという欠点
を有していた。 【０００４】従来の移相回路で異なった周波数の入力信
号に対応するためには、抵抗とコンデンサのいずれかを
可変にする方法があるが、入力周波数が変動する都度調
整が必要であるうえに、やはりあまり広範囲の信号周波
数に対応することはできなかった。 （発明の目的）本発明の目的は、広い周波数範囲の入力
信号に対しても、調整を要することなく、正確にπ／２
の位相差を電圧と電流の間にリアルタイムで生じさせる
ことのできる電子式無効電力測定装置を提供することで
ある。 【０００５】 【０００６】【課題を解決するための手段】 上記目的を達成するた
めに、請求項１記載の本発明は、交流電圧と交流電流の
一方をデジタル値に変換する第１のＡ／Ｄ変換手段と、
前記交流電圧と交流電流の他方をデジタル値に変換する
第２のＡ／Ｄ変換手段と、前記交流電圧または交流電流
のπ／２の位相に相当する時間をデジタル的に算出する
π／２算出手段と、前記第１のＡ／Ｄ変換手段からのデ
ジタルデータを、時間変化をデータ保持位置の変化に置
き換えて順次保持し、前記π／２算出手段により算出さ
れたπ／２相当の遅延時間に対応するデータ保持位置よ
り前記第１のＡ／Ｄ変換手段のデジタルデータを順次出
力する移相手段と、該移相手段の出力と前記第２のＡ／
Ｄ変換手段の出力とを乗算して瞬時無効電力を算出する
乗算手段と、交流電圧及び交流電流の周波数変動時に前
記移相手段の出力に空白期間を生じさせないために、現
位相よりπ／２以上の所定の位相進んだ時間前に対応す
る前記移相手段のデータ保持位置に、前記時間前の前記
第１のＡ／Ｄ変換手段のデジタルデータと略等価なデー
タを保持させるデータ空白期間防止手段とを有すること
を特徴とするものである。 【０００７】 【発明の実施の形態】 図１は、本発明に係る参考技術
例である電子式無効電力量計を示す図、図２は図１の参
考技術例の動作例を示すタイミングチャートである。 【０００８】１，２は測定対象の電圧Ｖと電流Ｉがそれ
ぞれ入力されるＡ／Ｄ変換部、３はサンプリングクロッ
ク信号を発生するサンプリングクロック生成部、４は電
圧Ｖの一周期を測定する周期測定部、５は周期測定部４
の出力から一周期の１／４であるπ／２に相当する時間
を算出するπ／２算出部、６ａ〜６ｊは複数個のシフト
レジスタ、７ｂ〜７ｊはシフトレジスタ６ａ〜６ｊより
１つ少ない数（２つ以上少ない数でもよい）の入力位置
切換スイッチ、８は前記シフトレジスタ６ａ〜６ｊと入
力位置切換スイッチ７ｂ〜７ｊから構成された移相部、
９はＡ／Ｄ変換部２と移相部８の出力を乗算する乗算
部、１０は乗算部９からの出力を累積する累積加算部、
１１は累積加算部１０からの出力である無効電力量を表
示する表示部である。なお、入力位置切換スイッチ７ｂ
〜７ｊは通常は前段のシフトレジスタに接続する側が閉
じているが、π／２算出部５から切換指示信号が入力さ
れると、Ａ／Ｄ変換部１に接続する側が閉じるものであ
る。 【０００９】電圧Ｖは、Ａ／Ｄ変換部１に入力されると
ともに、周期測定部４に入力される。Ａ／Ｄ変換部１で
は、サンプリングクロック信号入力毎に電圧Ｖをアナロ
グ信号からデジタル信号に変換して出力する。一方、π
／２算出部５では、図２に示されるように、電圧Ｖの１
周期間のサンプリングクロック信号数ｎｉを測定し、こ
れを４で割ることでπ／２に相当するサンプリングクロ
ック信号数ａｉ＝ｎｉ／４を算出する。 【００１０】π／２算出部５は算出したａｉの値によっ
て、移相部８の入力位置切換スイッチ７ｂ〜７ｊのうち
の、７ｊからＡ／Ｄ変換部１の方向にａｉ分のシフトレ
ジスタ段数だけ遡った位置の入力位置切換スイッチ７ｘ
をＡ／Ｄ変換部１側に切り換える。これにより、Ａ／Ｄ
変換部１からの出力信号が、入力位置切換スイッチ７ｘ
に対応したシフトレジスタ６ｘに入力される。前述の通
り、このシフトレジスタ６ｘはシフトレジスタ６ｊから
ａｉ分の段数遡った位置にあるため、移相部８を経て乗
算部９へ入力されるデジタル化された電圧Ｖの入力タイ
ミングは、Ａ／Ｄ変換部２から直接乗算部９へ入力され
るデジタル化された電流Ｉの入力タイミングより、サン
プリングクロック信号数ａｉ分、すなわち電圧Ｖのπ／
２の位相差に相当する時間分遅れることになる。乗算部
９には、このように遅延されていない電流Ｉと、π／２
の位相差分遅延された電圧Ｖが入力されるため、ここで
の乗算結果が無効電力となる。乗算部９の出力は累積加
算部１０に送られ、そこでの累積結果が無効電力量とし
て表示部１１に送られて表示される。 【００１１】π／２算出部５によるサンプリングクロッ
ク信号数ａｉの測定は、電圧Ｖの各周期毎に行われる。
従って、電圧Ｖの周波数が変動すると、切り換えられる
入力位置切換スイッチ７ｘの位置がそれに応じてリアル
タイムで変更される。これにより、電圧Ｖの周波数が変
化しても、乗算部９に入力されるデジタル化された電圧
Ｖの位相はデジタル化された電流Ｉの位相に比べ、常に
π／２だけ遅延されることになり、広い周波数範囲の入
力信号に対しても、調整を要することなく無効電力量を
測定することが可能となる。 【００１２】 ところが、電圧Ｖの周波数が小さくな
る、すなわち周期が長くなる場合には、図１の参考技術
例においては移相部８の出力に空白期間が生じ、無効電
力量の測定精度が低くなる。図３はそのような場合を説
明した図である。時点ｔ₁ では、入力信号の周波数に応
じて入力位置切換スイッチ７ｅが切り換えられていると
すると、デジタル化された電圧Ｄ₂ がシフトレジスタ６
ｅに入力される。時点ｔ₂ および時点ｔ₃ でも切り換え
られた入力位置切換スイッチの位置は変わらず、それぞ
れの時点における電圧Ｄ₃ およびＤ₄ が次々シフトレジ
スタ６ｅに入力されて、順次シフトレジスタ６ｆ以降に
送られる。 【００１３】ところが、時点ｔ₄ で電圧Ｖの周波数が小
さくなると、π／２の位相差に相当するサンプリングク
ロック信号数ａｉが増大し、切り換えられる入力位置切
換スイッチの位置がさらに遡った７ｂに変化したとす
る。この時、シフトレジスタ６ｂにはこの時点の電圧Ｄ
₅ が入力される。また、シフトレジスタ６ｆには、１つ
前の時点ｔ₃ でのシフトレジスタ６ｅへの入力である電
圧Ｄ₄ が入力されるが、シフトレジスタ６ｃ、６ｄ、６
ｅには不定データが入力（空白期間）されることにな
る。なお、入力周波数が大きくなる場合には、データが
上書きされることになり、データの空白期間は生じな
い。 【００１４】 図４は、このような周波数低減に伴うデ
ータの空白期間対策を施した、本発明の実施の一形態を
示す図である。本実施形態においては、電圧Ｖをアナロ
グ信号からデジタル信号に変換するＡ／Ｄ変換部は△Σ
変調部１２とフィルタ部１３とから、また電圧Ｉを変換
するＡ／Ｄ変換部は同様に△Σ変調部１４とフィルタ部
１５とから構成されている。データの空白期間を防止す
るためのシフトレジスタ１６ａ〜１６ｋ及び入力位置切
換スイッチ７ａ，１７ｂ〜１７ｋが移相部８に加えられ
る。 【００１５】π／２算出部５は、電圧Ｖのπ／２の位相
差に相当するサンプリングクロック信号数ａｉを算出
し、それによって入力位置切換スイッチ７ｊからａｉ分
の段数遡った位置にある入力位置切換スイッチ７ｘを切
り換える。また、データ空白期間防止用位相差算出部１
８は、電圧Ｖの（π／２＋２π）の位相差に相当するサ
ンプリングクロック信号数ｂｉを算出し、それによって
入力位置切換スイッチ７ｊからｂｉ分の段数遡った位置
にある入力位置切換スイッチ１７ｘを切り換える。すな
わち、シフトレジスタ６ｊからみてπ／２分遡ったシフ
トレジスタ６ｘと、（π／２＋２π）分遡ったシフトレ
ジスタ１６ｘに同じ電圧データが入力され、シフトレジ
スタ１６ｘには１周期進んだ位相の実際のデータと略等
価なデータとして入力されることになる。従って、π／
２算出部５によって選択されているシフトレジスタ６ｘ
から１周期分遡った位置にあるシフトレジスタ１６ｘに
は常に電圧Ｖのデータが入力されていることになるた
め、周波数が小さく変化してπ／２算出部５によって選
択されるシフトレジスタ６ｘの位置が遡った位置に変化
したとしても、それまで選択されていたシフトレジスタ
と新しく選択されるシフトレジスタの間のシフトレジス
タにも実際のデータと略等価なデータがそれぞれ入力さ
れており、図３で説明したようなデータ空白期間は生じ
ない。 【００１６】図５の（ａ）は前述した図４の実施形態の
動作を説明した図であるが、このようなデータ空白期間
対策としては、図５の（ｂ）から（ｄ）に示したような
他の方法も考えられる。これらは、図５の（ａ）と同様
に、いずれも、現位相よりπ／２以上の所定の位相進ん
だ時間前に対応するシフトレジスタに、この時間前の△
Σ変調部１２のデジタルデータと略等価なデータを保持
させる方法である。 【００１７】図５の（ｂ）は、データ空白期間防止用位
相差算出部により、現在のデータ入力位置から３π／２
相当分遡った位置を検出し、そこに現在のデータの代り
にπ／２遅延されたデータを入力する方法を示してい
る。また図５の（ｃ）は、現在のデータ入力位置からπ
相当分遡った位置を検出し、入力信号の正負対称性に着
目して、そこに現在のデータの正負を反転させたデータ
を入力する方法を示している。さらに図５の（ｄ）は、
現在のデータ入力位置からπ／２相当分遡った位置を検
出し、そこにπ／２遅延したデータの正負を反転させた
データを入力する方法を示している。図６は、図５の
（ａ）から（ｄ）における入力位置を入力信号波形上に
示した図である。 【００１８】このように、回路中にデータ空白期間防止
用位相差算出部を設けることで、入力信号の周波数が小
さくなった場合にもデータの空白期間を生じさせず、常
に高い精度の無効電力量測定が可能となるが、周波数変
動がそれほど無いか、周波数が変動した時の測定に高い
精度が要求されない場合には、移相部８のデータ入力位
置より遡った位置に０などの任意の固定データを入力し
ておくことで、データの空白期間を生じさせないように
することもできる。 【００１９】 図４の実施形態では、移相部８にシフト
レジスタを用いているが、記憶回路（ＲＡＭ）を用いる
こともできる。図４の実施形態では、個々のシフトレジ
スタに入力されるデータをシフトすることでデータの移
相を実現したのに対して、記憶回路を用いる場合は、デ
ータの入力位置は動かさず、それぞれの位置のアドレス
をシフトすることでデータの移相を実現する。 【００２０】図７は記憶回路を用い、さらに図５の
（ｄ）に示したデータ空白期間対策を施した別の実施形
態を示した図である。本実施形態においては、入力信号
の周期検出はＡ／Ｄ変換部１の出力であるデジタルデー
タをゼロクロス検出部１９に入力させることにより行っ
ている。 【００２１】サンプリングクロック信号に同期してＡ／
Ｄ変換部１によりデジタル変換された電圧Ｖのデータ
は、データ切換部２０を経てＲＡＭ２１に入力される
が、その時にはデータ切換部２０はＲＡＭ制御部２２に
よりＡ／Ｄ変換部１からの出力データをＲＡＭ２１に入
力させるように切り換えられており、同時にＲＡＭ２１
はＲＡＭ制御部２２により書込み状態に切り換えられて
いる。読出しアドレス生成部２３は、サンプリングクロ
ック信号に同期して歩進するアドレスをアドレス切換部
２４及び加算器２５，２６に順次送る。Ａ／Ｄ変換部１
の出力データがＲＡＭ２１に入力する時は、アドレス切
換部２４はＲＡＭ制御部２２により読出しアドレス生成
部２３からのアドレスにπ／２算出部５からの位相差π
／２に相当するサンプリングクロック信号数を加算した
アドレスを書込みアドレスとして出力するように切り換
えられており、よって、ＲＡＭ２１はその指定されたア
ドレスにＡ／Ｄ変換部１の出力データを記憶する。次
に、アドレス切換部２４はＲＡＭ制御部２２により読出
しアドレス生成部２３からのアドレスをそのまま読出し
アドレスとして出力するように切り換えられ、ＲＡＭ２
１は指定されたアドレスのデータ（位相差π／２分遅延
された電圧Ｖのデジタルデータ）を読み出し、乗算部９
と符号反転部２７に送る。符号反転部２７はそのデータ
の符号を反転する。その後直ちに、アドレス切換部２４
はＲＡＭ制御部２２により読出しアドレス生成部２３か
らのアドレスにデータ空白期間防止用位相差算出部１８
からの位相差πに相当するサンプリングクロック信号数
を加算したアドレスを書込みアドレスとして出力するよ
うに切り換えられ、データ切換部２０はＲＡＭ制御部２
２により符号反転部２７からのデータをＲＡＭ２１に入
力させるように切り換えられる。よって、ＲＡＭ２１は
その指定されたアドレスに符号反転部２７からのデータ
（π／２分遅延されたデータの正負を反転させたデー
タ）を記憶する。以上の動作は１サンプリング期間毎に
繰り返される。 【００２２】 【発明の効果】 以上説明したように、本発明によれ
ば、広い周波数範囲の入力信号に対しても、調整を要す
ることなく、正確にπ／２の位相差を電圧と電流の間に
リアルタイムで生じさせることができる。また、ＬＳＩ
等での回路集積化が可能となり、低コスト化を図ること
ができる。さらに、交流電圧及び交流電流の周波数変動
時に、移相手段の出力に空白期間を生じさせないように
することができる。

【図面の簡単な説明】 【図１】 移相手段にシフトレジスタを用い、データ空
白期間対策を施していない本発明に係る参考技術例を示
す図である。 【図２】 図１の参考技術例の動作を示すタイミングチ
ャートである。 【図３】 データ空白期間が生じる場合を説明した図で
ある。 【図４】 移相手段にシフトレジスタを用い、データ空
白期間対策を施した本発明の実施の一形態を示す図であ
る。 【図５】 データ空白期間対策の方法を示した図であ
る。 【図６】 データ空白期間対策の方法を波形にて説明し
た図である。 【図７】 移相手段に記憶回路を用い、データ空白期間
対策を施した本発明の実施の別の形態を示す図である。 【図８】 従来の無効電力量計の回路例を示す図であ
る。 【符号の説明】 １，２ Ａ／Ｄ変換部 ３ サンプリングクロック生成部 ４ 周期測定部 ５ π／２算出部 ６ａ〜６ｊ シフトレジスタ ７ａ〜７ｊ 入力位置切換スイッチ ８ 移相部 ９ 乗算部 １０ 累積加算部 １１ 表示部 １２，１４ △Σ変調部 １３，１５ フィルタ部 １６ａ〜１６ｋ シフトレジスタ １７ｂ〜１７ｋ 入力位置切換スイッチ １８ データ空白期間防止用位相差算出部 １９ ゼロクロス検出部 ２０ データ切換部 ２１ ＲＡＭ ２２ ＲＡＭ制御部 ２３ 読出しアドレス生成部 ２４ アドレス切換部 ２５，２６ 加算器 ２７ 符号反転部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 下澤 一博 神奈川県横浜市港北区高田町1054−１ (56)参考文献 特開 昭56−84564（ＪＰ，Ａ) 特開 平６−207955（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 21/00 - 22/00 130 G01R 11/00 - 11/66 G05F 1/70

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 交流電圧と交流電流の一方をデジタル値
   に変換する第１のＡ／Ｄ変換手段と、前記交流電圧と交
   流電流の他方をデジタル値に変換する第２のＡ／Ｄ変換
   手段と、前記交流電圧または交流電流のπ／２の位相に
   相当する時間をデジタル的に算出するπ／２算出手段
   と、前記第１のＡ／Ｄ変換手段からのデジタルデータ
   を、時間変化をデータ保持位置の変化に置き換えて順次
   保持し、前記π／２算出手段により算出されたπ／２相
   当の遅延時間に対応するデータ保持位置より前記第１の
   Ａ／Ｄ変換手段のデジタルデータを順次出力する移相手
   段と、該移相手段の出力と前記第２のＡ／Ｄ変換手段の
   出力とを乗算して瞬時無効電力を算出する乗算手段と、
   交流電圧及び交流電流の周波数変動時に前記移相手段の
   出力に空白期間を生じさせないために、現位相よりπ／
   ２以上の所定の位相進んだ時間前に対応する前記移相手
   段のデータ保持位置に、前記時間前の前記第１のＡ／Ｄ
   変換手段のデジタルデータと略等価なデータを保持させ
   るデータ空白期間防止手段とを有する電子式無効電力測
   定装置。