JP2005134210A - 交流電力計及び交流電力量計 - Google Patents

Abstract

【課題】 変成器の電圧信号と変流器の電流信号との位相差を補正すること。
【解決手段】 変成器２の電圧信号及び変流器３の電流信号をゼロクロスコンパレータ７，８で矩形波に波形整形する。電圧信号及び電流信号の位相差に相当するパルス幅を論理積ゲート９で生成し、位相カウンタ１２で計測する。当該計測結果を位相差としてメモリ１３に記録する。また、変成器２の電圧信号及び変流器３の電流信号をＡＤ変換器１４，１５でデジタル信号に変換し、一方のデジタル信号を遅延器１６，１７で遅延させる。遅延させるデジタル信号は、メモリ１３に記録された位相差に基づいて制御器１８で決定する。遅延器１６，１７の出力信号を演算器１９，２０で乗算演算、平均演算する。これにより変成器２の電圧信号と変流器３の電流信号との位相差が補正される。
【選択図】図１

Description

本発明は、計器用変成器及び計器用変流器を有する交流電力計及び交流電力量計に関し、より詳しくは、回路で発生する位相差を改善するようにした交流電力計及び交流電力量計に関するものである。

図７を参照して従来の交流電力計５１について説明する。同図において、５２は計器用変成器、５３は計器用変流器である。計器用変成器５２及び計器用変流器５３の一次側には、被測定回路５４を配置してある。計器用変成器５２及び計器用変流器５３の二次側には、位相差調整用コンデンサ５５，５６を配置してある。従来は、この位相差調整用コンデンサ５５，５６によって、計器用変成器５２及び計器用変流器５３の各出力信号の位相差を補正していた（例えば特許文献１参照）。また、従来の交流電力量計５７は、交流電力計５１による出力（電力値）を積分器５８を介して出力するようにしたものである。

特開平８−６２２６１号公報

しかしながら、従来の交流電力計５１及び交流電力量計５７は、前述の如く、位相差調整用コンデンサ５５，５６によって位相補正をする場合、位相差調整用コンデンサ５５，５６として容量の異なる複数種類のコンデンサを用意しておき、位相差値を確認しながら複数種類のコンデンサの中から適当なコンデンサを選択して交流電力計５１及び交流電力量計５７に組込む必要がある。交流電力計５１及び交流電力量計５７を組立てるに際しては、補正調整に膨大な作業時間を要し、さらに、位相差調整用コンデンサ５５，５６として多種類のコンデンサが必要となり、組み立て経費が嵩む。また、位相を補正するに際しては、補正量が固定化されているため、交流電力計５１及び交流電力量計５７の使用状態で測定周波数が変わったり、測定レンジが変わった時に、力率や周波数の影響が発生するという問題がある。

本発明は、かかる実情に鑑み創案されたものであって、その目的は、位相差を自動補正できる交流電力計及び交流電力量計を提供することにある。

本発明の交流電力計は、交流電力を計測する電力計において、電圧成分と電流成分を同位相に加わる様に調整した状態で、電圧成分を検出する計器用変成器と、電流成分を検出する計器用変流器と、前記計器用変成器及び計器用変流器の各出力信号を矩形波に波形整形する第１及び第２のゼロクロスコンパレータと、前記第１及び第２のゼロクロスコンパレータで波形整形した電圧信号及び電流信号の位相差に相当する時間パルス幅を生成する論理積ゲートと、前記論理積ゲートで生成したパルス幅を時間計測する位相カウンタと、前記位相カウンタで計測した時間を位相差として記録するメモリと、前記計器用変成器及び計器用変流器の各出力信号をデジタル信号に変換する第１及び第２のＡＤ変換器と、前記第１及び第２のＡＤ変換器で変換されたデジタル信号を遅延させる第１及び第２の遅延器と、前記メモリから位相差校正段階で記録した位相差を読み出し、当該位相差の極性により前記第１及び第２のＡＤ変換器で変換されたデジタル信号を第１又は第２の遅延器のいずれによって遅延させるか判定する制御器と、前記第１又は第２の遅延器のいずれかで遅延した電圧成分又は電流成分を乗算演算する第１の演算器と、前記第１の演算器の演算結果を平均演算する第２の演算器とを備えたことを特徴としている。

本発明の上記構成によれば、交流電力計測における位相差校正段階では、電圧成分と電流成分を同位相に加わる様に調整した状態で、電圧成分を検出する計器用変成器及び電流成分を検出する計器用変流器の出力をゼロクロスコンパレータにて矩形波に波形整形する。波形整形した電圧と電流信号は論理積ゲートにて位相差に相当する時間パルス幅を生成し、このパルス幅をカウンタで時間計測する。計測された時間は、遅延時間値としてメモリに記録して置く。他方、計測段階では、前記計器用変成器及び計器用変流器の各出力信号をＡＤ変換器でデジタル信号に変換する。それぞれ変換されたデジタル信号は、制御器にて前記校正段階で記録した遅延時間データをメモリより読み出し、データの極性にてどちらの遅延器にて遅延させるか判断する。遅延器にて何れか一方が遅延された電圧成分或いは電流成分は乗算器にて乗算演算し更に平均演算することにより計器用変成器及び計器用変流器で生ずる位相差（遅延時間）が補正される。

また、本発明の交流電力計は、前記第１のゼロクロスコンパレータによって波形整形した矩形波の周波数を計測する周波数カウンタを備え、測定する入力周波数の範囲内で中心及び下限の周波数と上限の周波数とを変えて電圧成分と電流成分を同位相に加わるように調整し、下限の周波数と中心及び上限の周波数の位相差を記録し、かつ、前記周波数カウンタによって入力周波数を計測すると共に制御器によって下限の周波数と中心及び上限の周波数に対する位相差を比例補間計算で求め、前記第１及び第２の遅延器に対し遅延量を与える様にして入力周波数に依って生じる位相差を改善するようにしたことを特徴としている。この場合、計器用変流器及び計器用変成器の各出力信号の位相差を決定するに際し、入力周波数の変化によって補正しているので、周波数の影響が生じない。

さらに、本発明の交流電力計は、前記計器用変成器及び計器用変流器と第１及び第２のＡＤ変換器との間にレンジ切替え器を備えたマルチレンジ式電力計であって、レンジを切替えてレンジ間で位相差値が異なるときに、測定しようとするレンジ範囲内でそれぞれレンジを変えて、電圧成分と電流成分を同位相に加わる様に調整してレンジ毎の位相差を記録し、かつ、レンジ切替え情報に基づいてレンジに相当する位相差を前記制御器によってメモリから読み出すと共に第１及び第２の遅延器に対して遅延量を与えてレンジによって生じる位相差を改善することを特徴としている。これによりマルチレンジ式電力計測に於いてレンジ切替え時の計器用変流器又は計器用変成器による位相差の補正量が自動的に切替えられる。

本発明の交流電力量計は、請求項１〜３のいずれかに記載の交流電力計の電力値を積分器にて積分し、予め設定した既定値に到達したときに、パルスを出力すると共に前記積分器を零復帰させ、当該パルス出力を積算カウンタにて計数することを特徴としている。すなわち、本交流電力量計は、請求項１〜３のいずれかに記載の交流電力計に積算カウンタを附加して、交流電力量を計測するようにしたものである。

本発明の交流電力計によれば、電気的絶縁のための計器用変成器及び計器用変流器の位相差を自動で補正することができ、電力値の計測精度を向上できる。また、測定周波数が変化しても周波数の影響誤差を軽減できる。さらに、計器用変成器及び計器用変流器と第１及び第２のＡＤ変換器との間にレンジ切替え器を備えたマルチレンジ式電力計にあっては、測定レンジを切替えても計器用変流器又は計器用変成器の位相差を補正することができ、広範囲に渡って電力値の計測精度を向上できる。

また、本発明の交流電力量計によれば、力率と周波数誤差を軽減できる。さらに、電力量値の計測精度を広範囲に渡って向上できる。

以下、図面を参照しつつ本発明の交流電力計を実施するための最良の形態について説明する。

図１乃至図３を参照しつつ本発明の第１の実施例について説明する。図１は、本発明の交流電力計１を単相電力計に適用した場合を例示している。同図において、２は計器用変成器で、３は計器用変流器である。計器用変成器２及び計器用変流器３は、被計測回路４の電圧成分及び電流成分を同位相に加わるように調整した状態で検出するものである。計器用変成器２及び計器用変流器３の二次側には、位相差校正回路５と、計測回路６とを配置してある。

位相差校正回路５は、第１及び第２のゼロクロスコンパレータ７，８と、第１及び第２の論理積ゲート９，１０と、ＯＳＣ１１と、位相カウンタ１２と、メモリ１３とで構成してある。第１のゼロクロスコンパレータ７は、計器用変成器２の出力信号を矩形波に波形整形するものである。第２のゼロクロスコンパレータ８は、計器用変流器３の出力信号を矩形波に波形整形するものである。第１の論理積ゲート９は、第１及び第２のゼロクロスコンパレータ７，８で波形整形した電圧信号及び電流信号の位相差に相当する時間パルス幅を生成するものである。ＯＳＣ１１は、第１の論理積ゲート９で生成した時間パルス幅より十分小さい基準パルスｐを発生するものである。第２の論理積ゲート１０は、第１の論理積ゲート９で生成した時間パルス幅と、ＯＳＣ１１で発生した基準パルスｐとが伝送され、これらを位相カウンタ１２へ出力するものである。位相カウンタ１２は、第１の論理積ゲート９で生成した時間パルス幅を計測するものである。メモリ１３は、位相カウンタ１２で計測した時間を位相差として記録するものである。

計測回路６は、第１及び第２のＡＤ変換器１４，１５と、第１及び第２の遅延器１６，１７と、制御器１８と、第１及び第２の演算器１９，２０とで構成してある。第１のＡＤ変換器１４は、計器用変成器２の出力信号（電圧信号）をデジタル信号に変換するものである。第２のＡＤ変換器１５は、計器用変流器３の出力信号（電流信号）をデジタル信号に変換するものである。第１の遅延器１６は、第１のＡＤ変換器１４で変換されたデジタル信号を遅延させるものである。第２の遅延器１７は、第２のＡＤ変換器１５で変換されたデジタル信号を遅延させるものである。制御器１８は、メモリ１３から位相差校正回路５で記録した位相差を読み出し、当該位相差の極性により第１及び第２のＡＤ変換器１４，１５で変換されたデジタル信号を第１又は第２の遅延器１６，１７のいずれによって遅延させるか判定するものである。第１の演算器１９は、第１又は第２の遅延器１６，１７のいずれかで遅延した電圧成分又は電流成分を乗算演算するものである。第２の演算器２０は、第１の演算器１９の演算結果を平均演算するものである。

なお、図１おいて、２１はＤＡ変換器で、計測回路の出力結果を電力値として出力するものである。

次に、本交流電力計１の作用について説明する。

本交流電力計１は、計器用変成器２の測定電圧と同位相の測定電流が計器用変流器３に加わるように負荷側に純抵抗器２２を接続してある。位相差校正回路５は、計器用変成器２及び計器用変流器３の出力信号を、第１及び第２のゼロクロスコンパレータ７，８によって矩形波に波形整形する。波形整形された信号、即ち電圧論理信号Ｅと電流論理信号Ｉとの論理積を第１の論理積ゲート９で取ることにより計器用変成器２及び計器用変流器３の出力信号相互の位相差βに相当する時間パルス幅が出力される。ＯＳＣ１１は、この時間パルス幅より十分小さい基準パルスｐを発生する。第１の論理積ゲート９及びＯＳＣ１１から第２の論理積ゲート１０へパルス信号が出力され、第２の論理積ゲート１０で位相差分に相当するパルス数が抽出される。図２は、第２の論理積ゲート１０で位相差分に相当するパルス数を抽出した結果をグラフ化したものである。第２の論理積ゲート１０で抽出されたパルス数は、位相カウンタ１２によって計数される。制御器１８は、位相カウンタ１２の計数値θ（図２参照）を位相差としてメモリ１３に記録する。

計測回路６は、計器用変成器２及び計器用変流器３の出力信号を、第１及び第２のＡＤ変換器１４，１５で、測定周波数より十分大きいサンプリング周波数によってデジタル値ｅ，ｉに変換する。デジタル値ｅ，ｉは、計器用変成器２及び計器用変流器３の位相差をβとすると、計器用変流器３の位相が計器用変成器２より遅れている場合には、下記の式１の如く表され、計器用変成器２の位相が計器用変流器３より遅れている場合には、下記の式２の如く表される。

第１及び第２のＡＤ変換器１４，１５によって変換されたデジタル値ｅ，ｉは、それぞれ第１及び第２の遅延器１６，１７に出力される。第１の遅延器１６は、計器用変成器２の位相が計器用変流器３より遅れている場合に、第１のＡＤ変換器１４によって変換されたデジタル値ｅ（式１）を下記の式３の如く変換する。第２の遅延器１７は、計器用変流器３の位相が計器用変成器２より遅れている場合に、第２のＡＤ変換器１５によって変換されたデジタル値ｉ（式２）を下記の式４の如く変換する。計器用変成器２及び計器用変流器３のいずれの位相が遅れているかは、メモリ１３の記録内容に基づいて制御器１８によって判定される。制御器１８は、当該判定結果に基づき、位相補正値θを加える旨の指示信号を第１の遅延器１６又は第２の遅延器１７の何れかに送信する。

デジタル値ｅ’，ｉ又はｅ，ｉ’は、第１及び第２の遅延器１６，１７から第１の演算器１９に伝送される。第１の演算器１９は、デジタル値ｅ’，ｉ又はｅ，ｉ’を乗算演算する。すなわち、計器用変成器２の位相が計器用変流器３より遅れている場合は、下記の式５の如く演算し、計器用変流器３の位相が計器用変成器２より遅れている場合は、下記の式６の如く演算する。

第１の演算器１９の演算結果に関して、第２の演算器２０で平均演算が行われる。当該平均演算によりデジタル値ｅ’，ｉ又はｅ，ｉ’の論理積ω（ω＝ｅ’・ｉ又はｅ・ｉ’）の一周期の平均値Ｐが求められる。式５の場合の平均値Ｐを下記の式７に、式６の場合の平均値Ｐを下記の式８に示す。

式７及び式８において、β＝θとすると、式７及び式８は、下記の式９の如く表される。

式９によれば、計器用変成器２及び計器用変流器３の位相差βが排除されることが分かる。

図３は、計測回路６による位相補正をグラフ化したものである。なお、図３では、便宜上、電流成分が電圧成分より遅れている場合、即ち式１、式３、式５、式７及び式９で表した信号変換工程のみを示している。第１のＡＤ変換器１４の出力信号（デジタル値ｅ）は、図３の実線で示す如く、位相差校正回路５のメモリ１３に記録された位相差θだけ第２のＡＤ変換器１５の出力信号（デジタル値ｉ）より進んでいる。このデジタル値ｅは、第１の遅延器１６によって遅延され、図３の破線で示す如くデジタル値ｅ’として出力される。他方、第２のＡＤ変換器１５の出力信号（デジタル値ｉ）は、第２の遅延器１７によって遅延されずにそのまま出力される。これにより電圧成分と電流成分のデジタル値ｅ’，ｉが同位相になる。また、図１において、デジタル値ｉ’は、電圧成分が電流成分より遅れている場合に、第２のＡＤ変換器１５の出力信号（デジタル値ｉ）が第２の遅延器１７によって遅延された信号であって、デジタル値ｅと同位相になっている。

本交流電力計によれば、力率の影響は、装置を構成する計器用変成器２や計器用変流器３で銅損或いは鉄損等の違いにより位相差が発生する。この影響による誤差が自動補正でき精度よく計測ができる。

次に、図４を参照しつつ本発明の第２の実施例について説明する。なお、図１に示す第１の実施例と同一部位には、同一符号を付して詳しい説明を省略する。

図４の交流電力計は、第１のゼロクロスコンパレータ７によって波形整形した矩形波の周波数を計測する周波数カウンタ２３を設けた点で、前記第１の実施例の交流電力計１と相違している。

位相差校正回路５で、位相カウンタ１２の計数値θを抽出するに際し、使用周波数範囲の下限の周波数ｆ_Lと中心及び上限の周波数ｆ_O，ｆ_Hとを変えて、その都度の位相差値θ₁，θ₂及びθ₃をメモリ１３に記録する。

電力測定時には、第１のゼロクロスコンパレータ７の出力信号Ｅの入力周波数ｆを周波数カウンタ２３によって計測し、当該計測結果（入力周波数ｆ）を制御器１８へ送信する。制御器１８は、入力周波数ｆ及びメモリ１３に記録された位相差値θ₁，θ₂，θ₃に基づいて、位相差θを補間計算する。

入力周波数ｆが下限の周波数ｆ_Lより大きく、かつ、中心の周波数ｆ_Oより小さい場合、位相差θは、下記の式１０の如く表される。また、入力周波数ｆが中心の周波数ｆ_Oより大きく、かつ、上限の周波数ｆ_Hより小さい場合、位相差θは、下記の式１１の如く表される。

但し、ｆ＜ｆ_Lの場合は、式１０において、ｆ＝θ₁とし、ｆ＞ｆ_Hの場合は、式１１において、ｆ＝θ₃とする。

式１０又は式１１で得られる位相差θは、θの値の極性により制御器１８から第１又は第２の遅延器１６，１７のいずれか一方に出力される。これにより入力周波数ｆが変わっても位相差が自動で補正される。

次に、図５を参照しつつ本発明の第３の実施例について説明する。なお、図１に示す第１の実施例と同一部位には、同一符号を付して詳しい説明を省略する。

図５の交流電力計１は、計器用変成器２及び計器用変流器３と第１及び第２のＡＤ変換器１４，１５との間に分流抵抗器２２ａ，２２ｂ（２レンジの場合）を設け、かつ、これらの分流抵抗器２２ａ，２２ｂを切替えるレンジ切替え器２４を設けたマルチレンジ式電力計である点で、前記第１及び第２の実施例の交流電力計１と相違している。なお、分流抵抗器２２ａ，２２ｂの個数は、適宜変更可能である。

本交流電力計１は、レンジ切替え器２４により位相差校正回路５の測定レンジを一方側に切替えて前記第１の実施例で説明した動作により位相差値θ_aをメモリ１３に記録する。次に、測定レンジを他方側に切替えて同様に位相差値θ_bをメモリ１３に記録する。これと同時に、制御器１８は、レンジ切替え器２４の状態を管理記録する。

電力測定時には、レンジ切替え器２４の状態を制御器１８で管理し、測定レンジに対応する位相差値θ_a又はθ_bをメモリ１３より読み出し、第１又は第２の遅延器１６，１７に出力することで、レンジの切替わりによる位相差を自動補正する。

次に、図６を参照しつつ本発明の交流電力量計３１について説明する。なお、図１に示す第１の実施例と同一部位には、同一符号を付して詳しい説明を省略する。

図６は、本発明の交流電力量計を例示している。この交流電力量計３１は、図１に示す交流電力計１において、ＤＡ変換器２１を積分器３２及びカウンタ３３に取替えたものである。第２の演算器２０で得られた電力Ｗを積分器３２によって所要の時間ｈで積分演算を行い、一定数値Ｗｈにて出力パルスを発生せしめると同時に積分器３２をリセットする。このようにして発生した電力量パルスをカウンタ３３で計数することで電力値を計測する。

以上、本発明の実施形態につき説明したが、本発明は、前記第１乃至第４の実施形態に限定されることなく種々の変形が可能であって、例えば、図１において、一点鎖線で囲んだ回路４１は、公知の電子回路又は中央処理装置ＣＰＵを採用してプログラム的に実現することも考えられる。またＡＤ変換器１４，１５は、外部アナログ出力として電力値を出力する場合にも使用できる。

本発明の第１実施例の構成を示すブロック図である。 補正量抽出の原理を示す論理タイムチャート図である。 遅延器の動作を示すグラフ図である。 本発明の第２実施例の構成を示すブロック図である。 本発明の第３実施例の構成を示すブロック図である。 本発明の第４実施例の構成を示すブロック図である。 従来の電力計の構成を示すブロック図である。

符号の説明

１ 交流電力計
２ 計器用変成器
３ 計器用変流器
４ 被計測回路
５ 位相差校正回路
６ 計測回路
７ 第１のゼロクロスコンパレータ
８ 第２のゼロクロスコンパレータ
９ 第１の論理積ゲート
１０ 第２の論理積ゲート
１１ ＯＳＣ
１２ 位相カウンタ
１３ メモリ
１４ 第１のＡＤ変換器
１５ 第２のＡＤ変換器
１６ 第１の遅延器
１７ 第２の遅延器
１８ 制御器
１９ 第１の演算器
２０ 第２の演算器
２２ 純抵抗器
２２ａ，２２ｂ 分流抵抗器
２３ 周波数カウンタ
２４ レンジ切替え器
３１ 交流電力量計
３２ 積分器
３３ カウンタ

Claims (4)

1. 交流電力を計測する電力計において、電圧成分と電流成分を同位相に加わる様に調整した状態で、電圧成分を検出する計器用変成器と、電流成分を検出する計器用変流器と、前記計器用変成器及び計器用変流器の各出力信号を矩形波に波形整形する第１及び第２のゼロクロスコンパレータと、前記第１及び第２のゼロクロスコンパレータで波形整形した電圧信号及び電流信号の位相差に相当する時間パルス幅を生成する論理積ゲートと、前記論理積ゲートで生成したパルス幅を時間計測する位相カウンタと、前記位相カウンタで計測した時間を位相差として記録するメモリと、前記計器用変成器及び計器用変流器の各出力信号をデジタル信号に変換する第１及び第２のＡＤ変換器と、前記第１及び第２のＡＤ変換器で変換されたデジタル信号を遅延させる第１及び第２の遅延器と、前記メモリから位相差校正段階で記録した位相差を読み出し、当該位相差の極性により前記第１及び第２のＡＤ変換器で変換されたデジタル信号を第１又は第２の遅延器のいずれによって遅延させるか判定する制御器と、前記第１又は第２の遅延器のいずれかで遅延した電圧成分又は電流成分を乗算演算する第１の演算器と、前記第１の演算器の演算結果を平均演算する第２の演算器とを備えたことを特徴とする交流電力計。
2. 前記第１のゼロクロスコンパレータによって波形整形した矩形波の周波数を計測する周波数カウンタを備え、測定する入力周波数の範囲内で中心及び下限の周波数と上限の周波数とを変えて電圧成分と電流成分を同位相に加わるように調整し、下限の周波数と中心及び上限の周波数の位相差を記録し、かつ、前記周波数カウンタによって入力周波数を計測すると共に制御器によって下限の周波数と中心及び上限の周波数に対する位相差を比例補間計算で求め、前記第１及び第２の遅延器に対し遅延量を与える様にして入力周波数に依って生じる位相差を改善するようにした請求項１に記載の交流電力計。
3. 前記計器用変成器及び計器用変流器と第１及び第２のＡＤ変換器との間にレンジ切替え器を備えたマルチレンジ式電力計であって、レンジを切替えてレンジ間で位相差値が異なるときに、測定しようとするレンジ範囲内でそれぞれレンジを変えて、電圧成分と電流成分を同位相に加わる様に調整してレンジ毎の位相差を記録し、かつ、レンジ切替え情報に基づいてレンジに相当する位相差を前記制御器によってメモリから読み出すと共に第１及び第２の遅延器に対して遅延量を与えてレンジによって生じる位相差を改善することを特徴とする請求項１記載の交流電力計。
4. 請求項１〜３のいずれかに記載の交流電力計の電力値を積分器にて積分し、予め設定した既定値に到達したときに、パルスを出力すると共に前記積分器を零復帰させ、当該パルス出力を積算カウンタにて計数することを特徴とする交流電力量計。