JP3551183B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3551183B2 JP3551183B2 JP2002062577A JP2002062577A JP3551183B2 JP 3551183 B2 JP3551183 B2 JP 3551183B2 JP 2002062577 A JP2002062577 A JP 2002062577A JP 2002062577 A JP2002062577 A JP 2002062577A JP 3551183 B2 JP3551183 B2 JP 3551183B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- oxide film
- gate electrode
- semiconductor device
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 238000000059 patterning Methods 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 phosphorus compound Chemical class 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に微細なゲート電極を要する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の大規模集積化、デザインルールの縮小化が著しい。これに伴い、ＭＯＳＦＥＴなどのゲート電極寸法も微細化が要求される。Ｓｉ基板上にゲート酸化膜を介してポリシリコン層を形成し、ゲート電極をパターニングする。このときゲート電極はフォトリソグラフィ技術を利用して形成されるが、ハーフ・ミクロン、クウォーター・ミクロンの要求に応じて寸法ばらつきの許容範囲が厳しくなってきている。
【０００３】
図３は、従来の半導体装置の製造方法に係るポリシリコンゲート電極のパターニングに関する断面図である。Ｓｉ基板３１上にゲート酸化膜３２を介してポリシリコン層３３を形成する。ポリシリコン層３３上にフォトリソグラフィ工程ののためのレジスト層３５を形成する。このとき、実際にはポリシリコン層３３上に自然酸化膜３４が存在しており、レジスト層３５はポリシリコン層３３上の自然酸化膜３４の上に塗布され、パターニングされることになる。
【０００４】
【発明が解決しようとする課題】
上述のように、ポリシリコン層上に自然酸化膜が存在する状態でフォトリソグラフィ工程によるポリシリコン層のパターニングをすると、自然酸化膜の状態で、レジスト層のパターニング寸法にばらつきが生じ、加工後のポリシリコン・エッチ寸法も変わる。結局、ゲート電極の寸法ばらつきが顕著になり、要求されるゲート電極の許容寸法範囲を逸脱してしまう恐れがある。
【０００５】
本発明は、上記のような事情を考慮してなされたもので、ゲート電極の寸法ばらつきが低減できる半導体装置の製造方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、Ｓｉウェハ上に形成されたポリシリコン層に対し、フォトリソグラフィ技術を用いてゲート電極をパターニングする工程において、前記フォトリソグラフィ技術におけるレジストの塗布前処理として、ＮＨ ４ ＯＨとＨ ２ Ｏ ２ の混合液を用いて前記Ｓｉウエハ表面を洗浄する第１の工程と、前記第１の工程の後、ポリシリコン層上全体に任意の膜厚で自然酸化膜を形成する第２の工程と、前記第２の工程の後、ＨＦとＨ ２ Ｏの比率が１：２００〜１：５００である混合液を用いて前記自然酸化膜を除去する工程と、含むことを特徴とする。
【０００７】
上記本発明に係る半導体装置の製造方法によれば、レジスト塗布前にはポリシリコン層上にできた任意の厚さの自然酸化膜は除去される。これにより、ポリシリコン層上の状態はどの場所も同じになる。
【０００８】
【発明の実施の形態】
図１（ａ）〜（ｃ）は、それぞれ本発明における半導体装置の製造方法の一実施形態に係るポリシリコンゲート電極のパターニング工程に関する断面図である。図１（ａ）に示すように、Ｓｉ基板１１上にゲート酸化膜（ＳｉＯ２）１２を形成し、その上にポリシリコン層１３を形成する。ポリシリコン層１３には例えば図示しない燐ガラスを塗布し適当な温度、時間により燐拡散が行われる。その後、燐ガラスは除去されて、ポリシリコン層１３はＳＣ−１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ，Ｓｏｌｕｔｉｏｎ １ ）と呼ばれるウェハ表面のパーティクルと有機物汚染等を除去するＡＰＭ洗浄（ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ／ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ ／ ｗａｔｅｒ ｍｉｘ、すなわちＮＨ４ＯＨとＨ２Ｏ２の混合液による洗浄）を経る。ＳＣ−１は６０℃程度の洗浄処理であり、次にレジスト層の塗布へと移行するまでにポリシリコン層１３上全体に任意の膜厚で自然酸化膜１４が形成される。
【０００９】
そこで、図１（ｂ）に示すように、上記ポリシリコン層１３上に存在する自然酸化膜１４をＤＨＦ洗浄（ｄｉｌｕｔｅＨＦ、すなわちＨＦとＨ２Ｏである希釈ＨＦ（（１：２００〜１：５００）による洗浄）によって除去する。その後、ポリシリコン層１３上にフォトリソグラフィのためのレジスト層１５を塗布する。なお、本実施例では、自然酸化膜１４の除去にＤＨＦ洗浄を用いたが、他のフッ素またはフッ素化合物を用いることができる。またＨ３ＰＯ４水溶液など、リンまたはリン化合物を用いることができる。
【００１０】
次に、図１（ｃ）に示すように、上記ポリシリコン層１３上のレジスト層１５をパターニングし、レジスト層１５をマスクにドライエッチングすることによりポリシリコンゲート電極Ｇを形成する。
【００１１】
上記実施形態の方法によれば、レジスト塗布前にはポリシリコン層１３上にできた任意の厚さの自然酸化膜（１４）は除去される。これにより、ポリシリコン層１３上の状態はレジスト塗布前においてどの場所も同じになる。従って、レジスト層１５のパターニング寸法ＰＨ及びポリシリコン層のエッチングに関する寸法ＥＴは、自然酸化膜の状態に影響されることはなくなる。これにより、ポリシリコンゲート電極Ｇの寸法（ＥＴ）のばらつきは大幅に低減される。
【００１２】
図２は、本発明の実施形態の方法を用いたポリシリコンゲート電極のパターニングを従来方法と比較する特性図である。パターニング寸法は、１ウェハあたり任意の５箇所（５ｐｔｓ／ｗｆ）についてレジスト層のパターニング寸法であるＰＨ寸、ゲート電極となるポリシリコン・エッチ寸法であるＥＴ寸のばらつきが示されている。変換差は、ＰＨ寸に対するＥＴ寸の差であり、露光量の制御で調節することができる。
【００１３】
従来技術では、ポリシリコン層に燐ガラス塗布〜燐拡散後、燐ガラス除去工程後、ＳＣ−１洗浄を経てレジスト層塗布したものであり、自然酸化膜除去に特に注目した洗浄を行わずに、ポリシリコンゲート電極のパターニングを行っている（量産結果も別途示した）。
【００１４】
一方、本発明方法では、ポリシリコン層に燐ガラス塗布〜燐拡散後、燐ガラス除去工程後、ＳＣ−１洗浄を経て、さらにＤＨＦ洗浄を入れてからレジスト層塗布したものであり、自然酸化膜除去に注目した洗浄を行った後ポリシリコンゲート電極のパターニングを達成している。
【００１５】
パターニング寸法において、従来方法に比べて本発明方法を用いた方がＰＨ寸、ＥＴ寸共にばらつきが小さく納まっていることがわかる。ウェハ面内でＰＨ寸の制御に安定性があれば、ＥＴ寸との変換差は露光量次第で制御、調節可能であるので全く問題ない。このようなことから、ハーフ・ミクロン、クウォーター・ミクロンの厳しい要求に応じられるより精度の高いポリシリコンゲート電極のパターニングに寄与する。
【００１６】
【発明の効果】
以上説明したように、本発明に係る半導体装置の製造方法によれば、レジスト塗布前にはポリシリコン層上にできた任意の厚さの自然酸化膜は除去される。これにより、ポリシリコン層上の状態はどの場所も同じになる。よって、フォトリソグラフィ工程によるレジスト層のパターニング寸法、及びポリシリコン層のエッチ寸法は自然酸化膜の状態に影響されず、ばらつきは大幅に低減される。この結果、ゲート電極の寸法ばらつきが低減できる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、それぞれ本発明における半導体装置の製造方法の一実施形態に係るポリシリコンゲート電極のパターニング工程に関する断面図である。
【図２】本発明の実施形態の方法を用いたポリシリコンゲート電極のパターニングを従来方法と比較する特性図である。
【図３】従来の半導体装置の製造方法に係るポリシリコンゲート電極のパターニングに関する断面図である。
【符号の説明】
１１，３１…Ｓｉ基板
１２，３２…ゲート酸化膜
１３，３３…ポリシリコン層
１４，３４…自然酸化膜
１５，３５…レジスト層
Ｇ…ポリシリコンゲート電極
【発明の属する技術分野】
本発明は、半導体装置製造に係り、特に微細なゲート電極を要する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の大規模集積化、デザインルールの縮小化が著しい。これに伴い、ＭＯＳＦＥＴなどのゲート電極寸法も微細化が要求される。Ｓｉ基板上にゲート酸化膜を介してポリシリコン層を形成し、ゲート電極をパターニングする。このときゲート電極はフォトリソグラフィ技術を利用して形成されるが、ハーフ・ミクロン、クウォーター・ミクロンの要求に応じて寸法ばらつきの許容範囲が厳しくなってきている。
【０００３】
図３は、従来の半導体装置の製造方法に係るポリシリコンゲート電極のパターニングに関する断面図である。Ｓｉ基板３１上にゲート酸化膜３２を介してポリシリコン層３３を形成する。ポリシリコン層３３上にフォトリソグラフィ工程ののためのレジスト層３５を形成する。このとき、実際にはポリシリコン層３３上に自然酸化膜３４が存在しており、レジスト層３５はポリシリコン層３３上の自然酸化膜３４の上に塗布され、パターニングされることになる。
【０００４】
【発明が解決しようとする課題】
上述のように、ポリシリコン層上に自然酸化膜が存在する状態でフォトリソグラフィ工程によるポリシリコン層のパターニングをすると、自然酸化膜の状態で、レジスト層のパターニング寸法にばらつきが生じ、加工後のポリシリコン・エッチ寸法も変わる。結局、ゲート電極の寸法ばらつきが顕著になり、要求されるゲート電極の許容寸法範囲を逸脱してしまう恐れがある。
【０００５】
本発明は、上記のような事情を考慮してなされたもので、ゲート電極の寸法ばらつきが低減できる半導体装置の製造方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、Ｓｉウェハ上に形成されたポリシリコン層に対し、フォトリソグラフィ技術を用いてゲート電極をパターニングする工程において、前記フォトリソグラフィ技術におけるレジストの塗布前処理として、ＮＨ ４ ＯＨとＨ ２ Ｏ ２ の混合液を用いて前記Ｓｉウエハ表面を洗浄する第１の工程と、前記第１の工程の後、ポリシリコン層上全体に任意の膜厚で自然酸化膜を形成する第２の工程と、前記第２の工程の後、ＨＦとＨ ２ Ｏの比率が１：２００〜１：５００である混合液を用いて前記自然酸化膜を除去する工程と、含むことを特徴とする。
【０００７】
上記本発明に係る半導体装置の製造方法によれば、レジスト塗布前にはポリシリコン層上にできた任意の厚さの自然酸化膜は除去される。これにより、ポリシリコン層上の状態はどの場所も同じになる。
【０００８】
【発明の実施の形態】
図１（ａ）〜（ｃ）は、それぞれ本発明における半導体装置の製造方法の一実施形態に係るポリシリコンゲート電極のパターニング工程に関する断面図である。図１（ａ）に示すように、Ｓｉ基板１１上にゲート酸化膜（ＳｉＯ２）１２を形成し、その上にポリシリコン層１３を形成する。ポリシリコン層１３には例えば図示しない燐ガラスを塗布し適当な温度、時間により燐拡散が行われる。その後、燐ガラスは除去されて、ポリシリコン層１３はＳＣ−１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ，Ｓｏｌｕｔｉｏｎ １ ）と呼ばれるウェハ表面のパーティクルと有機物汚染等を除去するＡＰＭ洗浄（ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ／ｈｙｄｒｏｇｅｎ ｐｅｒｏｘｉｄｅ ／ ｗａｔｅｒ ｍｉｘ、すなわちＮＨ４ＯＨとＨ２Ｏ２の混合液による洗浄）を経る。ＳＣ−１は６０℃程度の洗浄処理であり、次にレジスト層の塗布へと移行するまでにポリシリコン層１３上全体に任意の膜厚で自然酸化膜１４が形成される。
【０００９】
そこで、図１（ｂ）に示すように、上記ポリシリコン層１３上に存在する自然酸化膜１４をＤＨＦ洗浄（ｄｉｌｕｔｅＨＦ、すなわちＨＦとＨ２Ｏである希釈ＨＦ（（１：２００〜１：５００）による洗浄）によって除去する。その後、ポリシリコン層１３上にフォトリソグラフィのためのレジスト層１５を塗布する。なお、本実施例では、自然酸化膜１４の除去にＤＨＦ洗浄を用いたが、他のフッ素またはフッ素化合物を用いることができる。またＨ３ＰＯ４水溶液など、リンまたはリン化合物を用いることができる。
【００１０】
次に、図１（ｃ）に示すように、上記ポリシリコン層１３上のレジスト層１５をパターニングし、レジスト層１５をマスクにドライエッチングすることによりポリシリコンゲート電極Ｇを形成する。
【００１１】
上記実施形態の方法によれば、レジスト塗布前にはポリシリコン層１３上にできた任意の厚さの自然酸化膜（１４）は除去される。これにより、ポリシリコン層１３上の状態はレジスト塗布前においてどの場所も同じになる。従って、レジスト層１５のパターニング寸法ＰＨ及びポリシリコン層のエッチングに関する寸法ＥＴは、自然酸化膜の状態に影響されることはなくなる。これにより、ポリシリコンゲート電極Ｇの寸法（ＥＴ）のばらつきは大幅に低減される。
【００１２】
図２は、本発明の実施形態の方法を用いたポリシリコンゲート電極のパターニングを従来方法と比較する特性図である。パターニング寸法は、１ウェハあたり任意の５箇所（５ｐｔｓ／ｗｆ）についてレジスト層のパターニング寸法であるＰＨ寸、ゲート電極となるポリシリコン・エッチ寸法であるＥＴ寸のばらつきが示されている。変換差は、ＰＨ寸に対するＥＴ寸の差であり、露光量の制御で調節することができる。
【００１３】
従来技術では、ポリシリコン層に燐ガラス塗布〜燐拡散後、燐ガラス除去工程後、ＳＣ−１洗浄を経てレジスト層塗布したものであり、自然酸化膜除去に特に注目した洗浄を行わずに、ポリシリコンゲート電極のパターニングを行っている（量産結果も別途示した）。
【００１４】
一方、本発明方法では、ポリシリコン層に燐ガラス塗布〜燐拡散後、燐ガラス除去工程後、ＳＣ−１洗浄を経て、さらにＤＨＦ洗浄を入れてからレジスト層塗布したものであり、自然酸化膜除去に注目した洗浄を行った後ポリシリコンゲート電極のパターニングを達成している。
【００１５】
パターニング寸法において、従来方法に比べて本発明方法を用いた方がＰＨ寸、ＥＴ寸共にばらつきが小さく納まっていることがわかる。ウェハ面内でＰＨ寸の制御に安定性があれば、ＥＴ寸との変換差は露光量次第で制御、調節可能であるので全く問題ない。このようなことから、ハーフ・ミクロン、クウォーター・ミクロンの厳しい要求に応じられるより精度の高いポリシリコンゲート電極のパターニングに寄与する。
【００１６】
【発明の効果】
以上説明したように、本発明に係る半導体装置の製造方法によれば、レジスト塗布前にはポリシリコン層上にできた任意の厚さの自然酸化膜は除去される。これにより、ポリシリコン層上の状態はどの場所も同じになる。よって、フォトリソグラフィ工程によるレジスト層のパターニング寸法、及びポリシリコン層のエッチ寸法は自然酸化膜の状態に影響されず、ばらつきは大幅に低減される。この結果、ゲート電極の寸法ばらつきが低減できる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、それぞれ本発明における半導体装置の製造方法の一実施形態に係るポリシリコンゲート電極のパターニング工程に関する断面図である。
【図２】本発明の実施形態の方法を用いたポリシリコンゲート電極のパターニングを従来方法と比較する特性図である。
【図３】従来の半導体装置の製造方法に係るポリシリコンゲート電極のパターニングに関する断面図である。
【符号の説明】
１１，３１…Ｓｉ基板
１２，３２…ゲート酸化膜
１３，３３…ポリシリコン層
１４，３４…自然酸化膜
１５，３５…レジスト層
Ｇ…ポリシリコンゲート電極
Claims (1)
- Ｓｉウェハ上に形成されたポリシリコン層に対し、フォトリソグラフィ技術を用いてゲート電極をパターニングする工程において、
前記フォトリソグラフィ技術におけるレジストの塗布前処理として、
ＮＨ ４ ＯＨとＨ ２ Ｏ ２ の混合液を用いて前記Ｓｉウエハ表面を洗浄する第１の工程と、
前記第１の工程の後、ポリシリコン層上全体に任意の膜厚で自然酸化膜を形成する第２の工程と、
前記第２の工程の後、ＨＦとＨ ２ Ｏの比率が１：２００〜１：５００である混合液を用いて前記自然酸化膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062577A JP3551183B2 (ja) | 2001-04-06 | 2002-03-07 | 半導体装置の製造方法 |
| US10/117,689 US6812080B2 (en) | 2001-04-06 | 2002-04-05 | Method of producing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-108063 | 2001-04-06 | ||
| JP2001108063 | 2001-04-06 | ||
| JP2002062577A JP3551183B2 (ja) | 2001-04-06 | 2002-03-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368213A JP2002368213A (ja) | 2002-12-20 |
| JP3551183B2 true JP3551183B2 (ja) | 2004-08-04 |
Family
ID=26613195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062577A Expired - Fee Related JP3551183B2 (ja) | 2001-04-06 | 2002-03-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6812080B2 (ja) |
| JP (1) | JP3551183B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004152862A (ja) * | 2002-10-29 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100580117B1 (ko) * | 2004-09-03 | 2006-05-12 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 메모리 소자의 소자 분리막 형성방법 |
| JP4749797B2 (ja) * | 2005-08-10 | 2011-08-17 | 株式会社オーク製作所 | エキシマランプ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621091A (ja) | 1992-07-03 | 1994-01-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3714995B2 (ja) | 1995-07-05 | 2005-11-09 | シャープ株式会社 | 半導体装置 |
| JPH09223796A (ja) | 1996-02-15 | 1997-08-26 | Nkk Corp | 半導体装置の製造方法 |
| JPH10135270A (ja) * | 1996-10-31 | 1998-05-22 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| US6025267A (en) * | 1998-07-15 | 2000-02-15 | Chartered Semiconductor Manufacturing, Ltd. | Silicon nitride--TEOS oxide, salicide blocking layer for deep sub-micron devices |
-
2002
- 2002-03-07 JP JP2002062577A patent/JP3551183B2/ja not_active Expired - Fee Related
- 2002-04-05 US US10/117,689 patent/US6812080B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6812080B2 (en) | 2004-11-02 |
| JP2002368213A (ja) | 2002-12-20 |
| US20020151122A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5278768B2 (ja) | 単結晶ケイ素中に直角のアンダーカットを作製する方法 | |
| JPH0745510A (ja) | パタン形成方法 | |
| US20050118755A1 (en) | Phosphoric acid free process for polysilicon gate definition | |
| US6187687B1 (en) | Minimization of line width variation in photolithography | |
| JP3551183B2 (ja) | 半導体装置の製造方法 | |
| JP4283017B2 (ja) | 半導体装置の製造方法 | |
| JP2004356575A (ja) | 半導体装置の製造方法 | |
| KR20060094707A (ko) | 반도체 소자의 패턴 형성방법 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| US7125775B1 (en) | Method for forming hybrid device gates | |
| JPH08236506A (ja) | 半導体装置の製造方法 | |
| JP4101130B2 (ja) | 半導体装置の製造方法 | |
| JP2760426B2 (ja) | レジスト膜のドライエツチング方法 | |
| TWI271818B (en) | Method for fabricating semiconductor device | |
| US20040031772A1 (en) | Preventing gate oxice thinning effect in a recess LOCOS process | |
| KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2003188371A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100384858B1 (ko) | 캐패시터의 제조 방법 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| US6890860B1 (en) | Method for etching and/or patterning a silicon-containing layer | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| KR20050064265A (ko) | 반도체 소자의 절연막 패터닝 방법 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |