JPH0621091A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621091A JPH0621091A JP17636492A JP17636492A JPH0621091A JP H0621091 A JPH0621091 A JP H0621091A JP 17636492 A JP17636492 A JP 17636492A JP 17636492 A JP17636492 A JP 17636492A JP H0621091 A JPH0621091 A JP H0621091A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- formation
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】レジスト剥離時の残留硫黄成分の除去し、これ
により、ゲート膜の高信頼性が実現できる半導体装置の
製造方法を提供する。 【構成】ＭＯＳＬＳＩを製造する工程において、ゲート
膜形成後、イオン打ち込みを行った後に硫酸過水による
レジスト剥離を行う工程と、上部ゲート電極膜を形成す
る工程との間にＨ２アニール処理またはＨ２プラズマ処
理を行う。 【効果】従来レジスト剥離時の残留硫黄成分を水洗のみ
で取り除いていたものを、さらに、Ｈ２アニールもしく
はＨ２プラズマ処理を行うことにより残留硫黄成分の除
去を確実にすることによりゲート膜の信頼性を向上させ
る。
により、ゲート膜の高信頼性が実現できる半導体装置の
製造方法を提供する。 【構成】ＭＯＳＬＳＩを製造する工程において、ゲート
膜形成後、イオン打ち込みを行った後に硫酸過水による
レジスト剥離を行う工程と、上部ゲート電極膜を形成す
る工程との間にＨ２アニール処理またはＨ２プラズマ処
理を行う。 【効果】従来レジスト剥離時の残留硫黄成分を水洗のみ
で取り除いていたものを、さらに、Ｈ２アニールもしく
はＨ２プラズマ処理を行うことにより残留硫黄成分の除
去を確実にすることによりゲート膜の信頼性を向上させ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】従来、ＭＯＳＬＳＩの製造工程におい
て、選択的にチャネル部分を形成する工程では、ゲート
酸化膜を形成後、レジストを塗布後し、イオン打ち込み
を行い、硫酸過水によりレジストを剥離し、この上に上
部ゲート電極膜を形成する。
て、選択的にチャネル部分を形成する工程では、ゲート
酸化膜を形成後、レジストを塗布後し、イオン打ち込み
を行い、硫酸過水によりレジストを剥離し、この上に上
部ゲート電極膜を形成する。
【０００３】
【発明が解決しようとする課題】しかし、上記の方法で
は、ゲート膜の薄膜化が進み、その信頼性が重視される
ようになった今日、ゲート膜形成後の硫酸過水によるレ
ジスト剥離工程時のゲート膜への硫黄成分の混入は、ゲ
ート膜の信頼性不良を引き起こし易いという課題があっ
た。そこで、本発明は、この課題を解決しゲート膜の信
頼性不良を著しく減少させた半導体装置の製造方法を提
供するものである。
は、ゲート膜の薄膜化が進み、その信頼性が重視される
ようになった今日、ゲート膜形成後の硫酸過水によるレ
ジスト剥離工程時のゲート膜への硫黄成分の混入は、ゲ
ート膜の信頼性不良を引き起こし易いという課題があっ
た。そこで、本発明は、この課題を解決しゲート膜の信
頼性不良を著しく減少させた半導体装置の製造方法を提
供するものである。
【０００４】
【課題を解決するための手段】ＭＯＳＬＳＩを製造する
工程において、ゲート膜形成後、イオン打ち込みを行っ
た後に硫酸過水によるレジスト剥離を行う工程と、上部
ゲート電極膜を形成する工程との間にＨ２アニール処理
を行うことを特徴とする。また、ＭＯＳＬＳＩを製造す
る工程において、ゲート膜形成後、イオン打ち込みを行
った後に硫酸過水によるレジスト剥離を行う工程と、上
部ゲート電極膜を形成する工程との間にＨ２プラズマ処
理を行うことを特徴とする。
工程において、ゲート膜形成後、イオン打ち込みを行っ
た後に硫酸過水によるレジスト剥離を行う工程と、上部
ゲート電極膜を形成する工程との間にＨ２アニール処理
を行うことを特徴とする。また、ＭＯＳＬＳＩを製造す
る工程において、ゲート膜形成後、イオン打ち込みを行
った後に硫酸過水によるレジスト剥離を行う工程と、上
部ゲート電極膜を形成する工程との間にＨ２プラズマ処
理を行うことを特徴とする。
【０００５】
【実施例】本発明の半導体装置の製造方法の一実施例を
示す。図１（ａ）〜（ｇ）は、本発明の半導体装置の製
造方法を説明するための製造工程断面図である。まず、
シリコン基板１上に素子分離膜２を７０００Å、ゲート
酸化膜３を１００Å形成した（図１（ａ））後、ポジ型
レジストを１００００Å塗布し、マスクを介してＮチャ
ネル上にレジスト４が残るようにＵＶ露光を行い、現像
した（図１（ｂ））。
示す。図１（ａ）〜（ｇ）は、本発明の半導体装置の製
造方法を説明するための製造工程断面図である。まず、
シリコン基板１上に素子分離膜２を７０００Å、ゲート
酸化膜３を１００Å形成した（図１（ａ））後、ポジ型
レジストを１００００Å塗布し、マスクを介してＮチャ
ネル上にレジスト４が残るようにＵＶ露光を行い、現像
した（図１（ｂ））。
【０００６】次にこのレジスト４を介してＰチャネル領
域にイオン打ち込みによりＢＦ２を６０ｋｅＶで１．６
×１０12個／ｃｍ2注入した（図１（ｃ））。これを、
９８％Ｈ２ＳＯ４とＨ２Ｏ２を１０：１で混合した、液
温１００℃のレジスト剥離槽に１０分間浸しレジスト４
の剥離を行い、荒水洗１０分、リンス１０分を行い、ス
ピンドライヤーにて乾燥させた（図１（ｄ））。この
後、Ｎ２で希釈した３０％の水素雰囲気中、４００℃で
３０分のアニールを行った。次に、フッ酸：水、１：２
００の溶液で、３０秒間のエッチングを行った後、熱Ｃ
ＶＤ法により６２０℃、２０Ｐａの減圧中で多結晶シリ
コン膜５を４５００Åを形成（図１（ｅ））する。さら
にＮ２で希釈したＰＯＣｌ３雰囲気中で８００〜９００
℃のアニールを行った後、１：４フッ酸＋Ｈ２Ｏで表面
に残留しているＰＯＣｌ３を除去して、Ｎ＋多結晶シリ
コン膜６を形成する（図１（ｆ））。
域にイオン打ち込みによりＢＦ２を６０ｋｅＶで１．６
×１０12個／ｃｍ2注入した（図１（ｃ））。これを、
９８％Ｈ２ＳＯ４とＨ２Ｏ２を１０：１で混合した、液
温１００℃のレジスト剥離槽に１０分間浸しレジスト４
の剥離を行い、荒水洗１０分、リンス１０分を行い、ス
ピンドライヤーにて乾燥させた（図１（ｄ））。この
後、Ｎ２で希釈した３０％の水素雰囲気中、４００℃で
３０分のアニールを行った。次に、フッ酸：水、１：２
００の溶液で、３０秒間のエッチングを行った後、熱Ｃ
ＶＤ法により６２０℃、２０Ｐａの減圧中で多結晶シリ
コン膜５を４５００Åを形成（図１（ｅ））する。さら
にＮ２で希釈したＰＯＣｌ３雰囲気中で８００〜９００
℃のアニールを行った後、１：４フッ酸＋Ｈ２Ｏで表面
に残留しているＰＯＣｌ３を除去して、Ｎ＋多結晶シリ
コン膜６を形成する（図１（ｆ））。
【０００７】最後にエッチングを行いゲート電極を形成
し、ＭＯＳキャパシターを完成させた（図１（ｇ））。
このＭＯＳキャパシターと上記実施例においてＮ２で希
釈した３０％の水素雰囲気中、４００℃で３０分のアニ
ールを行わずに完成させた従来のＭＯＳキャパシターを
比較し、絶縁耐圧不良が減少し、かつ、ＴＤＤＢ寿命が
伸びているのを確認した。また、上記実施例においてＮ
２で希釈した３０％の水素雰囲気中、４００℃で３０分
のアニールを行う代わりにＨ２プラズマ処理を行って完
成させたＭＯＳキャパシターにおいても同様の効果がみ
られた。これらの結果より、本発明の方法で製造するＭ
ＯＳＬＳＩのゲート膜の信頼性は、従来の方法に比べて
著しく向上したことがわかる。
し、ＭＯＳキャパシターを完成させた（図１（ｇ））。
このＭＯＳキャパシターと上記実施例においてＮ２で希
釈した３０％の水素雰囲気中、４００℃で３０分のアニ
ールを行わずに完成させた従来のＭＯＳキャパシターを
比較し、絶縁耐圧不良が減少し、かつ、ＴＤＤＢ寿命が
伸びているのを確認した。また、上記実施例においてＮ
２で希釈した３０％の水素雰囲気中、４００℃で３０分
のアニールを行う代わりにＨ２プラズマ処理を行って完
成させたＭＯＳキャパシターにおいても同様の効果がみ
られた。これらの結果より、本発明の方法で製造するＭ
ＯＳＬＳＩのゲート膜の信頼性は、従来の方法に比べて
著しく向上したことがわかる。
【０００８】
【発明の効果】以上、本発明では、従来レジスト剥離時
の残留硫黄成分を水洗のみで取り除いていたものを、さ
らに、Ｈ２アニールもしくはＨ２プラズマ処理を行うこ
とにより残留硫黄成分の除去を確実にすることによりゲ
ート膜の信頼性を向上させるという効果を有する。
の残留硫黄成分を水洗のみで取り除いていたものを、さ
らに、Ｈ２アニールもしくはＨ２プラズマ処理を行うこ
とにより残留硫黄成分の除去を確実にすることによりゲ
ート膜の信頼性を向上させるという効果を有する。
【図１】（ａ）〜（ｇ）は、本発明の半導体装置の製造
方法を示す製造工程断面図である。
方法を示す製造工程断面図である。
１・・・シリコン基板 ２・・・素子分離膜 ３・・・ゲート酸化膜 ４・・・レジスト ５・・・多結晶シリコン膜 ６・・・Ｎ＋多結晶シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/304 ３４１ Ｌ 8728−4Ｍ 7352−4Ｍ Ｈ０１Ｌ 21/30 ３６１ Ｑ
Claims (2)
- 【請求項１】ＭＯＳＬＳＩを製造する工程において、ゲ
ート酸化膜形成後、イオン打ち込みを行った後に硫酸過
水によるレジスト剥離を行う工程と、上部ゲート電極膜
を形成する工程との間にＨ２アニール処理を行うことを
特徴とする半導体装置の製造方法。 - 【請求項２】ＭＯＳＬＳＩを製造する工程において、ゲ
ート酸化膜形成後、イオン打ち込みを行った後に硫酸過
水によるレジスト剥離を行う工程と、上部ゲート電極膜
を形成する工程との間にＨ２プラズマ処理を行うことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17636492A JPH0621091A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17636492A JPH0621091A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621091A true JPH0621091A (ja) | 1994-01-28 |
Family
ID=16012329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17636492A Pending JPH0621091A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812080B2 (en) | 2001-04-06 | 2004-11-02 | Seiko Epson Corporation | Method of producing semiconductor device |
-
1992
- 1992-07-03 JP JP17636492A patent/JPH0621091A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812080B2 (en) | 2001-04-06 | 2004-11-02 | Seiko Epson Corporation | Method of producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| US5098866A (en) | Method for reducing hot-electron-induced degradation of device characteristics | |
| JPH0621091A (ja) | 半導体装置の製造方法 | |
| JPH1012609A (ja) | 半導体装置及びその製造方法 | |
| KR100383702B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0645275A (ja) | 半導体装置の製造方法 | |
| JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| KR100199373B1 (ko) | 웨이퍼 세정방법 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPH0393233A (ja) | 半導体装置の製造方法 | |
| JPH08186082A (ja) | 半導体装置の製造方法 | |
| KR19980077122A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| JPS58121682A (ja) | 二重ゲ−ト半導体素子の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH0493079A (ja) | 半導体装置の製造方法 | |
| JPH09246507A (ja) | 半導体装置およびその製造方法 | |
| KR0140810B1 (ko) | 모스 트랜지스터 제조 방법 | |
| KR19990061070A (ko) | 반도체 소자의 제조방법 | |
| JPH01145831A (ja) | 半導体集積回路とその製造方法 | |
| KR910007116B1 (ko) | Mosfet 소자 | |
| JPH01297822A (ja) | 半導体装置の製造方法 | |
| JP2808933B2 (ja) | 半導体装置の製造方法 | |
| JP3632198B2 (ja) | 半導体装置の製造方法 | |
| KR19980055970A (ko) | 트랜지스터 제조 방법 |