JP3549383B2 - Pmcの制御装置 - Google Patents

Pmcの制御装置 Download PDF

Info

Publication number
JP3549383B2
JP3549383B2 JP01643998A JP1643998A JP3549383B2 JP 3549383 B2 JP3549383 B2 JP 3549383B2 JP 01643998 A JP01643998 A JP 01643998A JP 1643998 A JP1643998 A JP 1643998A JP 3549383 B2 JP3549383 B2 JP 3549383B2
Authority
JP
Japan
Prior art keywords
state change
state
sequence
storage unit
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01643998A
Other languages
English (en)
Other versions
JPH11202913A (ja
Inventor
豊 村岡
靖司 明石
悟 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP01643998A priority Critical patent/JP3549383B2/ja
Publication of JPH11202913A publication Critical patent/JPH11202913A/ja
Application granted granted Critical
Publication of JP3549383B2 publication Critical patent/JP3549383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、数値制御装置に関し、特にシーケンス・プログラムを用いてシーケンス制御を行うPMCの制御装置に関する。
【0002】
【従来の技術】
PMC(Programmable Machine Controller)は前もって決められたシーケンスに従ってNC工作機械の動作を制御する装置であり、シーケンス,タイミング,演算式等の各種機能の実行命令をプログラマブルにメモリに格納する構成としている。
【0003】
図10はPMCを説明するための概略ブロック図である。図10において、シーケンス・プログラム4は、工作機械等のシーケンス制御を行うためのプログラムであり、PMC10中のCPU21が解読,演算できる形式(機械語命令)に変換され、PMC10内のメモリ23(RAMあるいはROM)に格納される。
【0004】
CPU21は、メモリ23に格納されたプログラムの命令をその都度高速で読み出して演算を行い、プログラムを実行する。
【0005】
通常、シーケンス・プログラムは、CPUに演算処理させるための処理手順をPMC命令を用いてラダー図の形式で作成し、プログラム作成機能を備えるPMCプログラマによって機械語命令に変換した後、メモリ23に格納する。
【0006】
メモリ23に格納されたシーケンス・プログラムは、PMC10のCPU21に1命令ずつ順番に高速で読み出され、実行される。
【0007】
例えば、CPU21はRD X0.0命令によりアドレスX0.0の入力回路24の信号を読み出して演算レジスタにセットし、次にAND R10.1命令によりアドレスR10.1の内部リレーの状態と論理積を取り、結果を演算レジスタにセットし、アドレスY0.0の出力回路に演算結果を出力する。
【0008】
PMC10への入力信号として、NC3からの入力信号や、機械等の制御対象2からの入力信号(サイクルスタート,フィールドホールド信号等)があり、又、PMC10から出力する出力信号として、NC3へ出力する信号(タレット回転,スピンドル停止等)がある。
【0009】
上記PMCの制御において、制御対象等の外部装置からの信号に応じてシーケンス処理を開始する制御方式がある。従来、このような制御では、外部装置側の状態を表す状態信号を入力してその状態信号の変化(以下、エッジと言う)を検出し、このエッジの検出に基づいて割り込み信号を生成して割り込みを開始させ、シーケンス・プログラム中のあるレベルのシーケンスを1サイクル実行し、該1サイクルの実行が終了すると割り込みをクリアする処理を行っている。
【0010】
図11は従来のPMCの制御を説明するためのPMCの概略ブロック図である。図11において、PMC10は制御対象2から状態信号をレシーバ11で受け、該状態信号の信号変化を状態変化(エッジ)検出部12で検出し、割り込み処理部19に送る。割り込み処理部19は割り込み処理を行って、シーケンス(ラダー)実行部14を駆動させる。シーケンス(ラダー)実行部14は、シーケンスプログラム(ラダープログラム)13中に格納されるプログラムの所定レベルのシーケンスの1サイクル分を実行する。
【0011】
このようなPMCの制御において、割り込み処理は状態信号の変化に対応して行われ、複数のエッジが連続して発生する場合には、割り込み処理による1サイクルの実行を発生したエッジの回数分だけ行っている。図12は、従来のPMCの制御によって複数のエッジ発生による割り込み処理を説明するためのタイミングチャートである。なお、図12では状態信号A,B,Cの3つの状態信号の変化によって、割り込み処理を行う例を示している。
【0012】
図12(d)は割り込み処理部19での割り込み状態を示しており、図12(a),(b),(c)の状態信号A,B,Cの各状態変化に応じた割り込み処理が行われ、各割り込み処理により1サイクルのシーケンスが行われる。
【0013】
【発明が解決しようとする課題】
しかしながら、従来のPMCの制御では、処理の高速化の点で問題がある。PMCの制御において、状態信号の変化はシーケンス処理のサイクルを開始するトリガーとして作用するものであり、前記図12のタイミングチャートに示したように新たなシーケンスが実行されている前において状態信号の変化が複数回生じた場合には、該複数回の状態変化に対して一回のシーケンス処理が実行されれば十分であり、各複数回の状態変化に対応するシーケンス処理を全て実行する必要はない。
【0014】
しかしながら、従来のPMCの制御では、全ての状態信号変化に対して割り込み処理を行って、各割り込み処理で1サイクルのシーケンスを実行するため、全ての状態信号変化に対応するシーケンス処理を行うことになる。そのため、シーケンスを必要以上の回数を実行することになり、その回数分だけ余分に処理時間が必要となり、高速応答性を得ることができない。
【0015】
そこで、本発明は従来のPMCの持つ問題点を解決し、状態信号の変化が複数回発生した場合であっても、不必要なシーケンス処理を省くことによって、高速のシーケンス処理を行うことができるPMCの制御装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明のPMCの制御装置は、シーケンスプログラムに従って制御対象の制御を行うPMCにおいて、制御対象の状態変化に基づく割り込み処理によってシーケンス処理を行わせるPMCの制御装置であって、制御対象の状態変化を記憶する状態変化記憶手段を含む割り込み処理手段を備える。該状態変化は、割り込み処理を行わせるトリガとして作用するものである。該割り込み処理手段は、シーケンス処理後に状態変化記憶手段に残存する状態変化に対して1サイクルのシーケンス処理を制御対象に行わせるものであり、残存する状態変化が複数回の状態変化を含む場合であっても、制御対象に対してシーケンス処理を1サイクルのみ行わせることによって、不必要なシーケンス処理を省きシーケンス処理を高速化させることができる
図1は本発明のPMCの制御装置を説明するためのPMCの概略ブロック図である。
【0017】
図1において、PMC1は制御対象2から状態信号をレシーバ11で受け、該状態信号の信号変化を状態変化(エッジ)検出部12で検出し、割り込み処理部15に送る。割り込み処理部15は割り込み処理を行って、シーケンス(ラダー)実行部14を駆動させる。シーケンス(ラダー)実行部14は、シーケンスプログラム(ラダープログラム)13中に格納されるプログラムの所定レベルのシーケンスの1サイクル分を実行する。
【0018】
割り込み処理部15は、制御対象の状態変化を記憶する状態変化記憶手段17と、状態変化記憶手段17に対して状態変化の記憶及びクリアを行って記憶内容管理を行うと共に、状態変化記憶手段17に記憶される状態変化に基づいて1サイクルのシーケンス処理制御を制御対象に対して行う処理部16を備える(請求項1に対応)。
【0019】
制御対象の状態変化は制御対象が発する状態信号の変化により検出することができ、状態変化記憶手段は、制御対象が発する状態信号の立ち上がりあるいは立ち下がりを状態変化として記憶する(請求項2に対応)。
【0020】
又、割り込み処理手段は、状態変化記憶手段に残存する状態変化に応じて割り込みを開始し、1サイクルのシーケンス処理の終了に基づいて割り込みを終了する(請求項3に対応)。
【0021】
本発明のPMCの制御装置の第1の形態において、状態変化記憶手段は、割り込み処理終了時から次の割り込み処理終了時までの制御対象の状態変化を状態変化毎に逐次記憶する第1状態変化記憶部と、割り込み処理開始時における第1状態変化記憶部の記憶内容を記憶する第2状態変化記憶部とを備えた構成とし、該割り込み処理手段は、割り込み処理終了時において、第1状態変化記憶部の記憶内容から第2状態変化記憶部の記憶内容を差し引いて得られる状態変化に基づいて、1サイクルのシーケンス処理を制御対象に行わせる。
【0022】
第1の形態によれば、割り込み処理終了時から次の割り込み処理終了時までの間において、第1状態変化記憶部は制御対象の状態が変化する毎にこの状態変化を記憶する。又、第2状態変化記憶部は、割り込み処理手段が割り込みを開始した時点において、第1状態変化記憶部に記憶している記憶内容を読み込んで記憶する。
【0023】
割り込み処理手段は、シーケンス処理が終了して割り込み処理終了すると、この割り込み処理終了時において、第1状態変化記憶部の記憶内容から第2状態変化記憶部の記憶内容を差し引き、この差し引いた記憶内容を第1状態変化記憶部に記憶し記憶内容の更新を行う。この記憶内容の更新によって、割り込み処理終了時に第1状態変化記憶部には、割り込みを開始してから割り込みを終了するまでの間に発生した状態変化が記憶されることになる。
【0024】
そして、この第1状態変化記憶部に記憶される状態変化が残存している場合には、その状態変化の個数にかかわらず1サイクルのシーケンス処理を制御対象に行わせる。
【0025】
これによって、残存する状態変化が複数回の状態変化を含む場合であっても、制御対象に対してシーケンス処理を1サイクルのみ行わせ、不必要なシーケンス処理を省きシーケンス処理を高速化させることができる(請求項4に対応)。
【0026】
本発明のPMCの制御装置の第2の形態において、状態変化記憶手段は、割り込み処理開始後、次の割り込み処理開始までに発生する状態変化の有無を記憶する機能を備え、割り込み処理手段は、該状態変化記憶手段が記憶する状態変化に基づいて1サイクルのシーケンス処理を制御対象に行わせる。
【0027】
第2の形態によれば、状態変化記憶手段は、割り込み処理手段が割り込み処理を開始した後、次の割り込み処理を開始までの間において、制御対象から得られる状態信号の立ち上がりあるいは立ち下がりの検出等によって状態変化を観察して状態変化を知り、状態変化が発生した場合には該状態変化を記憶する。この状態変化の記憶は、割り込み処理開始後から次の割り込み処理開始までの間に発生する状態変化の回数にかかわらず、少なくとも1回の状態変化があれば記憶される。この状態変化の記憶は、フラグを用いて行うことができる。
【0028】
割り込み処理手段は、割り込みを行っていない場合に、状態変化記憶手段が記憶する状態変化を参照し、状態変化記憶手段中に状態変化が記憶されている場合には、制御対象に対して1サイクルのシーケンス処理を行わせる。状態変化記憶手段は、次の割り込み処理開始時にクリアされる。
【0029】
又、状態変化記憶手段中に状態変化が記憶されていない場合には、割り込み処理手段は、制御対象に対するシーケンス処理は行わない。
【0030】
これによって、残存する状態変化が複数回の状態変化を含む場合であっても、制御対象に対してシーケンス処理を1サイクルのみ行わせ、不必要なシーケンス処理を省きシーケンス処理を高速化させることができる(請求項5に対応)。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態を図を参照しながら詳細に説明する。
本発明の実施の第1の形態の構成例について、図2の概略ブロック図,図3,4のフローチャート,図5,6のタイミングチャートを用いて説明する。
【0032】
図2に示す第1の形態の構成は、図1に示す構成において、割り込み処理部15内の状態変化記憶手段17を第1状態変化記憶部17aと第2状態変化記憶部17bの二つの状態変化記憶部によって構成する。その他の構成は図1に示した構成とほぼ同様であるため、ここでの説明を省略する。
【0033】
なお、状態変化(エッジ)検出部12は、制御対象が発する状態信号の変化を信号の立ち上がりあるいは立ち下がりに検出し、この信号のエッジを状態変化として検出することができる。検出した状態変化は処理部16に送られる。
【0034】
第1状態変化記憶部17aは、割り込み処理部15が行う割り込み処理が終了した時点から次の割り込み処理が終了する時点までの間において、状態変化検出部12で検出される制御対象の状態変化を状態変化が発生する毎に逐次記憶する記憶部であり、又、第2状態変化記憶部17bは、割り込み処理部15が割り込み処理を開始した時点における第1状態変化記憶部17aの記憶内容を読み込んで記憶し、記憶した状態変化を割り込み処理終了時に第1状態変化記憶部17aに対して読み出しを行う記憶部である。第1状態変化記憶部17aは、第2状態変化記憶部17bから読み込んだ状態変化を用いて記憶内容を更新し、更新した記憶内容に基づいて割り込み処理を行う。
【0035】
記憶内容の更新は、割り込み処理終了時において、第1状態変化記憶部17aの記憶内容から第2状態変化記憶部17bの記憶内容を差し引くことによって行うことができる。この記憶内容の更新によって、現在行っている割り込み処理のトリガとなった状態変化をクリアし、次の割り込み処理のトリガとなる状態変化のみを記憶することができる。
【0036】
処理部16は、第1状態変化記憶部17aに記憶される状態変化に基づき、状態変化の内容にかかわらず、状態変化が少なくとも一つ残存する場合には、この残存する状態変化をトリガとして、シーケンス実行部14を実行させて、1サイクルのシーケンス処理を制御対象に行わせる。
【0037】
次に、図3,4のフローチャートを用いて、割り込み処理部の動作について説明する。図3のフローチャートは、制御対象の状態変化を記憶する処理動作を示し、図4のフローチャートは、状態変化の記憶内容に基づく割り込み処理の処理動作を示している。
【0038】
図3のフローチャートにおいて、状態変化(エッジ)検出部12はレシーバ11を介して機械等の制御対象2から状態信号を入力し、その状態信号に立ち上がりあるいは立ち下がりが発生した場合には、この信号変化を状態変化として検出する。処理部16は、状態変化(エッジ)検出部12からの検出信号を常に監視し(ステップS1)、状態変化を検出した場合には、この状態変化を第1状態変化記憶部17aに記憶する。この第1状態変化記憶部17aの記憶は、例えばフラグを用いて行うことができる。以下、フラグを用いた場合に付いて説明する。
【0039】
図5のタイミングチャートは、状態信号A〜状態信号Cの3つの状態信号が入力した場合について、初期状態として状態変化がない場合を示している。
【0040】
初期状態においていずれの状態信号にも状態変化がないため、図5中の第1状態変化記憶部のフラグは「0」を示している。この状態において状態信号Aが立ち上がると、状態変化(エッジ)検出部12はこの信号の立ち上がりを検出して、第1状態変化記憶部の状態信号Aのフラグを「0」から「1」に変え、このフラグの書き換えによって、状態変化の記憶を行う。
【0041】
又、図6のタイミングチャートは、状態信号A〜状態信号Cの3つの状態信号が入力した場合について、初期状態として状態信号A,Cのフラグが「0」で、状態信号Bのフラグが「1」の場合を示している。
【0042】
この初期状態において状態信号Aが立ち上がると、状態変化(エッジ)検出部12はこの信号の立ち上がりを検出して、第1状態変化記憶部の状態信号Aのフラグを「0」から「1」に変え、状態信号Cのフラグを「0」のままとし、状態信号A,Bのフラグを「1」とする。このフラグの書き換えによって、状態変化の記憶を行う。
【0043】
次に、図4のフローチャートを用いて、割り込み処理の処理動作について説明する。
【0044】
処理部16が割り込み処理を終了した後(ステップS11)、処理部16は、第1状態変化記憶部17aに立っているフラグが存在するか否かを判定する(ステップS12)。第1状態変化記憶部17aに立っているフラグが存在する場合には、処理部16は割り込みを発生させる。図5のタイミングチャートでは信号Aの変化状態にフラグが立って「1」となっており、図6のタイミングチャートでは信号A及びBの変化状態にフラグが立って「1」となっているため、このフラグ「1」を検出することによって、割り込みを開始する(ステップS13)。
【0045】
処理部16はこの割り込み開始によって、シーケンス実行部14に対して1サイクルのシーケンス処理を実行するように指令を出し、シーケンス実行部14はこの指令を受けてシーケンス処理を1サイクル実行する。このシーケンスの実行中において、状態信号に変化が発生する場合には、前記図3のフローチャートに従って、第1状態変化記憶部17aの対応する信号の状態変化のフラグを「1」とする(ステップS14)。
【0046】
又、前記ステップS13の割り込み開始時において、第1状態変化記憶部17aの記憶内容を第2状態変化記憶部17bに書き写し、割り込み開始時における状態変化を第2状態変化記憶部17bに記憶しておく。
【0047】
例えば、図5のタイミングチャートでは、割り込み開始時では第1状態変化記憶部17aの変化状態は、信号Aが「1」で信号B,Cが「0」の変化状態にあるため、第2状態変化記憶部17bはこの信号状態を記憶する。又、図6のタイミングチャートでは、割り込み開始時では第1状態変化記憶部17aの変化状態は、信号A,Bが「1」で、信号Cが「0」の変化状態にあるため、第2状態変化記憶部17bはこの信号状態を記憶する(ステップS15)。
【0048】
シーケンス実行部14による1サイクルのシーケンス処理が終了すると、処理部16は割り込み処理をクリアする(ステップS16)。
【0049】
処理部16は割り込み処理のクリアと共に、第1状態変化記憶部17aの記憶内容から第2状態変化記憶部17bの記憶内容を差し引く処理を行って、第1状態変化記憶部17aの記憶内容を割り込み処理中に発生した状態変化のみとする。
【0050】
例えば、図5のタイミングチャートでは、割り込み終了時における第1状態変化記憶部17aの記憶内容は信号A,B,Cの各フラグが「1」であり、第2状態変化記憶部17bの記憶内容は信号Aのフラグ「1」であり、信号B,Cのフラグが「0」であるため、割り込み処理をクリア時には、第1状態変化記憶部17aの記憶内容から第2状態変化記憶部17bの記憶内容を差し引く処理によって、第1状態変化記憶部17aの記憶内容は信号Aのフラグ「0」となり、信号B,Cのフラグが「1」となる。
【0051】
又、図6のタイミングチャートでは、割り込み終了時における第1状態変化記憶部17aの記憶内容は信号A,B,Cの各フラグが「1」であり、第2状態変化記憶部17bの記憶内容は信号A,Bのフラグ「1」であり、信号Cのフラグが「0」であるため、割り込み処理をクリア時には、第1状態変化記憶部17aの記憶内容から第2状態変化記憶部17bの記憶内容を差し引く処理によって、第1状態変化記憶部17aの記憶内容は信号A,Bのフラグ「0」となり、信号Cのフラグが「1」となる。
【0052】
この差し引き処理によって、第1状態変化記憶部17aに残存するの記憶内容は割り込み処理中に発生した状態変化のみとなり、この状態変化に対して前記と同様の処理を行う。
【0053】
なお、第1状態変化記憶部17aの記憶内容に基づく割り込み発生では、第1状態変化記憶部17a中に立っているフラグの個数にかかわらず、一つでも立っているフラグが残存する場合に1サイクルのシーケンス処理を行う。これによって、重複するシーケンス処理を排除することができる。
【0054】
次に、本発明の実施の第2の形態の構成例について、図7の概略ブロック図,図8のフローチャート,図9のタイミングチャートを用いて説明する。
【0055】
図7に示す第2の形態の構成は、図1に示す構成において、割り込み処理部15内の状態変化記憶手段17を状態変化記憶部17c及び割り込み状態記憶部17dの二つの状態変化記憶部によって構成する。その他の構成は図1に示した構成とほぼ同様であるため、ここでの説明を省略する。
【0056】
なお、状態変化(エッジ)検出部12は、制御対象が発する状態信号の変化を信号の立ち上がりあるいは立ち下がりに検出し、この信号のエッジを状態変化として検出して処理部16に送る。
【0057】
状態変化記憶手段17cは、割り込み処理開始後、次の割り込み処理開始までに発生する状態変化の有無を記憶する機能を備える記憶部分であり、又、割り込み状態記憶部17dは処理部16が割り込み状態にあることを記憶する記憶部分である。処理部16は、割り込み状態にない場合において、状態変化記憶手段17cに状態変化が記憶されている場合には、割り込みを発生させてシーケンス処理を1サイクル実行させる。
【0058】
状態変化記憶手段17cは、状態変化をいったん入力するとクリアさせるまでその状態を保持する。したがって、状態変化を記憶している状態において、新たに対象の状態変化を入力した場合であっても、状態変化の記憶をそのまま保持し、割り込み開始によってクリアする。これによって、複数の状態変化に対して割り込みによるシーケンス処理を重複して行うことを防止することができる。
【0059】
次に、図8のフローチャートを用いて、割り込み処理部の動作について説明する。
【0060】
図8のフローチャートにおいて、状態変化記憶部17cに状態変化が記憶されているか否かを判定する。この状態変化の記憶はフラグにより行うことができる。以下、フラグを例として説明する(ステップS21)。
【0061】
フラグが「0」であって状態変化が記憶されていない場合には、処理部は状態変化を監視する。この状態変化の監視において、状態変化(エッジ)検出部12はレシーバ11を介して機械等の制御対象2から状態信号を入力し、その状態信号に立ち上がりあるいは立ち下がりが発生した場合には、この信号変化を状態変化として検出し、処理部16は、この状態変化(エッジ)検出部12からの検出信号を常に観察して、状態変化の監視を行う(ステップS27)。
【0062】
状態変化を検出した場合には、この状態変化を状態変化記憶部17cのフラグを「1」として記憶する(ステップS28)。
【0063】
図9のタイミングチャートは、状態信号A〜状態信号Cの3つの状態信号が入力した場合について、初期状態として状態変化がない場合を示している。
【0064】
初期状態においていずれの状態信号にも状態変化がないため、図9中の状態変化記憶部のフラグは「0」を示している。この状態において状態信号Aが立ち上がると、状態変化(エッジ)検出部12はこの信号の立ち上がりを検出して、状態変化記憶部のフラグを「0」から「1」に変え、このフラグの書き換えによって、状態変化の記憶を行う。
【0065】
前記ステップS21において、状態変化記憶部17cのフラグが「1」の場合には、処理部16は割り込みを発生させる。図9のタイミングチャートでは、状態信号Aの立ち上がりによって、状態変化記憶部のフラグが立って「1」となっており、処理部16はこのフラグ「1」を検出することによって、割り込みを開始すると共に、フラグをクリアして「0」とする(ステップS22,23)。
【0066】
処理部16はこの割り込み開始によって、シーケンス実行部14に対して1サイクルのシーケンス処理を実行するように指令を出し、シーケンス実行部14はこの指令を受けてシーケンス処理を1サイクル実行する(ステップS24)。
【0067】
このシーケンスの実行中において(ステップS25)、状態変化記憶部17cにフラグが立っているか否かを判定し(ステップS29)、フラグが立っていない状態で新たに状態変化が発生した場合には(ステップS30)、状態変化記憶部17cのフラグを「1」として、状態変化を記憶する(ステップS31)。
【0068】
又、ステップS25において、シーケンス処理が終了した場合には、割り込みをクリアして、前記ステップS21に戻って、前記した処理を繰り返す(ステップS26)。
【0069】
状態変化記憶部は、最初の状態変化で状態変化を記憶し、それ以降の状態変化に対して記憶状態を維持することによって、複数回の状態変化を同一の記憶状態で記憶し、この記憶状態に基づいて1サイクルのシーケンス処理を行うことによって、残存する状態変化が複数回の状態変化を含む場合であっても、制御対象に対してシーケンス処理を1サイクルのみ行わせ、不必要なシーケンス処理を省いて、重複するシーケンス処理を排除し、シーケンス処理を高速化させることができる。
【0070】
【発明の効果】
以上説明したように、本発明のPMCの制御装置によれば、シーケンス処理中に状態信号の状態変化が複数発生した場合であっても、不必要なシーケンス処理を省くことによって、高速のシーケンス処理を行うことができる。
【図面の簡単な説明】
【図1】本発明のPMCの制御装置を説明するためのPMCの概略ブロック図である。
【図2】本発明の実施の第1の形態の構成例を説明するための概略ブロック図である。
【図3】本発明の実施の第1の形態の構成例を説明するためのフローチャートである。
【図4】本発明の実施の第1の形態の構成例を説明するためのフローチャートである。
【図5】本発明の実施の第1の形態の構成例を説明するためのタイミングチャートである。
【図6】本発明の実施の第1の形態の構成例を説明するためのタイミングチャートである。
【図7】本発明の実施の第2の形態の構成例を説明するための概略ブロック図である。
【図8】本発明の実施の第2の形態の構成例を説明するためのフローチャートである。
【図9】本発明の実施の第2の形態の構成例を説明するためのタイミングチャートである。
【図10】PMCを説明するための概略ブロック図である。
【図11】従来のPMCの制御を説明するためのPMCの概略ブロック図である。
【図12】従来のPMCの制御によって複数のエッジ発生による割り込み処理を説明するためのタイミングチャートである。
【符号の説明】
1,10 PMC
2 制御対象
11 レシーバ
12 状態変化検出部
13 シーケンスプログラム
14 シーケンス実行部
15,19 割り込み処理部
16 処理部
17 状態変化記憶手段
17a 第1状態変化記憶部
17b 第2状態変化記憶部
17c 状態変化記憶部
17d 割り込み状態記憶部

Claims (5)

  1. シーケンスプログラムに従って制御対象の制御を行うPMCにおいて、制御対象の状態変化に基づく割り込み処理によってシーケンス処理を行わせるPMCの制御装置であって、
    制御対象の状態変化を記憶する状態変化記憶手段を含む割り込み処理手段を備え、
    前記割り込み処理手段は、シーケンス処理後に状態変化記憶手段に残存する状態変化に対して1サイクルのシーケンス処理を制御対象に行わせる、PMCの制御装置。
  2. 前記状態変化記憶手段は、制御対象が発する状態信号の立ち上がりあるいは立ち下がりを状態変化として記憶する請求項1記載のPMCの制御装置。
  3. 前記割り込み処理手段は、1サイクルのシーケンス処理の終了に基づいて割り込みを終了する請求項1,又は2記載のPMCの制御装置。
  4. 前記状態変化記憶手段は、割り込み処理終了時から次の割り込み処理終了時までの制御対象の状態変化を状態変化毎に逐次記憶する第1状態変化記憶部と、割り込み処理開始時における第1状態変化記憶部の記憶内容を記憶する第2状態変化記憶部とを備え、
    前記割り込み処理手段は、割り込み処理終了時において、第1状態変化記憶部の記憶内容から第2状態変化記憶部の記憶内容を差し引いて得られる状態変化に基づいて、1サイクルのシーケンス処理を制御対象に行わせる請求項1,2,又は3記載のPMCの制御装置。
  5. 前記状態変化記憶手段は、割り込み処理開始後、次の割り込み処理開始までに発生する状態変化の有無を記憶する機能を備え、
    前記割り込み処理手段は、前記状態変化記憶手段が記憶する状態変化に基づいて1サイクルのシーケンス処理を制御対象に行わせる請求項1,2,又は3記載のPMCの制御装置。
JP01643998A 1998-01-13 1998-01-13 Pmcの制御装置 Expired - Fee Related JP3549383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01643998A JP3549383B2 (ja) 1998-01-13 1998-01-13 Pmcの制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01643998A JP3549383B2 (ja) 1998-01-13 1998-01-13 Pmcの制御装置

Publications (2)

Publication Number Publication Date
JPH11202913A JPH11202913A (ja) 1999-07-30
JP3549383B2 true JP3549383B2 (ja) 2004-08-04

Family

ID=11916275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01643998A Expired - Fee Related JP3549383B2 (ja) 1998-01-13 1998-01-13 Pmcの制御装置

Country Status (1)

Country Link
JP (1) JP3549383B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007306707A (ja) 2006-05-11 2007-11-22 Toshiba Corp ステッピングモータ制御装置、画像形成装置、及びシーケンス制御装置
JP6052387B2 (ja) * 2013-02-15 2016-12-27 株式会社安川電機 機器制御装置及び機器制御方法

Also Published As

Publication number Publication date
JPH11202913A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
CN107885305B (zh) 控制装置、控制方法以及记录介质
JP2008134983A (ja) 加工再開機能を備えた数値制御装置
JP6010094B2 (ja) サイクルタイムに係るパラメータ設定支援機能を有する数値制御装置
JP3549383B2 (ja) Pmcの制御装置
JP2010102454A (ja) 情報処理装置、情報処理プログラム
JP5365875B2 (ja) 産業用コントローラ
JP7448377B2 (ja) 加工プログラムの管理装置、管理システム、管理方法
JP2001195110A (ja) 数値制御装置
JP6748146B2 (ja) 制御装置、制御方法及び制御プログラム
KR100302566B1 (ko) 제어기에서의 에스에프씨 해석장치
JPH07152416A (ja) プログラム再開機能を備えた数値制御装置
JP2003108209A (ja) 数値制御装置
JPS63284604A (ja) プログラマブル・コントロ−ル装置
JPS6155702A (ja) 数値制御装置
JPS60241104A (ja) デイジタル制御装置の演算方法
JPH05257745A (ja) マイクロコンピュータの暴走監視方式
JPH0683652A (ja) マイクロコンピュ−タシステム
JPH06175890A (ja) プログラミング装置のモニター画面一時停止方法
JP2000242319A (ja) 数値制御装置
JPH06337803A (ja) コンピュータおよびその暴走検出回路
JP2742570B2 (ja) プログラマブルコントローラのオンラインデバッグ装置
JPH0628026A (ja) 異常検出方式
JPS58158747A (ja) プログラマブル・コントロ−ラ
JPH02310634A (ja) プログラム暴走監視方式
JPH0488426A (ja) プログラム網羅率測定装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees