JPH06337803A - コンピュータおよびその暴走検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 分割プログラムのチェックに要するユーザの
労力を軽減する。 【構成】 スイッチ４の操作によりコンピュータの暴走
の検出の要／否を指示し、ウォッチドッグタイマとして
用いるカウンタ１のオーバーフロー信号（暴走検出信
号）の出力をアンドゲート５により許可／阻止すること
によりカウンタ１を有効化／無効化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータおよびウ
ォッチドッグタイマを用いてコンピュータの暴走を検出
する暴走検出回路に関する。

【０００２】

【従来の技術】従来、たとえば特開昭６４−９５４５号
に開示されているようにウォッチドッグタイマを用いる
暴走検出回路では、コンピュータが発生するリセット信
号を入力し、リセット信号の発生周期を監視することに
より、コンピュータの暴走を検出する。より具体的には
正常動作でコンピュータが発生するリセット信号の発生
周期よりも長くウォッチドッグタイマのオーバーフロー
（一定の数値を計数終了すること、タイムアップ，カウ
ントアップとも呼ばれる）時間を定めておく。コンピュ
ータが正常に作動している間は、リセット信号の発生周
期が一定なので、ウォッチドッグタイマはリセット信号
によりリセットされ、その計数値が初期化される。この
ため、ウォッチドッグタイマはオーバーフローすること
はない。

【０００３】一方、コンピュータに暴走が発生し、リセ
ット信号の発生が遅れたり、停止すると、ウォッチドッ
グタイマがオーバーフローし、オーバーフローを報らせ
る信号（以下、オーバーフロー信号と称す）を発生す
る。このオーバーフロー信号に応じて暴走検出回路はコ
ンピュータをリセットにかけてコンピュータを初期状態
に戻す。システム全体を停止させることもある。

【０００４】コンピュータ側でリセット信号を発生する
ためには、コンピュータ側が実行するプログラム内の複
数箇所にリセット信号を発生するためのプログラム命
令、より具体的には、暴走検出回路をアドレス指定し
て、リセット信号を送出する命令を記載しておく。リセ
ット処理のための複数のプログラム命令の記載間隔は上
記ウォッチドッグタイマのオーバーフロー時間に関連し
て定まる。

【０００５】マイクロコンピュータを用いて、電子機器
の自動制御を行うプログラマブルコントローラでは、ユ
ーザがマイクロコンピュータの実行するプログラム（一
般にシーケンスプログラムと呼ばれる）を作成する。ユ
ーザは作成したシーケンスプログラムのチェックを行う
ために、プログラマブルコントローラのテストランを行
う。シーケンスプログラム全体をマイクロコンピュータ
に実行させると、ユーザのプログラム異常部分の検出が
難しくなるので、通常は、システムプログラムを複数に
分割し、分割プログラムをマイクロコンピュータに実行
させる。また、テストランのために分割プログラムを一
時的に修正することもある。

【０００６】

【発明が解決しようとする課題】このような場合に、分
割プログラムでは、一部のリセット用プログラム命令の
記載間隔が不規則となってしまうので、そのままの分割
プログラムをマイクロコンピュータが実行すると、暴走
検出回路では暴走発生と誤判断してシステム全体を停止
してしまう。システム停止の原因が複数予想される場
合、ユーザがこのリセット用プログラムの記載間隔不良
を検出することは容易なことではない。

【０００７】これを解消するためにはユーザは一時的に
リセット用プログラム命令を分割プログラム内に挿入
し、テストラン終了後、この一時的なリセット用プログ
ラム命令を消去しなければならない。

【０００８】以上、述べたように、分割プログラムをコ
ンピュータでテストランする場合には種々の問題が発生
していた。

【０００９】そこで、本発明の目的は、コンピュータの
分割プログラムのテストランに対処し得るコンピュータ
およびその暴走検出回路を提供することにある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、コンピュータが定期的に
発生するリセット信号を入力し、該リセット信号の発生
周期をウォッチドッグタイマにより監視することにより
前記コンピュータの暴走を検出する暴走検出回路におい
て、前記コンピュータの暴走の検出の要／否を指示する
指示手段と、当該指示に応じて、前記ウォッチドッグタ
イマを有効化／無効化する制御手段とを具えたことを特
徴とする。

【００１１】請求項２の発明は、コンピュータが定期的
に発生するリセット信号を入力し、該リセット信号の発
生周期をウォッチドッグタイマにより監視することによ
り前記コンピュータの暴走を検出する暴走検出回路にお
いて、前記ウォッチドッグタイマのオーバーフロー時間
を指示するオーバーフロー時間指示手段と、当該指示さ
れた時間となるように前記ウォッチドッグタイマのオー
バーフロー時間を可変に制御するオーバーフロー時間制
御手段とを具えたことを特徴とする。

【００１２】請求項３の発明は、コンピュータが定期的
に発生するリセット信号を入力し、該リセット信号の発
生周期をウォッチドッグタイマにより監視することによ
り前記コンピュータの暴走を検出する暴走検出回路にお
いて、前記ウォッチドッグタイマの現在の計数値につい
ての送信の指示を入力する入力手段と、該指示の入力に
応じて前記ウォッチドッグタイマの現在の計数値を信号
出力する出力手段とを具えたことを特徴とする。

【００１３】請求項４の発明は、請求項３に記載の暴走
検出回路と、前記ウォッチドッグタイマに対するリセッ
トのタイミングに同期して、当該リセットの直前に前記
現在の計数値についての送信の指示を行う指示手段と、
該指示に応じて前記暴走検出回路から出力される計数値
を、前記ウォッチドッグタイマのリセット間隔時間とみ
なし、最大のリセット間隔時間を検出する検出手段とを
具えたことを特徴とする。

【００１４】

【作用】請求項１の発明では、分割プログラムのテスト
ラン時暴走検出回路を無効化することにより、暴走検出
回路の指示によるシステムの停止を阻止する。

【００１５】請求項２の発明では、分割プログラムのテ
ストラン時、ウォッチドッグタイマのオーバーフロー時
間を長く設定することで、暴走検出回路の指示によるシ
ステム停止を阻止する。

【００１６】請求項３の発明および請求項４の発明で
は、コンピュータ側で暴走検出回路の計数値を読出すこ
とが可能となり、その計数値により２つのリセット処理
の間のたとえば、リセット処理間隔や、最大リセット処
理間隔を知ることが可能となる。その結果、これらのリ
セット処理間隔がどの程度まで許容されるかが、暴走検
出回路のシステム停止の指示が出される前に知ることが
できる。

【００１７】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１８】図１は本発明第１実施例の暴走検出回路の
回路構成を示す。

【００１９】図１において、ウォッチドッグタイマとし
て用いるカウンタ１はダウンカウンタであり、システム
クロック６のパルスを入力する毎に初期値から１を減算
し、その減算結果を計数値とする。カウンタ１の計数値
が０（ゼロ）となったときにレベルオンのオーバーフロ
ー信号２が発生される。また、マイクロコンピュータ
（不図示）から送出のリセット信号によりカウンタ１の
計数値が初期値に戻る。アンドゲート５はスイッチング
回路として機能し、スイッチ４がオフ（未操作）のと
き、アンドゲート５は開となり、オーバーフロー信号が
システムリセット信号３として外部に出力される。

【００２０】スイッチ４がオン（操作）のとき、アンド
ゲート５は閉となり、オーバーフロー０信号が遮断され
る。

【００２１】このような構成では、ユーザがスイッチ
（請求項１の発明の指示手段）４を操作している間、カ
ウンタ１がオーバーフロー信号２を発生したとしてもア
ンドゲート（請求項１の発明の制御手段）５によりオー
バーフロー信号２は外部出力されず、暴走検出回路が無
効化される。

【００２２】暴走検出回路を無効化するための他の形態
を図２に示す。なお、図１と同一の箇所には同一の符号
を付している。

【００２３】図２の回路では、スイッチ１３の手動操作
でシステムクロック６の入力がアンドゲート１２により
阻止されると、カウンタ１は計数処理を停止する。ま
た、出力ポート１４は内部にリセット信号保持回路を有
し、マイクロコンピュータ１１の指示でバス１５を介し
て転送されるリセット信号を保持し、カウンタ１にリセ
ット信号を保持出力する。この保持出力状態はマイクロ
コンピュータ１１の実行プログラムの指示で解除され
る。リセット信号７が出力ポート１４から保持出力され
ると、カウンタ１はリセット状態を続けるので、システ
ムクロック６の計数処理を実行できず、暴走検出回路は
無効化状態となる。

【００２４】オーバーフロー時間を可変設定できるよう
にした第２実施例を図３に示す。

【００２５】カウンタ２１は２つの数値、たとえばオー
バーフロー時間が１秒および２秒に対応する数値をそれ
ぞれ計数すると、その時に第１オーバーフロー信号と第
２オーバーフロー信号とを出力する。

【００２６】スイッチ（請求項２の発明のオーバーフロ
ー時間指示手段）２３が操作されていないときは１秒に
対応する第１オーバーフロー信号がシステムリセット信
号３としてセレクタ（オーバーフロー時間制御手段）２
２により選択され、スイッチ２３が操作されているとき
は２秒に対応する第２オーバーフロー信号がセレクタ２
２によりシステムリセット信号３として選択される。図
３の第２実施例においてもスイッチ２３の代わりにマイ
クロコンピュータからセレクタ２２に対して選択のオー
バーフロー信号を指示することが可能である。

【００２７】オーバーフロー時間を可変設定するために
は、他に、システムクロック６を分周回路で２分周した
システムクロックを作成し、スイッチの指示でセレクタ
によりこれら２種のシステムクロックを選択的にカウン
タ１に入力してもよい。

【００２８】マイクロコンピュータ側の最大リセットタ
イミング間隔を検出（検証）できるようにした第３実施
例を説明する。

【００２９】第３実施例のシステム構成を図４に示す。

【００３０】図４においてマイクロコンピュータ３１と
暴走検出回路１０はバス１５で接続されている。暴走検
出回路１０は入力ポート３２およびアップカウントする
カウンタ１により構成されている。入力ポート３２は、
暴走検出回路１０に割当てたアドレスを識別するデコー
ダ（請求項３の発明の入力手段）３２Ａとマイクロプロ
セッサ３１に送出する情報を一時記憶するバッファ（請
求項３の発明の出力手段）３２Ｂからなる。バッファ３
２Ｂはカウンタ１と信号線３０により接続し、デコーダ
３２Ａの指示３２Ｂがあったときにカウンタ１の現在の
計数値を保持し、バス１５内のデータバスに出力する。

【００３１】マイクロコンピュータ３１側で行う暴走検
出回路へのリセット処理の内容を図５に示す。説明の都
合上、図５に示す制御手順には本発明に関わる手順のみ
記載しているが、実際には、本来、マイクロコンピュー
タ３１が実行すべき処理内容が不図示の部分に記載され
ている。

【００３２】電源投入に応じて、図５の手順がマイクロ
コンピュータ３１において起動される。マイクロコンピ
ュータ３１は内部のメモリに、カウンタ計数値の最大
（ＭＡＸ）値を初期値として、たとえば“０”を格納す
る（図５のＳ１０）。

【００３３】電源投入に応じてカウンタ１も動作を開始
する。

【００３４】マイクロコンピュータ３１の実行処理が図
５のステップＳ２０に到達すると、マイクロコンピュー
タ３１は暴走検出回路１０をアドレス指定する。このと
きのマイクロコンピュータ３１が請求項４の発明の指示
手段として動作する。この指定されたアドレスをデコー
ダ３２Ａが識別し、バッファ３２Ｂに指示３２を出力す
るので、カウンタ１の現在の計数値、たとえば“１０”
がデータバスに出力される。マイクロコンピュータ３１
はデータバス上の計数値を入力することで、カウンタ１
の計数値を読出す（図５のＳ２１）。

【００３５】マイクロコンピュータ３１は、読出した計
数値“１０”と、内部メモリに格納してある現在のカウ
ンタＭＡＸ値“０”とを比較し、大きい方の数値を新た
なカウンタＭＡＸ値として採用する。この場合、読出し
た計数値の方が大きいので、手順は図５のステップＳ２
２→Ｓ２３と進み、新たなカウンタＭＡＸ値として、読
出した計数値“１０”が内部メモリに格納される。

【００３６】この後、マイクロコンピュータ３１は従来
と同様カウンタ１にリセット信号を送り、カウンタ１の
計数値を“０”に初期化する。このため、カウンタ１は
“０”から計数を開始する。マイクロコンピュータ３１
の実行手順が図５のステップＳ３０に到達すると、ステ
ップＳ２１〜Ｓ２４の処理が再び繰り返される。カウン
タの計数値が、たとえば“８”とすると、内部メモリの
格納値“１０”と読出しの計数値“８”との比較が行わ
れる。内部メモリのカウンタＭＡＸ値の方が大きいの
で、カウンタＭＡＸ値の更新は行われずリセット処理が
実行される（図５のステップＳ２２→Ｓ２４）。

【００３７】以下、マイクロコンピュータ３１が上述の
処理を繰り返して行くと、暴走検出回路へのリセット処
理（ステップＳ２０，Ｓ３６）の記載間隔の中で最も長
い間隔に対応するカウンタ１の計数値が内部メモリに格
納される。したがって、図５のステップＳ２２〜Ｓ２４
の処理を実行するときのマイクロコンピュータ３１が請
求項４の発明の検出手段として動作する。

【００３８】マイクロコンピュータ３１は図５の処理手
順Ｓ１０→Ｓ２０→Ｓ３０→Ｓ２０と進んだ段階で、内
部メモリのカウンタＭＡＸ値を読出し、たとえば、表示
器に表示することで、ユーザにリセット処理の最大間隔
を知らせることができる。

【００３９】

【発明の効果】以上、説明したように、本発明によれ
ば、分割プログラムのテストラン時に暴走検出機能を無
効化することで、分割プログラムの修正を従来よりも減
少させることができる。また、リセット間隔時間や最大
リセット間隔時間に基づき、リセット処理の記載位置の
修正の要否や好適な記載位置をユーザが判断することが
できる。

【図面の簡単な説明】

【図１】第１実施例の回路構成を示す回路図である。

【図２】第１実施例の他の回路構成を示す回路図であ
る。

【図３】第２実施例の回路構成を示す回路図である。

【図４】第３実施例の回路構成を示す回路図である。

【図５】図４のマイクロコンピュータ３１の処理手順を
示すフローチャートである。

【符号の説明】 １，２１ カウンタ ２ オーバーフロー信号 ３ システムリセット信号 ４，１３，２３ スイッチ ５，１２ アンドゲート ６ システムクロック ７ リセット信号 １１，３１ マイクロコンピュータ １４ 出力ポート １５ バス ３０ 計数値信号 ３２ 入力ポート ３２Ａ デコーダ ３２Ｂ バッファ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 コンピュータが定期的に発生するリセッ
   ト信号を入力し、該リセット信号の発生周期をウォッチ
   ドッグタイマにより監視することにより前記コンピュー
   タの暴走を検出する暴走検出回路において、 前記コンピュータの暴走の検出の要／否を指示する指示
   手段と、 当該指示に応じて、前記ウォッチドッグタイマを有効化
   ／無効化する制御手段とを具えたことを特徴とするコン
   ピュータの暴走検出回路。
2. 【請求項２】 コンピュータが定期的に発生するリセッ
   ト信号を入力し、該リセット信号の発生周期をウォッチ
   ドッグタイマにより監視することにより前記コンピュー
   タの暴走を検出する暴走検出回路において、 前記ウォッチドッグタイマのオーバーフロー時間を指示
   するオーバーフロー時間指示手段と、 当該指示された時間となるように前記ウォッチドッグタ
   イマのオーバーフロー時間を可変に制御するオーバーフ
   ロー時間制御手段とを具えたことを特徴とするコンピュ
   ータの暴走検出回路。
3. 【請求項３】 コンピュータが定期的に発生するリセッ
   ト信号を入力し、該リセット信号の発生周期をウォッチ
   ドッグタイマにより監視することにより前記コンピュー
   タの暴走を検出する暴走検出回路において、 前記ウォッチドッグタイマの現在の計数値についての送
   信の指示を入力する入力手段と、 該指示の入力に応じて前記ウォッチドッグタイマの現在
   の計数値を信号出力する出力手段とを具えたことを特徴
   とするコンピュータの暴走検出回路。
4. 【請求項４】 請求項３に記載の暴走検出回路と、 前記ウォッチドッグタイマに対するリセットのタイミン
   グに同期して、当該リセットの直前に前記現在の計数値
   についての送信の指示を行う指示手段と、 該指示に応じて前記暴走検出回路から出力される計数値
   を、前記ウォッチドッグタイマのリセット間隔時間とみ
   なし、最大のリセット間隔時間を検出する検出手段とを
   具えたことを特徴とするコンピュータ。