JPH04270419A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04270419A JPH04270419A JP3053174A JP5317491A JPH04270419A JP H04270419 A JPH04270419 A JP H04270419A JP 3053174 A JP3053174 A JP 3053174A JP 5317491 A JP5317491 A JP 5317491A JP H04270419 A JPH04270419 A JP H04270419A
- Authority
- JP
- Japan
- Prior art keywords
- wait control
- count value
- arithmetic unit
- synchronous
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 230000001360 synchronised effect Effects 0.000 claims description 70
- 230000010365 information processing Effects 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 4
- 230000001629 suppression Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置における障
害検出及び障害状態の保持方式に関する。
害検出及び障害状態の保持方式に関する。
【０００２】
【従来の技術】マイクロプログラムによって制御される
情報処理装置において、その情報処理装置の基本クロッ
ク（ＣＬ）毎に制御記憶からマイクロコマンドを読出し
その指示に従ってハードウェアを制御する。
情報処理装置において、その情報処理装置の基本クロッ
ク（ＣＬ）毎に制御記憶からマイクロコマンドを読出し
その指示に従ってハードウェアを制御する。
【０００３】通常、ハードウェアの動作も基本クロック
（ＣＬ）に同期して動作するためマイクロプログラムの
実行とハードウェアの動作とは基本クロック（ＣＬ）に
同期している。
（ＣＬ）に同期して動作するためマイクロプログラムの
実行とハードウェアの動作とは基本クロック（ＣＬ）に
同期している。
【０００４】これに対して、ハードウェアの動作が基本
クロック（ＣＬ）の１クロックでは終了せず複数クロッ
クを要するものがある。例えば、低速度のメモリからデ
ータを読出す場合、あるいはＩ／Ｏ動作を実行する場合
、数クロックから数十クロック要し、またそのクロック
数も条件により一定ではない。従って、マイクロコマン
ドでこの様な動作を指示した場合、ハードウェアの動作
が終了するまで次のマイクロコマンドの実行を抑止する
動作、即ち、同期待ち制御が必要となる。
クロック（ＣＬ）の１クロックでは終了せず複数クロッ
クを要するものがある。例えば、低速度のメモリからデ
ータを読出す場合、あるいはＩ／Ｏ動作を実行する場合
、数クロックから数十クロック要し、またそのクロック
数も条件により一定ではない。従って、マイクロコマン
ドでこの様な動作を指示した場合、ハードウェアの動作
が終了するまで次のマイクロコマンドの実行を抑止する
動作、即ち、同期待ち制御が必要となる。
【０００５】図４に同期待ち制御を行う従来の情報処理
装置を示す。この方式では、あらかじめ情報処理装置に
備えらえたタイマカウンタ１０６、カウントオーバフロ
ーフリップフロップによる定期的なカウントオーバフロ
ー信号５８ａを利用して今回のオーバフロー検出から次
回のオーバフロー検出までの間隔をタイムアウト間隔と
している。もしその間に同期リプライ信号１０８ａを検
出できない場合、何らかのハードウェア（ＨＷ）障害が
発生したと見なして障害検出して、情報処理装置の演算
部１０３へのクロック供給を抑止するクロック抑止信号
１３０等によるクロック供給抑止手段で障害発生状態の
保持を行っていた。
装置を示す。この方式では、あらかじめ情報処理装置に
備えらえたタイマカウンタ１０６、カウントオーバフロ
ーフリップフロップによる定期的なカウントオーバフロ
ー信号５８ａを利用して今回のオーバフロー検出から次
回のオーバフロー検出までの間隔をタイムアウト間隔と
している。もしその間に同期リプライ信号１０８ａを検
出できない場合、何らかのハードウェア（ＨＷ）障害が
発生したと見なして障害検出して、情報処理装置の演算
部１０３へのクロック供給を抑止するクロック抑止信号
１３０等によるクロック供給抑止手段で障害発生状態の
保持を行っていた。
【０００６】即ち、ＨＷ障害の発生に際し、障害探索を
容易にするためにはＨＷ障害の検出を出来る限り早い時
点で行い、演算部の障害状態を保持するため演算部への
クロックの供給を抑止していた。
容易にするためにはＨＷ障害の検出を出来る限り早い時
点で行い、演算部の障害状態を保持するため演算部への
クロックの供給を抑止していた。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の情報処理装置では、どの様な同期待ち制御に対
してもあらかじめ備えられたタイマカウンタのオーバフ
ロー間隔により定められた所定時間待ち続けているので
、同期待ち時間がむだになる場合があるという欠点があ
る。すなわち、複数の同期待ち制御コマンドのそれぞれ
について開始時点から同期リプライ信号の受け取り時点
までの時間間隔（以下、待ち時間間隔という）は一般的
には異なる。しかしながら、それらの待ち時間間隔はあ
らかじめ予測される一定の時間幅の中に収まる。
た従来の情報処理装置では、どの様な同期待ち制御に対
してもあらかじめ備えられたタイマカウンタのオーバフ
ロー間隔により定められた所定時間待ち続けているので
、同期待ち時間がむだになる場合があるという欠点があ
る。すなわち、複数の同期待ち制御コマンドのそれぞれ
について開始時点から同期リプライ信号の受け取り時点
までの時間間隔（以下、待ち時間間隔という）は一般的
には異なる。しかしながら、それらの待ち時間間隔はあ
らかじめ予測される一定の時間幅の中に収まる。
【０００８】また、情報処理装置のハードウェア（ＨＷ
）構成により、同じ同期待ち制御コマンドでも、上記待
ち時間間隔が異なる可能性がある。しかし、通常は、こ
の待ち時間間隔はハードウェア（ＨＷ）構成により定め
られる一定の時間幅の中に収まるケースが多い。
）構成により、同じ同期待ち制御コマンドでも、上記待
ち時間間隔が異なる可能性がある。しかし、通常は、こ
の待ち時間間隔はハードウェア（ＨＷ）構成により定め
られる一定の時間幅の中に収まるケースが多い。
【０００９】しかしながら、従来の情報処理装置におい
ては、タイマカウンタのオーバフロー間隔として上記の
全ての中の最大時間を選んでいる。その結果、同期待ち
制御コマンドによってはタイムアウトの検出まで、その
同期待ち制御コマンドによって規定される待ち時間間隔
より非常に長い時間、待たなければならないという欠点
がある。そこで、本発明の技術的課題は、ハードウェア
の構成情報及び同期待ちコマンドの種類に応じて、適当
な同期待ち制御を行う情報処理装置を得ることにある。
ては、タイマカウンタのオーバフロー間隔として上記の
全ての中の最大時間を選んでいる。その結果、同期待ち
制御コマンドによってはタイムアウトの検出まで、その
同期待ち制御コマンドによって規定される待ち時間間隔
より非常に長い時間、待たなければならないという欠点
がある。そこで、本発明の技術的課題は、ハードウェア
の構成情報及び同期待ちコマンドの種類に応じて、適当
な同期待ち制御を行う情報処理装置を得ることにある。
【００１０】
【課題を解決するための手段】本発明によれば、複数の
マイクロコマンドから成るマイクロプログラムを格納す
る制御記憶と、該制御記憶から読出されたマイクロコマ
ンドに従って演算を実行する演算部と、前記読出された
マイクロコマンドが同期待ち制御コマンドであるとき、
前記演算部へ当該同期待ち制御コマンドによって指示さ
れた同期待ち制御信号を送出して前記演算部に対して同
期待ち制御を行わせ、前記演算部から同期リプライ信号
が供給されるまで、前記演算部が前記同期待ち制御の状
態であることを指示する同期待ち制御手段と、前記読出
されたマイクロコマンドが同期待ち制御コマンドである
とき、前記同期待ち制御手段の状態を監視して、前記演
算部に障害が発生したか否かを検出し、前記演算部に障
害が発生したとき障害検出信号を出力する障害検出手段
と、該障害検出手段によって前記演算部の障害発生が検
出されたとき、前記演算部に対するクロック供給を抑止
して、前記演算部に対して当該障害発生時の状態を保持
させるクロック供給抑止手段とを有する情報処理装置に
於いて、前記障害検出手段は、前記演算部のハードウェ
ア構成を示すハードウェア構成情報を保持する構成情報
保持手段と、前記読出されたマイクロコマンドが前記同
期待ち制御コマンドのとき、当該同期待ち制御コマンド
と前記構成情報保持手段に保持されたハードウェア構成
情報とに対応したコマンドハードウェアカウント値を生
成するカウント値生成手段と、前記同期待ち制御手段が
前記演算部の前記同期待ち制御状態を指示している間の
経過時間を計数し、当該経過時間計数値が前記コマンド
ハードウェアカウント値の内容と一致するとき前記障害
検出信号を出力する経過時間計数値検出手段とを有する
ことを特徴とする情報処理装置が得られる。
マイクロコマンドから成るマイクロプログラムを格納す
る制御記憶と、該制御記憶から読出されたマイクロコマ
ンドに従って演算を実行する演算部と、前記読出された
マイクロコマンドが同期待ち制御コマンドであるとき、
前記演算部へ当該同期待ち制御コマンドによって指示さ
れた同期待ち制御信号を送出して前記演算部に対して同
期待ち制御を行わせ、前記演算部から同期リプライ信号
が供給されるまで、前記演算部が前記同期待ち制御の状
態であることを指示する同期待ち制御手段と、前記読出
されたマイクロコマンドが同期待ち制御コマンドである
とき、前記同期待ち制御手段の状態を監視して、前記演
算部に障害が発生したか否かを検出し、前記演算部に障
害が発生したとき障害検出信号を出力する障害検出手段
と、該障害検出手段によって前記演算部の障害発生が検
出されたとき、前記演算部に対するクロック供給を抑止
して、前記演算部に対して当該障害発生時の状態を保持
させるクロック供給抑止手段とを有する情報処理装置に
於いて、前記障害検出手段は、前記演算部のハードウェ
ア構成を示すハードウェア構成情報を保持する構成情報
保持手段と、前記読出されたマイクロコマンドが前記同
期待ち制御コマンドのとき、当該同期待ち制御コマンド
と前記構成情報保持手段に保持されたハードウェア構成
情報とに対応したコマンドハードウェアカウント値を生
成するカウント値生成手段と、前記同期待ち制御手段が
前記演算部の前記同期待ち制御状態を指示している間の
経過時間を計数し、当該経過時間計数値が前記コマンド
ハードウェアカウント値の内容と一致するとき前記障害
検出信号を出力する経過時間計数値検出手段とを有する
ことを特徴とする情報処理装置が得られる。
【００１１】
【作用】本発明の同期待ち制御手段により同期待ち制御
を行う場合、複数クロックを要するハードウェアの動作
を指示する際に同期待ち制御コマンドを同時に実行する
。このコマンドにより同期フリップフロップがセットさ
れ、同期フリップフロップがセットされた状態では次の
マイクロプログラムの実行は抑止される。ハードウェア
は指示された動作が終了したことを示す終了信号として
の同期リプライ信号により、同期フリップフロップをリ
セットし、その後、次のマイクロコマンドの実行が許さ
れ、以降通常のマイクロプログラムの実行が継続する。
を行う場合、複数クロックを要するハードウェアの動作
を指示する際に同期待ち制御コマンドを同時に実行する
。このコマンドにより同期フリップフロップがセットさ
れ、同期フリップフロップがセットされた状態では次の
マイクロプログラムの実行は抑止される。ハードウェア
は指示された動作が終了したことを示す終了信号として
の同期リプライ信号により、同期フリップフロップをリ
セットし、その後、次のマイクロコマンドの実行が許さ
れ、以降通常のマイクロプログラムの実行が継続する。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例に係る情報処理装置を示す
ブロック図である。制御記憶１は演算部３を制御するマ
イクロプログラムを格納している制御記憶である。マイ
クロ命令アドレスレジスタ２は制御記憶１の読み出すべ
きマイクロ命令のアドレス２０を保持するレジスタであ
る。構成制御レジスタ４は本実施例の情報処理装置のハ
ードウェアの構成を示す構成情報２１を保持するレジス
タである。本実施例においては、構成制御レジスタ４は
図２のようにＣＰＵの台数、ＩＯボードＡの台数、ＩＯ
ボードＢの台数を示すものとする。カウント値エンコー
ダ５は構成制御レジスタ４からの構成情報２１と制御記
憶１から読出されたマイクロコマンド２２とを入力し、
図２に示す如く各々の値に従ってカウント値２３を出力
する。カウンタ６はカウント値エンコーダ５からのカウ
ント値２３を受けて保持し同期Ｆ／Ｆ８がセットの時カ
ウント値２３から１を減算、即ち、１クロック毎に−１
カウントダウンを行うカウンタダウンで、減算結果２４
を出力する。
る。図１は本発明の一実施例に係る情報処理装置を示す
ブロック図である。制御記憶１は演算部３を制御するマ
イクロプログラムを格納している制御記憶である。マイ
クロ命令アドレスレジスタ２は制御記憶１の読み出すべ
きマイクロ命令のアドレス２０を保持するレジスタであ
る。構成制御レジスタ４は本実施例の情報処理装置のハ
ードウェアの構成を示す構成情報２１を保持するレジス
タである。本実施例においては、構成制御レジスタ４は
図２のようにＣＰＵの台数、ＩＯボードＡの台数、ＩＯ
ボードＢの台数を示すものとする。カウント値エンコー
ダ５は構成制御レジスタ４からの構成情報２１と制御記
憶１から読出されたマイクロコマンド２２とを入力し、
図２に示す如く各々の値に従ってカウント値２３を出力
する。カウンタ６はカウント値エンコーダ５からのカウ
ント値２３を受けて保持し同期Ｆ／Ｆ８がセットの時カ
ウント値２３から１を減算、即ち、１クロック毎に−１
カウントダウンを行うカウンタダウンで、減算結果２４
を出力する。
【００１３】同期コマンドデコーダ７はマイクロコマン
ドの中の複数種類の同期待ち制御コマンドをデコードし
、演算部３に同期待ち制御コマンドの種類に応じた同期
待ち制御信号２５を送出すると共に、同期Ｆ／Ｆ８をセ
ットする。同期Ｆ／Ｆ８がセットされると制御記憶１及
びマイクロ命令アドレスレジスタ２の更新が抑止される
。その抑止状態は演算部３からの同期リプライ信号２６
により同期Ｆ／Ｆ８がリセットされるまで継続する。
ドの中の複数種類の同期待ち制御コマンドをデコードし
、演算部３に同期待ち制御コマンドの種類に応じた同期
待ち制御信号２５を送出すると共に、同期Ｆ／Ｆ８をセ
ットする。同期Ｆ／Ｆ８がセットされると制御記憶１及
びマイクロ命令アドレスレジスタ２の更新が抑止される
。その抑止状態は演算部３からの同期リプライ信号２６
により同期Ｆ／Ｆ８がリセットされるまで継続する。
【００１４】０検出回路９は、カウンタ６の減算結果２
４が“０”であるか否かを検出する回路である。ＡＮＤ
回路１０は、０検出回路９の出力２７が“１”で、かつ
同期Ｆ／Ｆ８がセットされてその出力２８が“１”のと
きのみ、“１”の信号２９を出力する回路である。この
時、クロック制御Ｆ／Ｆ１１はセットされてクロック抑
止信号３０を演算部３へ出力すると、クロック（ＣＬ）
供給は抑止される。
４が“０”であるか否かを検出する回路である。ＡＮＤ
回路１０は、０検出回路９の出力２７が“１”で、かつ
同期Ｆ／Ｆ８がセットされてその出力２８が“１”のと
きのみ、“１”の信号２９を出力する回路である。この
時、クロック制御Ｆ／Ｆ１１はセットされてクロック抑
止信号３０を演算部３へ出力すると、クロック（ＣＬ）
供給は抑止される。
【００１５】次に、本実施例の動作について図３のフロ
ーチャート図を用いて説明する。
ーチャート図を用いて説明する。
【００１６】本フローチャートにおいて、Ｓｔｅｐ２の
同期コマンドＡにて演算部３に対し同期待ち制御を指示
する。本コマンドに先立ってＳｔｅｐ１では図２に示す
マイクロコマンド２２：０１０を実行する。
同期コマンドＡにて演算部３に対し同期待ち制御を指示
する。本コマンドに先立ってＳｔｅｐ１では図２に示す
マイクロコマンド２２：０１０を実行する。
【００１７】又、本実施例の構成は、ＣＰＵ：１台、Ｉ
ＯボードＡ：２台、ＩＯボードＢ：０台とすると、図２
より構成情報レジスタ４の値は０００１００００Ｂ と
なる。
ＯボードＡ：２台、ＩＯボードＢ：０台とすると、図２
より構成情報レジスタ４の値は０００１００００Ｂ と
なる。
【００１８】従って、Ｓｔｅｐ１が実行された結果、カ
ウント値２３：４０Ｈ がカウンタ６にセットされる。
ウント値２３：４０Ｈ がカウンタ６にセットされる。
【００１９】次にＳｔｅｐ２の同期コマンドＡ、即ち、
ＩＯボードＡに対するＩＯコマンド及びそれに伴う同期
待ち制御コマンドが実行されると、制御記憶１は演算部
３に対し同期待ち制御を指示すると共に同期Ｆ／Ｆ８を
セットしカウンタ６のカウント値２３をクロック毎に−
１ずつカウントダウンする。
ＩＯボードＡに対するＩＯコマンド及びそれに伴う同期
待ち制御コマンドが実行されると、制御記憶１は演算部
３に対し同期待ち制御を指示すると共に同期Ｆ／Ｆ８を
セットしカウンタ６のカウント値２３をクロック毎に−
１ずつカウントダウンする。
【００２０】次のサイクルではマイクロ命令アドレスレ
ジスタ２は次のＳｔｅｐ３のアドレスを示してＳｔｅｐ
３のマイクロコマンドを読出している。同期Ｆ／Ｆ８の
信号２８は、このマイクロコマンドが実行されるのを抑
止し、マイクロ命令アドレスレジスタ２の更新を同期リ
プライ信号２６が戻るまで抑止する。
ジスタ２は次のＳｔｅｐ３のアドレスを示してＳｔｅｐ
３のマイクロコマンドを読出している。同期Ｆ／Ｆ８の
信号２８は、このマイクロコマンドが実行されるのを抑
止し、マイクロ命令アドレスレジスタ２の更新を同期リ
プライ信号２６が戻るまで抑止する。
【００２１】同期コマンドＡに対応する同期待ち時間は
ＩＯボードＡの台数に依存し、ＩＯボードが２台の時は
４０Ｈ クロック以上にはならない。
ＩＯボードＡの台数に依存し、ＩＯボードが２台の時は
４０Ｈ クロック以上にはならない。
【００２２】従って、４０Ｈ クロックに相当する時間
以内に同期リプライ信号２６が戻った場合は同期Ｆ／Ｆ
８がリセットされ、マイクロ命令アドレスレジスタ２が
更新され次のＳｔｅｐ３のマイクロコマンドの実行が許
可されマイクロ命令アドレスレジスタ２の更新抑止も解
除され、以降通常のマイクロコマンドの動作が継続する
。
以内に同期リプライ信号２６が戻った場合は同期Ｆ／Ｆ
８がリセットされ、マイクロ命令アドレスレジスタ２が
更新され次のＳｔｅｐ３のマイクロコマンドの実行が許
可されマイクロ命令アドレスレジスタ２の更新抑止も解
除され、以降通常のマイクロコマンドの動作が継続する
。
【００２３】一方、４０Ｈ クロックに相当する時間を
越えるまで同期リプライ信号２６が戻らなかった場合は
カウンタ６のカウント値２３が“０”になるまでカウン
トダウンされると、０検出回路９の出力２７が“１”と
なる。
越えるまで同期リプライ信号２６が戻らなかった場合は
カウンタ６のカウント値２３が“０”になるまでカウン
トダウンされると、０検出回路９の出力２７が“１”と
なる。
【００２４】従って、ＡＮＤ回路１０は同期Ｆ／Ｆ８の
“１”と０検出回路９の出力２７の“１”とのＡＮＤ出
力“１”を出力し、クロック制御Ｆ／Ｆ１１をセットす
る。クロック制御Ｆ／Ｆ１１がセットされると、クロッ
ク抑止信号３０が出力され、演算部３のクロック（ＣＬ
）が抑止されるとともに、同期待ち制御動作中のハード
ウェア（ＨＷ）障害の状態が保持される。
“１”と０検出回路９の出力２７の“１”とのＡＮＤ出
力“１”を出力し、クロック制御Ｆ／Ｆ１１をセットす
る。クロック制御Ｆ／Ｆ１１がセットされると、クロッ
ク抑止信号３０が出力され、演算部３のクロック（ＣＬ
）が抑止されるとともに、同期待ち制御動作中のハード
ウェア（ＨＷ）障害の状態が保持される。
【００２５】ところで、カウンタ６は、アップカウンタ
で構成してもよく、この場合、０検出回路９の代わりに
、アップカウンタの内容をカウント値２３と比較して、
一致するとき、障害検出信号として出力２７を出力する
比較回路で構成する。
で構成してもよく、この場合、０検出回路９の代わりに
、アップカウンタの内容をカウント値２３と比較して、
一致するとき、障害検出信号として出力２７を出力する
比較回路で構成する。
【００２６】
【発明の効果】以上説明したように本発明によれば、マ
イクロコマンドにより発行される同期待ち制御コマンド
に対し、その同期待ち時間がハードウェア（ＨＷ）構成
に依存する場合には、現在のハードウェア（ＨＷ）構成
に対して適切な同期待ち時間を有するように制御する同
期待ち制御手段を有することにより、出来る限り早い時
点でハードウェア（ＨＷ）障害として検出し演算部への
クロック供給を抑止することができるという効果がある
。
イクロコマンドにより発行される同期待ち制御コマンド
に対し、その同期待ち時間がハードウェア（ＨＷ）構成
に依存する場合には、現在のハードウェア（ＨＷ）構成
に対して適切な同期待ち時間を有するように制御する同
期待ち制御手段を有することにより、出来る限り早い時
点でハードウェア（ＨＷ）障害として検出し演算部への
クロック供給を抑止することができるという効果がある
。
【図１】本発明の一実施例に係る情報処理装置を示すブ
ロック図である。
ロック図である。
【図２】図１の動作を説明するための図である。
【図３】同期待ち制御の動作を説明するためのフローチ
ャートである。
ャートである。
【図４】従来の情報処理装置を示すブロック図である。
１，１０１ 制御記憶
２，１０２ マイクロ命令アドレスレジスタ３，
１０３ 演算部 ４ 構成情報レジスタ ５ カウント値エンコーダ ６，１０６ カウンタ ７，１０７ 同期コマンドデコーダ８，１０８
同期Ｆ／Ｆ ９ ０検出回路 １０，１１０ ＡＮＤ回路 １１，１１１ クロック制御Ｆ／Ｆ５４
マイクロ命令デコーダ
１０３ 演算部 ４ 構成情報レジスタ ５ カウント値エンコーダ ６，１０６ カウンタ ７，１０７ 同期コマンドデコーダ８，１０８
同期Ｆ／Ｆ ９ ０検出回路 １０，１１０ ＡＮＤ回路 １１，１１１ クロック制御Ｆ／Ｆ５４
マイクロ命令デコーダ
Claims (9)
- 【請求項１】 複数のマイクロコマンドから成るマイ
クロプログラムを格納する制御記憶と、該制御記憶から
読出されたマイクロコマンドに従って演算を実行する演
算部と、前記読出されたマイクロコマンドが同期待ち制
御コマンドであるとき、前記演算部へ当該同期待ち制御
コマンドによって指示された同期待ち制御信号を送出し
て前記演算部に対して同期待ち制御を行わせ、前記演算
部から同期リプライ信号が供給されるまで、前記演算部
が前記同期待ち制御の状態であることを指示する同期待
ち制御手段と、前記読出されたマイクロコマンドが同期
待ち制御コマンドであるとき、前記同期待ち制御手段の
状態を監視して、前記演算部に障害が発生したか否かを
検出し、前記演算部に障害が発生したとき障害検出信号
を出力する障害検出手段と、該障害検出手段によって前
記演算部の障害発生が検出されたとき、前記演算部に対
するクロック供給を抑止して、前記演算部に対して当該
障害発生時の状態を保持させるクロック供給抑止手段と
を有する情報処理装置に於いて、前記障害検出手段は、
前記読出されたマイクロコマンドが前記同期待ち制御コ
マンドのとき、当該同期待ち制御コマンドに対応したコ
マンドカウント値を生成するコマンドカウント値生成手
段と、前記同期待ち制御手段が前記演算部の前記同期待
ち制御状態を指示している間の経過時間を計数し、当該
経過時間計数値が前記コマンドカウント値の内容と一致
するとき前記障害検出信号を出力する経過時間計数値検
出手段とを有することを特徴とする情報処理装置。 - 【請求項２】 請求項１記載の情報処理装置において
、前記経過時間計数値検出手段は、前記コマンドカウン
ト値を保持し、前記同期待ち制御手段が前記演算部の前
記同期待ち制御状態を指示している間、−１ずつカウン
トダウンを行うダウンカウンタと、該ダウンカウンタの
内容が０であるか否かを検出し、前記ダウンカウンタの
内容が０のとき前記障害検出信号を出力する０検出手段
とを有することを特徴とする情報処理装置。 - 【請求項３】 請求項１記載の情報処理装置において
、前記経過時間計数値検出手段は、前記同期待ち制御手
段が前記演算部の前記同期待ち制御状態を指示している
間、０から＋１ずつカウントアップを行うアップカウン
タと、該アップカウンタの内容を前記コマンドカウント
値と比較して、該アップカウンタの内容と前記コマンド
カウント値とが一致するとき、前記障害検出信号を出力
する比較手段とを有することを特徴とする情報処理装置
。 - 【請求項４】 複数のマイクロコマンドから成るマイ
クロプログラムを格納する制御記憶と、該制御記憶から
読出されたマイクロコマンドに従って演算を実行する演
算部と、前記読出されたマイクロコマンドが同期待ち制
御コマンドであるとき、前記演算部へ当該同期待ち制御
コマンドによって指示された同期待ち制御信号を送出し
て前記演算部に対して同期待ち制御を行わせ、前記演算
部から同期リプライ信号が供給されるまで、前記演算部
が前記同期待ち制御の状態であることを指示する同期待
ち制御手段と、前記読出されたマイクロコマンドが同期
待ち制御コマンドであるとき、前記同期待ち制御手段の
状態を監視して、前記演算部に障害が発生したか否かを
検出し、前記演算部に障害が発生したとき障害検出信号
を出力する障害検出手段と、該障害検出手段によって前
記演算部の障害発生が検出されたとき、前記演算部に対
するクロック供給を抑止して、前記演算部に対して当該
障害発生時の状態を保持させるクロック供給抑止手段と
を有する情報処理装置に於いて、前記障害検出手段は、
前記演算部のハードウェア構成を示すハードウェア構成
情報を保持する構成情報保持手段と、該ハードウェア構
成情報保持手段に保持されたハードウェア構成情報に対
応したハードウェアカウント値を生成するカウント値生
成手段と前記同期待ち制御手段が前記演算部の前記同期
待ち制御状態を指示している間の経過時間を計数し、当
該経過時間計数値が前記ハードウェアカウント値の内容
と一致するとき前記障害検出信号を出力する経過時間計
数値検出手段とを有することを特徴とする情報処理装置
。 - 【請求項５】 請求項４記載の情報処理装置において
、前記経過時間計数値検出手段は、前記コマンドカウン
ト値を保持し、前記同期待ち制御手段が前記演算部の前
記同期待ち制御状態を指示している間、−１ずつカウン
トダウンを行うダウンカウンタと、該ダウンカウンタの
内容が０であるか否かを検出し、前記ダウンカウンタの
内容が０のとき前記障害検出信号を出力する０検出手段
とを有することを特徴とする情報処理装置。 - 【請求項６】 請求項４記載の情報処理装置において
、前記経過時間計数値検出手段は、前記同期待ち制御手
段が前記演算部の前記同期待ち制御状態を指示している
間、０から＋１ずつカウントアップを行うアップカウン
タと、該アップカウンタの内容を前記コマンドカウント
値と比較して、該アップカウンタの内容と前記コマンド
カウント値とが一致するとき、前記障害検出信号を出力
する比較手段とを有することを特徴とする情報処理装置
。 - 【請求項７】 複数のマイクロコマンドから成るマイ
クロプログラムを格納する制御記憶と、該制御記憶から
読出されたマイクロコマンドに従って演算を実行する演
算部と、前記読出されたマイクロコマンドが同期待ち制
御コマンドであるとき、前記演算部へ当該同期待ち制御
コマンドによって指示された同期待ち制御信号を送出し
て前記演算部に対して同期待ち制御を行わせ、前記演算
部から同期リプライ信号が供給されるまで、前記演算部
が前記同期待ち制御の状態であることを指示する同期待
ち制御手段と、前記読出されたマイクロコマンドが同期
待ち制御コマンドであるとき、前記同期待ち制御手段の
状態を監視して、前記演算部に障害が発生したか否かを
検出し、前記演算部に障害が発生したとき障害検出信号
を出力する障害検出手段と、該障害検出手段によって前
記演算部の障害発生が検出されたとき、前記演算部に対
するクロック供給を抑止して、前記演算部に対して当該
障害発生時の状態を保持させるクロック供給抑止手段と
を有する情報処理装置に於いて、前記演算部のハードウ
ェア構成を示すハードウェア構成情報を保持する構成情
報保持手段と、前記読出されたマイクロコマンドが前記
同期待ち制御コマンドのとき、当該同期待ち制御コマン
ドと前記構成情報保持手段に保持されたハードウェア構
成情報とに対応したコマンドハードウェアカウント値を
生成するカウント値生成手段と、前記同期待ち制御手段
が前記演算部の前記同期待ち制御状態を指示している間
の経過時間を計数し、当該経過時間計数値が前記コマン
ドハードウェアカウント値の内容と一致するとき前記障
害検出信号を出力する経過時間計数値検出手段とを有す
ることを特徴とする情報処理装置。 - 【請求項８】 請求項７記載の情報処理装置において
、前記経過時間計数値検出手段は、前記コマンドハード
ウェアカウント値を保持し、前記同期待ち制御手段が前
記演算部の前記同期待ち制御状態を指示している間、−
１ずつカウントダウンを行うダウンカウンタと、該ダウ
ンカウンタの内容が０であるか否かを検出し、前記ダウ
ンカウンタの内容が０のとき前記障害検出信号を出力す
る０検出手段とを有することを特徴とする情報処理装置
。 - 【請求項９】 請求項７記載の情報処理装置において
、前記経過時間計数値検出手段は、前記同期待ち制御手
段が前記演算部の前記同期待ち制御状態を指示している
間、０から＋１ずつカウントアップを行うアップカウン
タと、該アップカウンタの内容を前記コマンドハードウ
ェアカウント値と比較して、該アップカウンタの内容と
前記コマンドハードウェアカウント値とが一致するとき
、前記障害検出信号を出力する比較手段とを有すること
を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053174A JPH04270419A (ja) | 1991-02-26 | 1991-02-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053174A JPH04270419A (ja) | 1991-02-26 | 1991-02-26 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04270419A true JPH04270419A (ja) | 1992-09-25 |
Family
ID=12935498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053174A Withdrawn JPH04270419A (ja) | 1991-02-26 | 1991-02-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04270419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013097436A (ja) * | 2011-10-28 | 2013-05-20 | Ricoh Co Ltd | エラー検知方法、情報処理回路及びエラー検知用プログラム |
-
1991
- 1991-02-26 JP JP3053174A patent/JPH04270419A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013097436A (ja) * | 2011-10-28 | 2013-05-20 | Ricoh Co Ltd | エラー検知方法、情報処理回路及びエラー検知用プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4393954B2 (ja) | マイクロコンピュータ | |
| JPH04270419A (ja) | 情報処理装置 | |
| JPH0654476B2 (ja) | 制御メモリ誤り訂正制御方式 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2005092430A (ja) | ウォッチドッグタイマ | |
| JPH064301A (ja) | 時分割割込制御方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH04247531A (ja) | 障害検出方式 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2731386B2 (ja) | 制御装置 | |
| JP3152014B2 (ja) | タイマ回路 | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JPH01211001A (ja) | マイクロプロセッサを用いた制御装置 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPH0149975B2 (ja) | ||
| KR100459225B1 (ko) | 프레임 구조 프로세서 | |
| JP2004171040A (ja) | タイマ回路 | |
| JPH05120155A (ja) | マイクロプログラム制御装置 | |
| JPS583012A (ja) | タイムオブディクロックの同期化方式 | |
| JPH053016B2 (ja) | ||
| JPH0436420B2 (ja) | ||
| JPH0561671A (ja) | マイクロプログラム制御回路 | |
| JPH05108384A (ja) | マイクロプロセツサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |