JP3548338B2 - 波形データ記録装置 - Google Patents
波形データ記録装置 Download PDFInfo
- Publication number
- JP3548338B2 JP3548338B2 JP14499196A JP14499196A JP3548338B2 JP 3548338 B2 JP3548338 B2 JP 3548338B2 JP 14499196 A JP14499196 A JP 14499196A JP 14499196 A JP14499196 A JP 14499196A JP 3548338 B2 JP3548338 B2 JP 3548338B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- trigger
- waveform data
- unit
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recording Measured Values (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は波形データ記録装置に関し、さらに詳しく言えば、波形演算部を有し、その演算値をトリガ条件として波形データを取り込むようにした波形データ記録装置に関するものである。
【０００２】
【従来の技術】
図２には、所定のトリガ条件成立時における波形データをメモリに書き込むようにした波形データ記録装置の一般的な構成例が示されている。これによると、アナログ入力信号は増幅器１を経た後、Ａ／Ｄ変換器２でディジタルの波形データに変換されトリガ監視部３に入力される。
【０００３】
トリガ監視部３は、その波形データと、操作部４からあらかじめ設定されている所定のトリガ条件とを比較し、トリガ条件が満たされている場合にのみ、後段のストレージコントローラ５に対してトリガ信号（データの書込み制御信号）を出力する。
【０００４】
ストレージコントローラ５は、そのトリガ信号を受けて所定の記録長分の波形データをメモリ６に書き込む。なお、その記録長は固定であってもよいが、通常は操作部４にて任意に設定可能となっている。また、ストレージコントローラ５にトリガ信号発生前の波形データの保持機能を持たせることにより、トリガ信号発生時点を境にして、その前後の所定範囲の波形データをメモリ６に記録することもできる（プリトリガ機能）。
【０００５】
【発明が解決しようとする課題】
このように、操作部４からトリガ監視部３に対してあらかじめトリガ条件を設定しておくことにより、入力信号の中から所望とする現象をピックアップしてメモリ６に取り込むことができる。
【０００６】
しかしながら、一般的にそのトリガ条件は電圧もしくは電流の波高値、時間などに限られており、入力信号を例えば高調波解析するような場合、その高調波成分をキーとしてトリガをかけることができなかった。
【０００７】
本発明は、このような従来の事情にかんがみなされたもので、その目的は、波形演算部を備え、その演算値を監視してトリガがかけられるようにした波形データ記録装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明においては、アナログ入力信号をディジタルの波形データとして取り込むＡ／Ｄ変換器と、その波形データとあらかじめ操作部により設定された所定のトリガ条件とを比較するトリガ監視部と、同トリガ監視部により制御され、少なくともそのトリガ条件に合致する上記波形データをメモリに書き込むストレージコントローラと、上記Ａ／Ｄ変換器にて変換された波形データを高速フーリエ変換するＦＦＴ変換回路からなる波形演算部とを備えているとともに、上記操作部から上記トリガ監視部に対して上記波形演算部にて算出される演算値に対応する閾値データが設定可能とされ、上記トリガ監視部は上記波形演算部からの演算値と上記操作部からのそれに対応する閾値データとを比較し、その一致、不一致をもって上記ストレージコントローラを制御する波形データ記録装置において、上記波形演算部は第１および第２の波形演算部を含み、その各波形演算部が上記アナログ入力信号の少なくとも１周期ごとに交替的に所定の演算処理を行なうことを特徴としている。
【０００９】
これによれば、従来の波高値や時間などのトリガ条件に加えて、波形演算部により算出される入力信号の例えば各次数における高調波量や位相角、＋／−の極性もしくは実効値などを監視してトリガをかけることができる。
【００１０】
また、波形演算部として第１および第２の２つの波形演算部を含み、その各波形演算部にて入力信号（周期信号）の少なくとも１周期ごとに交替的に所定の演算処理を行なうようにしているため、波形データの取り零しを防止し、確実にトリガ条件に合致する波形データを取り込むことができる。
【００１２】
さらには、ストレージコントローラにプリトリガ機能を持たせてもよい。すなわち、ストレージコントローラにトリガ監視部から制御信号が発せられる前の所定時間範囲内の波形データを保持させ、同トリガ監視部から制御信号を受けて、その前後にわたる所定時間内の波形データをメモリに記憶させることもできる。
【００１３】
【発明の実施の形態】
次に、本発明の技術的思想をよりよく理解するため図１にその実施例を提示し、これについて説明する。なお、同図において先に説明した従来装置と同一もしくは同一と見做せる部分にはそれと同じ参照符号が付されている。
【００１４】
この実施例においても、先に説明した従来装置と同様に、入力増幅器１、Ａ／Ｄ変換器２、トリガ監視部３、ストレージコントローラ５および波形メモリ６を備え、操作部４よりトリガ監視部３に対してトリガ条件が、また、ストレージコントローラ５に対してはメモリ６に記憶させるデータの記録長がそれぞれ任意に設定可能とされているが、本発明によると、Ａ／Ｄ変換された波形データを所定に演算処理する波形演算部が設けられている。
【００１５】
本発明において、波形演算部はＦＦＴ（高速フーリエ変換）回路からなり、この実施例では、トリガ監視部３に対して２つの波形演算部１１，１２がそれぞれ並列的に設けられている。この各波形演算部１１，１２にて入力信号の波形データからその高調波成分や位相角、＋／−の極性もしくは実効値などがそれぞれ算出され、その演算値がトリガ監視部３に与えられる。なお、どの演算値をトリガ条件とするかは操作部４からの指示による。
【００１６】
各波形演算部１１，１２は、操作部４からの指示により入力信号を交替的に演算処理する。例えば、一方の波形演算部１１では入力信号（周期信号）の１周期データについて演算処理し、他方の波形演算部１２にてその入力信号の次の１周期データを演算処理するようにしてもよいし、もしくは２周期を単位として交替的に演算処理するようにしてもよい。
【００１７】
この交替的な演算を例えば１周期ごと、もしくは２周期ごとにするかは演算に要する時間との関係で決められるが、いずれにしてもこのように各波形演算部１１，１２を交替的に動作させることにより、全波形データについて演算が施されるため、トリガの取り零しを防ぐことができる。
【００１８】
上記した構成において、入力信号としての周期信号は増幅器１およびＡ／Ｄ変換器２を介してトリガ監視部３および各波形演算部１１，１２にそれぞれ入力される。なお、この実施例では従来装置と同様に例えばレベルトリガーや時間トリガーをも行なうことができるようにするため、Ａ／Ｄ変換された波形データが直接トリガ監視部３に入力されるようになっている。
【００１９】
各波形演算部１１，１２では、Ａ／Ｄ変換器２からの波形データについて操作部４により指定された演算処理、例えば各次数の高調波演算、位相角演算もしくは実効値演算などを行ない、その演算値をトリガ監視部３に与える。トリガ監視部３には操作部４からあらかじめその演算値に対応するトリガ条件としての閾値データが設定されており、その閾値データに基づいて演算値を監視し、トリガ条件が成立した時点でストレージコントローラ５にトリガ信号を出力する。なお、ここでトリガ条件の成立とは、その条件の掛け方に依存し、条件一致の場合と条件不一致の場合の双方を含む。
【００２０】
ストレージコントローラ５はこのトリガ信号を受けると、操作部４よりあらかじめ設定されている記録長分の波形データをメモリ６に格納する。この場合、ストレージコントローラ５に常時所定記録長分の波形データをＦＩＦＯ（データの先入れ先出し）方式的に保持する機能（いわゆるプリトリガ機能）を持たせることにより、トリガ信号発生時点を境として、その前後の波形データをメモリ６に格納することができる。
【００２１】
このように、この実施例によれば、従来のレベルトリガーや時間トリガーなどのトリガ機能に加えて、入力信号の波形演算による例えば各次数の高調波量や位相角、また、実効値などの演算値にてトリガをかけることができる。例えば、特定の次数をＡＮＤ／ＯＲ論理の組み合わせで指定し、その高調波レベルなどでトリガをかけることができる。
【００２２】
なお、上記実施例では波形演算部を２つ用意して、それらを交替的に動作させるようにしているが、入力信号のサンプリング速度が高速であり、それに対して演算時間が長くかかる場合にはさらに波形演算部を追加して、それらを交替的に動作させることも可能である。他方、１つの波形演算部にて入力信号を演算処理するようにしてもよいことはもちろんである。
ところで、入力信号が周期信号でない場合、ＦＦＴ演算回路ではその演算が平均値演算などに限られるが、その値をトリガとして活用することができる。この場合、各演算回路は測定器側の所定の時間間隔で交替的に演算することになる。
【００２３】
また、従来と同様のレベルトリガーや時間トリガーなどのトリガ機能を持たせるため、波形データをトリガ監視部３に直接的に入力するようにしているが、演算値トリガーのみを実行させるのであれば、Ａ／Ｄ変換器２からトリガ監視部３への入力ラインは不要である。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、ＦＦＴ演算回路からなる波形演算部を少なくとも２つ備え、それにより算出される入力信号の例えば各次数における高調波量や位相角、＋／−の極性もしくは実効値などを監視してトリガをかけることができるため、特に高調波解析を行なう上で好適な波形データ記録装置が提供される。
【図面の簡単な説明】
【図１】本発明による波形データ記録装置の一実施例を示したブロック線図。
【図２】従来の波形データ記録装置の一般的な構成例を示したブロック線図。
【符号の説明】
１ 増幅器
２ Ａ／Ｄ変換器
３ トリガ監視部
４ 操作部
５ ストレージコントローラ
６ 波形メモリ
１１，１２ 波形演算部
【発明の属する技術分野】
本発明は波形データ記録装置に関し、さらに詳しく言えば、波形演算部を有し、その演算値をトリガ条件として波形データを取り込むようにした波形データ記録装置に関するものである。
【０００２】
【従来の技術】
図２には、所定のトリガ条件成立時における波形データをメモリに書き込むようにした波形データ記録装置の一般的な構成例が示されている。これによると、アナログ入力信号は増幅器１を経た後、Ａ／Ｄ変換器２でディジタルの波形データに変換されトリガ監視部３に入力される。
【０００３】
トリガ監視部３は、その波形データと、操作部４からあらかじめ設定されている所定のトリガ条件とを比較し、トリガ条件が満たされている場合にのみ、後段のストレージコントローラ５に対してトリガ信号（データの書込み制御信号）を出力する。
【０００４】
ストレージコントローラ５は、そのトリガ信号を受けて所定の記録長分の波形データをメモリ６に書き込む。なお、その記録長は固定であってもよいが、通常は操作部４にて任意に設定可能となっている。また、ストレージコントローラ５にトリガ信号発生前の波形データの保持機能を持たせることにより、トリガ信号発生時点を境にして、その前後の所定範囲の波形データをメモリ６に記録することもできる（プリトリガ機能）。
【０００５】
【発明が解決しようとする課題】
このように、操作部４からトリガ監視部３に対してあらかじめトリガ条件を設定しておくことにより、入力信号の中から所望とする現象をピックアップしてメモリ６に取り込むことができる。
【０００６】
しかしながら、一般的にそのトリガ条件は電圧もしくは電流の波高値、時間などに限られており、入力信号を例えば高調波解析するような場合、その高調波成分をキーとしてトリガをかけることができなかった。
【０００７】
本発明は、このような従来の事情にかんがみなされたもので、その目的は、波形演算部を備え、その演算値を監視してトリガがかけられるようにした波形データ記録装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明においては、アナログ入力信号をディジタルの波形データとして取り込むＡ／Ｄ変換器と、その波形データとあらかじめ操作部により設定された所定のトリガ条件とを比較するトリガ監視部と、同トリガ監視部により制御され、少なくともそのトリガ条件に合致する上記波形データをメモリに書き込むストレージコントローラと、上記Ａ／Ｄ変換器にて変換された波形データを高速フーリエ変換するＦＦＴ変換回路からなる波形演算部とを備えているとともに、上記操作部から上記トリガ監視部に対して上記波形演算部にて算出される演算値に対応する閾値データが設定可能とされ、上記トリガ監視部は上記波形演算部からの演算値と上記操作部からのそれに対応する閾値データとを比較し、その一致、不一致をもって上記ストレージコントローラを制御する波形データ記録装置において、上記波形演算部は第１および第２の波形演算部を含み、その各波形演算部が上記アナログ入力信号の少なくとも１周期ごとに交替的に所定の演算処理を行なうことを特徴としている。
【０００９】
これによれば、従来の波高値や時間などのトリガ条件に加えて、波形演算部により算出される入力信号の例えば各次数における高調波量や位相角、＋／−の極性もしくは実効値などを監視してトリガをかけることができる。
【００１０】
また、波形演算部として第１および第２の２つの波形演算部を含み、その各波形演算部にて入力信号（周期信号）の少なくとも１周期ごとに交替的に所定の演算処理を行なうようにしているため、波形データの取り零しを防止し、確実にトリガ条件に合致する波形データを取り込むことができる。
【００１２】
さらには、ストレージコントローラにプリトリガ機能を持たせてもよい。すなわち、ストレージコントローラにトリガ監視部から制御信号が発せられる前の所定時間範囲内の波形データを保持させ、同トリガ監視部から制御信号を受けて、その前後にわたる所定時間内の波形データをメモリに記憶させることもできる。
【００１３】
【発明の実施の形態】
次に、本発明の技術的思想をよりよく理解するため図１にその実施例を提示し、これについて説明する。なお、同図において先に説明した従来装置と同一もしくは同一と見做せる部分にはそれと同じ参照符号が付されている。
【００１４】
この実施例においても、先に説明した従来装置と同様に、入力増幅器１、Ａ／Ｄ変換器２、トリガ監視部３、ストレージコントローラ５および波形メモリ６を備え、操作部４よりトリガ監視部３に対してトリガ条件が、また、ストレージコントローラ５に対してはメモリ６に記憶させるデータの記録長がそれぞれ任意に設定可能とされているが、本発明によると、Ａ／Ｄ変換された波形データを所定に演算処理する波形演算部が設けられている。
【００１５】
本発明において、波形演算部はＦＦＴ（高速フーリエ変換）回路からなり、この実施例では、トリガ監視部３に対して２つの波形演算部１１，１２がそれぞれ並列的に設けられている。この各波形演算部１１，１２にて入力信号の波形データからその高調波成分や位相角、＋／−の極性もしくは実効値などがそれぞれ算出され、その演算値がトリガ監視部３に与えられる。なお、どの演算値をトリガ条件とするかは操作部４からの指示による。
【００１６】
各波形演算部１１，１２は、操作部４からの指示により入力信号を交替的に演算処理する。例えば、一方の波形演算部１１では入力信号（周期信号）の１周期データについて演算処理し、他方の波形演算部１２にてその入力信号の次の１周期データを演算処理するようにしてもよいし、もしくは２周期を単位として交替的に演算処理するようにしてもよい。
【００１７】
この交替的な演算を例えば１周期ごと、もしくは２周期ごとにするかは演算に要する時間との関係で決められるが、いずれにしてもこのように各波形演算部１１，１２を交替的に動作させることにより、全波形データについて演算が施されるため、トリガの取り零しを防ぐことができる。
【００１８】
上記した構成において、入力信号としての周期信号は増幅器１およびＡ／Ｄ変換器２を介してトリガ監視部３および各波形演算部１１，１２にそれぞれ入力される。なお、この実施例では従来装置と同様に例えばレベルトリガーや時間トリガーをも行なうことができるようにするため、Ａ／Ｄ変換された波形データが直接トリガ監視部３に入力されるようになっている。
【００１９】
各波形演算部１１，１２では、Ａ／Ｄ変換器２からの波形データについて操作部４により指定された演算処理、例えば各次数の高調波演算、位相角演算もしくは実効値演算などを行ない、その演算値をトリガ監視部３に与える。トリガ監視部３には操作部４からあらかじめその演算値に対応するトリガ条件としての閾値データが設定されており、その閾値データに基づいて演算値を監視し、トリガ条件が成立した時点でストレージコントローラ５にトリガ信号を出力する。なお、ここでトリガ条件の成立とは、その条件の掛け方に依存し、条件一致の場合と条件不一致の場合の双方を含む。
【００２０】
ストレージコントローラ５はこのトリガ信号を受けると、操作部４よりあらかじめ設定されている記録長分の波形データをメモリ６に格納する。この場合、ストレージコントローラ５に常時所定記録長分の波形データをＦＩＦＯ（データの先入れ先出し）方式的に保持する機能（いわゆるプリトリガ機能）を持たせることにより、トリガ信号発生時点を境として、その前後の波形データをメモリ６に格納することができる。
【００２１】
このように、この実施例によれば、従来のレベルトリガーや時間トリガーなどのトリガ機能に加えて、入力信号の波形演算による例えば各次数の高調波量や位相角、また、実効値などの演算値にてトリガをかけることができる。例えば、特定の次数をＡＮＤ／ＯＲ論理の組み合わせで指定し、その高調波レベルなどでトリガをかけることができる。
【００２２】
なお、上記実施例では波形演算部を２つ用意して、それらを交替的に動作させるようにしているが、入力信号のサンプリング速度が高速であり、それに対して演算時間が長くかかる場合にはさらに波形演算部を追加して、それらを交替的に動作させることも可能である。他方、１つの波形演算部にて入力信号を演算処理するようにしてもよいことはもちろんである。
ところで、入力信号が周期信号でない場合、ＦＦＴ演算回路ではその演算が平均値演算などに限られるが、その値をトリガとして活用することができる。この場合、各演算回路は測定器側の所定の時間間隔で交替的に演算することになる。
【００２３】
また、従来と同様のレベルトリガーや時間トリガーなどのトリガ機能を持たせるため、波形データをトリガ監視部３に直接的に入力するようにしているが、演算値トリガーのみを実行させるのであれば、Ａ／Ｄ変換器２からトリガ監視部３への入力ラインは不要である。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、ＦＦＴ演算回路からなる波形演算部を少なくとも２つ備え、それにより算出される入力信号の例えば各次数における高調波量や位相角、＋／−の極性もしくは実効値などを監視してトリガをかけることができるため、特に高調波解析を行なう上で好適な波形データ記録装置が提供される。
【図面の簡単な説明】
【図１】本発明による波形データ記録装置の一実施例を示したブロック線図。
【図２】従来の波形データ記録装置の一般的な構成例を示したブロック線図。
【符号の説明】
１ 増幅器
２ Ａ／Ｄ変換器
３ トリガ監視部
４ 操作部
５ ストレージコントローラ
６ 波形メモリ
１１，１２ 波形演算部
Claims (1)
- アナログ入力信号をディジタルの波形データとして取り込むＡ／Ｄ変換器と、その波形データとあらかじめ操作部により設定された所定のトリガ条件とを比較するトリガ監視部と、同トリガ監視部により制御され、少なくともそのトリガ条件に合致する上記波形データをメモリに書き込むストレージコントローラと、上記Ａ／Ｄ変換器にて変換された波形データを高速フーリエ変換するＦＦＴ変換回路からなる波形演算部とを備えているとともに、上記操作部から上記トリガ監視部に対して上記波形演算部にて算出される演算値に対応する閾値データが設定可能とされ、上記トリガ監視部は上記波形演算部からの演算値と上記操作部からのそれに対応する閾値データとを比較し、その一致、不一致をもって上記ストレージコントローラを制御する波形データ記録装置において、
上記波形演算部は第１および第２の波形演算部を含み、その各波形演算部が上記アナログ入力信号の少なくとも１周期ごとに交替的に所定の演算処理を行なうことを特徴とする波形データ記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14499196A JP3548338B2 (ja) | 1996-05-15 | 1996-05-15 | 波形データ記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14499196A JP3548338B2 (ja) | 1996-05-15 | 1996-05-15 | 波形データ記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09304121A JPH09304121A (ja) | 1997-11-28 |
| JP3548338B2 true JP3548338B2 (ja) | 2004-07-28 |
Family
ID=15374942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14499196A Expired - Fee Related JP3548338B2 (ja) | 1996-05-15 | 1996-05-15 | 波形データ記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548338B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816904B2 (en) * | 2007-10-09 | 2010-10-19 | Tektronix, Inc. | Modulation signature trigger |
-
1996
- 1996-05-15 JP JP14499196A patent/JP3548338B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09304121A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7219382B2 (ja) | ライン障害シグネチャ解析 | |
| US4627091A (en) | Low-energy-content voice detection apparatus | |
| US6177898B1 (en) | Method and apparatus for representing an analog waveform as digital messages | |
| JP3548338B2 (ja) | 波形データ記録装置 | |
| JP3486016B2 (ja) | スペクトラム・アナライザのアドレス制御装置 | |
| EP1421394B1 (en) | Impulsive transient detection and data acquisition coprocessor | |
| JP4410919B2 (ja) | 電力ラインの電圧測定器 | |
| JP4420542B2 (ja) | 波形記録装置 | |
| JP3464692B2 (ja) | 実効値測定装置 | |
| JP3793909B2 (ja) | 電力変換器の故障モニタ装置 | |
| JP4828034B2 (ja) | 高調波解析データのグラフ表示方法 | |
| EP2626670A1 (en) | Method for obtaining information on the phase of a rotating system | |
| JPH05120945A (ja) | 接点消耗監視装置 | |
| JPS61200476A (ja) | 高速現象自動記録装置 | |
| JP4455938B2 (ja) | 電圧測定装置 | |
| JP3348422B2 (ja) | 測定データ収集装置 | |
| JPH088465Y2 (ja) | 波形発生装置 | |
| JP5010144B2 (ja) | Ｐｆｍ信号取り込み装置 | |
| JP2005321288A (ja) | 電圧測定装置 | |
| JPH0798336A (ja) | サンプリング式測定装置 | |
| JPH1038935A (ja) | 高調波分析装置 | |
| RU2208800C2 (ru) | Устройство для измерения электрической мощности и энергии | |
| JP5332560B2 (ja) | 波形測定装置 | |
| JPH05303653A (ja) | データ記録装置 | |
| JP2005188937A (ja) | 電力計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |